AD 轉(zhuǎn)換器工作原理

1、 數(shù)字電子技術(shù)根底研學報告 一. A/D 轉(zhuǎn)換器 1.概述：A/D轉(zhuǎn)換器總體上來說由調(diào)制器又稱增量調(diào)制器和數(shù)字抽取濾波器組成。A/D轉(zhuǎn)換器是一種低速高精度的過采樣AD轉(zhuǎn)換器，在過去的幾十年中，主要應用于音頻和局部視頻頻段的信號處理中。1.1 A/D轉(zhuǎn)換器的調(diào)制器轉(zhuǎn)換原理 1.1.1 A/D轉(zhuǎn)換器的量化如圖1所示，A/D轉(zhuǎn)換器的量化過程即是用一等間隔階梯波函數(shù)x1t去逼近一時間連續(xù)函數(shù)的波形xt。傳統(tǒng)原理的A/D轉(zhuǎn)換器例如逐次比擬型A/D轉(zhuǎn)換器的量化是等時間間隔t對連續(xù)波形采樣，進行幅度量化。根據(jù)采樣定理，采樣頻率一般高于連續(xù)波形頻率的兩倍以上。而當采樣頻率很高時，即采樣頻率高于被測連續(xù)波形的無

2、數(shù)倍時，那么采樣的時間間隔t很小，可以認為各個任意間隔的階梯波形幅值差=x1t+t-x1t是相等的，即前一采樣點的幅值加上就等于后一采樣點幅值。這個相鄰間隔采樣點的幅值之差就是增量。一個連續(xù)波形就可以用一采樣點的幅值加減的階梯來近似表達。此階梯波有兩個特點：一是在t間隔內(nèi)x1t幅值相等：二是兩個相鄰采樣點幅值之差為。假設(shè)把作為量化單位，由于增量值不變，所以可以實現(xiàn)1bit量化。當階梯波上升，編碼為“1；階梯波下降，編碼為“0。此時階梯波x1t就可用編碼序列來表示，即是增量調(diào)制。圖1 連續(xù)波形量化過程1.1.2 調(diào)制器原理 增量調(diào)制的關(guān)鍵是產(chǎn)生近似于連續(xù)波形xt的階梯波x1t，圖2中的積分器可以

3、完成這一工作。當積分器為理想狀態(tài)時，在積分器輸入一正單位沖激信號，那么積分器輸出在原有波形上加一個：積分器輸入一個負單位沖激信號，積分器輸出在原有波形根底上下降。量化編碼電路實際上是一比擬電路，其輸出是積分器上升和下降的趨勢。用邏輯“0與“1 表示其狀態(tài)，這樣通過反應到累加器與xt反相相加就實現(xiàn)了原函數(shù)xt的增量調(diào)制。 圖2 增量調(diào)制器由于理想積分器的傳輸函數(shù)Hf=1/f，所以在增量調(diào)制前加一個積分器就成為調(diào)制器。增加積分器后最大過載電壓為max=fs2。因此可知系統(tǒng)過載特性與連續(xù)函數(shù)xt的頻率無關(guān)，只與過采樣頻率fs及增量有關(guān)。1.2 經(jīng)過調(diào)制器調(diào)制的連續(xù)波xt的 碼的獲取 由于調(diào)制器后的碼

4、采樣采用過采樣技術(shù)，所以碼采樣頻率遠高于采樣定理中的奈奎斯特平采樣頻率。需要將碼的過采樣頻率降低到奈奎斯特采樣率并同時將一位碼流信號轉(zhuǎn)換成具有給定字長的數(shù)字信號。此過程稱之為“數(shù)字抽取技術(shù)。從數(shù)字信號處理理論來看，數(shù)字抽取技術(shù)即是數(shù)字濾波器技術(shù)。1.2.1 數(shù)字抽取的原理設(shè)x（n）為經(jīng)過調(diào)制器過采樣率fs抽樣后獲得的數(shù)字信號，抽樣間隔為T=1/fs，將采樣率降低M倍為f1，即進行M:1整倍數(shù)抽取。對于這個變換過程，可以通過數(shù)字低通濾波器實現(xiàn)。根據(jù)采樣定理，為了一次抽取不產(chǎn)生混疊失真，x（t）的最高頻率為fs/2，=2fT。圖3 數(shù)字抽取濾波框圖數(shù)字抽取的數(shù)字理想低通濾波器函數(shù)應為Hej=1，|

5、M0，其他，根據(jù)圖3有 wn=k=-hkx（n-k） yn=w（Mm）所以 ym=k=-hkx（Mm-k）。二. 20位串行A/D轉(zhuǎn)換器AD7703 2.AD7703是美國ADI公司生產(chǎn)的20位模數(shù)轉(zhuǎn)換器,它采用過采祥2-$轉(zhuǎn)換技術(shù)和片內(nèi)自校準控制電路,具有精度高,抗干擾能力強等特性。通過AD7703的串行接口可方便的與單片機相連,并可廣泛用于智能儀表和測控領(lǐng)域。A/D7703是采用LC2MOS(線性兼容CMOS)工藝集成的單片20位ADC。它由校準微控制器、校準靜態(tài)RAM、20位ADC、模擬調(diào)制器、六極點Gauss低通數(shù)字濾波器、時鐘發(fā)生器串行接口邏輯等組成。其內(nèi)部結(jié)構(gòu)如下列圖所示：AD77

6、03引腳圖如下所示：引腳說明：MODE：串行口方式選擇端，MODE為1時為內(nèi)同步，MODE為0時為外同步；CLKIN：時鐘輸入端，當采用外部時鐘時，CLKIN為外時鐘輸入端，CLKOUT端不用；SC1和SC2：系統(tǒng)校準方式選擇端，可組合選擇AD7703的校準方式；DGND和AGND：數(shù)字地與模擬地；AVDD、AVSS：模擬正負電源，通常為±5V;DVDD、DVSS：數(shù)字正負電源，通常為±5V;±2.5V；VREF：參考電源電壓輸入端，通常接+2.5V基準電壓；SLEEP：睡眠工作方式設(shè)置端，此腳接地時為睡眠工作方式；BP/UP端：單極性輸入方式選擇端，低電平時為單

7、極性，高電平時為雙極性；CAL：校準控制端，CAL=1時啟動自校準； CS：片選端，當CS=0時發(fā)送數(shù)據(jù)； DRDY：數(shù)據(jù)輸出準備信號，為低時表示數(shù)據(jù)存放器內(nèi)的數(shù)據(jù)準備好，數(shù)據(jù)傳送結(jié)束后，該腳變?yōu)楦唠娖剑籗CLK：串行時鐘輸入/輸出端；2.1 A/D7703工作原理A/D7703以一定的速率對輸入信號進行連續(xù)采樣，采樣速率由主時鐘頻率fCLKIN決定。采樣信號由ADC轉(zhuǎn)換成數(shù)字脈沖序列。該序列經(jīng)六極點Gauss低通數(shù)字濾波器處理后以4kHz的速率更新一個20位的輸出存放器，存放器中的數(shù)據(jù)可從串行口采用同步內(nèi)時鐘或同步外時鐘方式隨機讀取，或者從任意速率到4kHz速率周期地讀取。片內(nèi)用微控制器來控

8、制芯片的自校準，以消除芯片本身的零點誤差和增益誤差，同時片內(nèi)還有系統(tǒng)校準，以消除輸入通道的失調(diào)和增益誤差。校準開始由外部輸入的信號CAL控制，用戶可在任意時刻施加CAL信號，啟動AD7703校準。調(diào)制器以大于奈奎斯特速率許多倍的速率采樣模擬輸入信號過采樣，對模塊信號的樣值進行調(diào)制，輸出一位編碼的數(shù)據(jù)流。經(jīng)分樣和數(shù)字低通濾波處理，除去噪聲，得到N位編碼輸出。在AD7703中，過采樣速率最大為16kHz，在010Hz帶寬內(nèi)，獲得20位分辨率。2.2 A/D7703應用下列圖是A/D7703工作在SEC方式下的一種典型應用連接電路，圖中2.5V基準電壓由AD580產(chǎn)生，模擬地、數(shù)字地和各自的電源采用獨立供電，并參加了去耦電容。BP/UP接低電平，為單極性輸入，并且在模擬輸入端參加了濾波電路，以防止模擬調(diào)制器和數(shù)字濾波器飽和，校驗采用軟件自校驗方式，SC1、SC2直接接地。由于A/D7703是將轉(zhuǎn)換好的20位二進制數(shù)放入輸出存放器并按一定的時序串行輸出，因此必須編程將A/D7703的輸出讀出來。采用SEC方式讀數(shù)據(jù)時，要求51單片機的P1.3能為A/D7703提供外部同步時鐘以便讀出數(shù)據(jù)。該方式應先判斷DRDY是否為低，為低電平表示已有