基于FPGA的快速傅立葉變換

1、摘要：在對FFT（快速傅立葉變換）算法進行研究的基礎上，描述了用FPGA實現(xiàn)FFT的方法，并對其中的整體結構、蝶形單元及性能等進行了分析。 關鍵詞：FPGA FFT傅立葉變換是數(shù)字信號處理中的基本操作，廣泛應用于表述及分析離散時域信號領域。但由于其運算量與變換點數(shù)的平方成正比關系，因此，在較大時，直接應用算法進行譜變換是不切合實際的。然而，快速傅立葉變換技術的出現(xiàn)使情況發(fā)生了根本性的變化。本文主要描述了采用來實現(xiàn)點的設計方法。整體結構一般情況下，點的傅立葉變換對為：其中，( )。()和()都為復數(shù)。與之相對的快速傅立葉變換有很多種,如(時域抽取法)、（頻域抽取法）、和等。對于傅立葉變換，算法可

2、導出和算法。本文運用的基本思想是算法，即將高點數(shù)的傅立葉變換通過多重低點數(shù)傅立葉變換來實現(xiàn)。雖然與有差別，但由于它們在本質上都是一種基于標號分解的算法，故在運算量和算法復雜性等方面完全一樣，而沒有性能上的優(yōu)劣之分，所以可以根據需要任取其中一種，本文主要以方法為對象來討論。點的運算表達式為：式中，()()(，)其中和可取,和可取,。由式（）可知，傅立葉變換可由的傅立葉變換構成。同理，傅立葉變換可由的傅立葉變換構成。而傅立葉變換可由的傅立葉變換構成。的傅立葉變換可進一步由的傅立葉變換構成，歸根結底，整個傅立葉變換可由基、基的傅立葉變換構成。的可以通過個基和個基變換來實現(xiàn)；的變換可通過個基變換來實現(xiàn)

3、；的可以通過個基和個基變換來實現(xiàn)。也就是說：的基本結構可由基模塊、復數(shù)乘法器、存儲單元和存儲器控制模塊構成，其整體結構如圖所示。圖中，用來存儲輸入數(shù)據、運算過程中的中間結果以及運算完成后的數(shù)據，用來存儲旋轉因子表。蝶形運算單元即為基模塊，控制模塊可用于產生控制時序及地址信號，以控制中間運算過程及最后輸出結果。蝶形運算器的實現(xiàn)基和基的信號流如圖所示。圖中，若，是要進行變換的信號，為旋轉因子，將其分別代入圖中的基蝶形運算單元，則有：()()()()()() （）()()()()()() (）()()()()()() （）()()()()()() （）而在基蝶形中，和的值均為，這樣，將，和的表達式代

4、入圖中的基運算的四個等式中，則有：()() （） ()() （）()() （）()() （）在上述式（）（）中有很多類同項，如和等，它們僅僅是加減號的不同，其結構和運算均類似，這就為簡化電路提供了可能。同時，在蝶形運算中，復數(shù)乘法可以由實數(shù)乘法以一定的格式來表示，這也為設計復數(shù)乘法器提供了一種實現(xiàn)的途徑。以基為例，在其運算單元中，實際上只需做三個復數(shù)乘法運算，即只須計算、和的值即可，這樣在一個基蝶形單元里面，最多只需要個復數(shù)乘法器就可以了。在實際過程中，在不提高時鐘頻率下，只要將時序控制好便可利用流水線（）技術并只用一個復數(shù)乘法器就可完成這三個復數(shù)乘法，大大節(jié)省了硬件資源。圖2 基2和基4蝶形

5、算法的信號流圖的地址變換后輸出的結果通常為一特定的倒序,因此，幾級變換后對地址的控制必須準確無誤。倒序的規(guī)律是和分解的方式密切相關的，以基為例，其基本倒序規(guī)則如下：基可以用三級基變換來表示，則其輸入順序則可用二進制序列（ ）來表示，變換結束后，其順序將變?yōu)椋?），如： ，即輸入順序為，輸出時順序變?yōu)椤８M一步，對于基的變換，可由，等形式來構成，相對于不同的分解形式，往往會有不同的倒序方式。以為例，其輸入順序可以用二進制序列（ ）來表示變換結束后，其順序可變?yōu)椋?）（ ），如： 。即輸入順序為，輸出時順序變?yōu)?。在的傅立葉變換中，由于要經過多次的基和基運算，因此，從每次運算完成后到進入下一次運算前

6、，應對運算的結果進行倒序，以保證運算的正確性。旋轉因子點傅立葉變換的旋轉因子有著明顯的周期性和對稱性。其周期性表現(xiàn)為：FFT之所以可使運算效率得到提高，就是利用之所以可使運算效率得到提高，就是利用了對稱性和周期性把長序列的逐級分解成幾個序列的，并最終以短點數(shù)變換來實現(xiàn)長點數(shù)變換。根據旋轉因子的對稱性和周期性，在利用存儲旋轉因子時，可以只存儲旋轉因子表的一部分，而在讀出時增加讀出地址及符號的控制，這樣可以正確實現(xiàn)。因此,充分利用旋轉因子的性質，可節(jié)省以上存儲單元。實際上，由于旋轉因子可分解為正、余弦函數(shù)的組合，故中存的值為正、余弦函數(shù)值的組合。對的傅立葉變換來說，只是對一個周期進行不同的分割。由

7、于變換的旋轉因子包括了的所有因子，因此，實現(xiàn)時只要對讀的地址進行控制，即可實現(xiàn)變換的通用。存儲器的控制因是為時序電路而設計的，因此，控制信號要包括時序的控制信號及存儲器的讀寫地址，并產生各種輔助的指示信號。同時在計算模塊的內部，為保證高速，所有的乘法器都須始終保持較高的利用率。這意味著在每一個時鐘來臨時都要向這些單元輸入新的操作數(shù)，而這一切都需要控制信號的緊密配合。為了實現(xiàn)的流形運算，在運算的同時，存儲器也要接收數(shù)據。這可以采用乒乓的方法來完成。這種方式決定了實現(xiàn)運算的最大時間。對于操作，其接收時間為個數(shù)據周期，這樣的最大運算時間就是個數(shù)據周期。另外，由于輸入數(shù)據是以一定的時鐘為周期依次輸入的

8、，故在進行內部運算時，可以用較高的內部時鐘進行運算，然后再存入依次輸出。為節(jié)省資源，可對存儲數(shù)據采用原址讀出原址寫入的方法，即在進行下一級變換的同時，首先應將結果回寫到讀出數(shù)據的存貯器中；而對于，則應采用與運算的數(shù)據相對應的方法來讀出存儲器中旋轉因子的值。在傅立葉變換中，要實現(xiàn)通用性，控制器是最主要的模塊。、變換具有不同的內部運算時間和存儲器地址，在設計中，針對不同的點數(shù)應設計不同的存儲器存取地址，同時，在完成變換后，還要對開始輸出有用信號的時刻進行指示。硬件的選擇本設計的硬件實現(xiàn)選用的是現(xiàn)場可編程門陣列()來滿足較高速度的需要。本系統(tǒng)在設計時選用的是公司的芯片，該芯片中包含有單元，可以完成較為耗費資源的乘法器單元。同時，該器件也包含有大量存儲單元，從而可保證旋轉因子的精度。除了一些專用引腳外，上幾乎所有的引腳均可供用戶使用，這使得信號處理方案具有非常好的帶寬。大量的引腳和多塊存儲器可使設計獲得優(yōu)越的并行處理性能。其獨立的存儲塊可作為輸入工作存儲區(qū)和結果的緩存區(qū)，這使得可與計算同時進行。在實現(xiàn)的時間方面，該設計能在個時鐘周期內完成一個點的。若采用的輸入時鐘，其變換時間在左右。而由于最新的使用了互連技術，故可在以下頻率穩(wěn)定地工作，同時，的實現(xiàn)時間也可以大大縮小。運算結果的精度與輸入數(shù)據的位數(shù)及運算過程中的位數(shù)有關，同時和數(shù)據的表示形式也有很大關系。一般