第3章集成電路制造工藝

1、集成電路設(shè)計技術(shù)與工具集成電路設(shè)計技術(shù)與工具 第三章第三章 集成電路制造工藝集成電路制造工藝本章基本要求：本章基本要求：了解集成電路基本加工工藝了解集成電路基本加工工藝了解了解CMOS工藝流程的主要步驟工藝流程的主要步驟掌握掌握MOS工藝的自對準(zhǔn)原理工藝的自對準(zhǔn)原理了解器件模擬及工藝模擬的意義及原理了解器件模擬及工藝模擬的意義及原理內(nèi)容提要內(nèi)容提要v3.1 引言引言v3.2 集成電路基本加工工藝集成電路基本加工工藝v3.3 CMOS集成電路的基本制造工藝集成電路的基本制造工藝v3.4 集成電路工藝及器件集成電路工藝及器件CADv3.5 本章小結(jié)本章小結(jié)3.1 引言引言v集成電路基本加工工藝包括

2、集成電路基本加工工藝包括襯底外延生長、掩膜制版、光刻、摻雜、絕襯底外延生長、掩膜制版、光刻、摻雜、絕緣層和金屬層形成緣層和金屬層形成等。而集成電路的特定工藝包括硅基的雙極型工藝、等。而集成電路的特定工藝包括硅基的雙極型工藝、CMOS、BiCMOS，鍺硅，鍺硅HBT工藝和工藝和BiCMOS工藝，工藝，SOI材料的材料的CMOS工藝，工藝，GaAs基基/InP基的基的MESFET工藝、工藝、HEMT工藝和工藝和HBT工藝等。工藝等。v盡管特定工藝種類繁多，若以晶體管類型來區(qū)分，目前常用的大體上可盡管特定工藝種類繁多，若以晶體管類型來區(qū)分，目前常用的大體上可分為分為雙極型雙極型/HBT、MESFET

3、/HEMT、CMOS、BiCMOS四大類型。四大類型。v目前應(yīng)用最廣泛的特定工藝是目前應(yīng)用最廣泛的特定工藝是CMOS工藝。工藝。v在在CMOS工藝中，又可細(xì)分為工藝中，又可細(xì)分為DRAM工藝、邏輯工藝、模擬數(shù)字混合集工藝、邏輯工藝、模擬數(shù)字混合集成工藝，成工藝，RFIC工藝等。工藝等。v本章將介紹主流的本章將介紹主流的CMOS工藝的基本加工過程。工藝的基本加工過程。3.2 集成電路基本加工工藝集成電路基本加工工藝v制造一個集成電路需要經(jīng)過幾十甚至幾百道工藝過程。這樣復(fù)雜制造一個集成電路需要經(jīng)過幾十甚至幾百道工藝過程。這樣復(fù)雜的工藝過程其實是由數(shù)種基本的集成電路加工工藝組成的。集成的工藝過程其實

4、是由數(shù)種基本的集成電路加工工藝組成的。集成電路的基本加工工藝包括電路的基本加工工藝包括外延生長、掩膜制版、光刻、摻雜、金外延生長、掩膜制版、光刻、摻雜、金屬層的形成、絕緣層的形成屬層的形成、絕緣層的形成等。任何復(fù)雜的集成電路制造都可以等。任何復(fù)雜的集成電路制造都可以分解為這些基本加工工藝。下面分別介紹幾種主要的集成電路基分解為這些基本加工工藝。下面分別介紹幾種主要的集成電路基本加工工藝。本加工工藝。 3.2.1 外延生長外延生長v“外延外延”是指在單晶硅襯底上生長一層新單晶的技術(shù)。同質(zhì)外延是指在單晶硅襯底上生長一層新單晶的技術(shù)。同質(zhì)外延 vs. 異質(zhì)外延異質(zhì)外延v外延層具有很多優(yōu)良性能。外延層

5、具有很多優(yōu)良性能。 v不同的外延工藝可制備不同的材料系統(tǒng)。目前常見的外延技術(shù)為不同的外延工藝可制備不同的材料系統(tǒng)。目前常見的外延技術(shù)為化學(xué)汽相沉積化學(xué)汽相沉積 （CVD：Chemical Vapor Deposition）、金屬有）、金屬有機物汽相沉積（機物汽相沉積（MOCVD：Metal Organic CVD）和分子束外延）和分子束外延生長（生長（MBE：Molecular Beam Epitaxy）。）。3.2.2 掩膜的制版工藝掩膜的制版工藝v在集成電路開始制造之前，需要預(yù)先設(shè)定好每個工藝的在集成電路開始制造之前，需要預(yù)先設(shè)定好每個工藝的制造過程制造過程和先后順序和先后順序。v每個工藝

6、中都需要掩膜來覆蓋暫時不需要加工的位置，需要加工每個工藝中都需要掩膜來覆蓋暫時不需要加工的位置，需要加工的位置則需要按照一定的圖形來加工。的位置則需要按照一定的圖形來加工。v版圖設(shè)計版圖設(shè)計就是將集成電路的布局按照集成電路工藝過程分為多層就是將集成電路的布局按照集成電路工藝過程分為多層掩膜版的過程。掩膜版的過程。v將這些過程制作成掩膜版的過程就是將這些過程制作成掩膜版的過程就是制版制版。v制版就是要產(chǎn)生一套分層的版圖掩膜，為將來將設(shè)計的版圖轉(zhuǎn)移制版就是要產(chǎn)生一套分層的版圖掩膜，為將來將設(shè)計的版圖轉(zhuǎn)移到晶圓上做準(zhǔn)備，掩膜版主要用在光刻工藝過程中。到晶圓上做準(zhǔn)備，掩膜版主要用在光刻工藝過程中。 v

7、掩膜制造掩膜制造掩膜版可分成：整版及單片版掩膜版可分成：整版及單片版 整版整版是指晶圓上所有的集成電路芯片的版圖都是有該掩膜一次是指晶圓上所有的集成電路芯片的版圖都是有該掩膜一次投影制作出來的。各個單元的集成電路可以不同。投影制作出來的。各個單元的集成電路可以不同。單片版單片版 是指版圖只對應(yīng)晶圓上的一個單元。其他單元是該單是指版圖只對應(yīng)晶圓上的一個單元。其他單元是該單元的重復(fù)投影。晶圓上各個芯片是相同的。元的重復(fù)投影。晶圓上各個芯片是相同的。早期掩膜制造是通過畫圖照相微縮形成的。早期掩膜制造是通過畫圖照相微縮形成的。光學(xué)掩膜版是用石英玻璃做成的均勻平坦的薄片，表面上涂一光學(xué)掩膜版是用石英玻璃

8、做成的均勻平坦的薄片，表面上涂一層層6080nm厚的鉻，使其表面光潔度更高，這稱之為厚的鉻，使其表面光潔度更高，這稱之為鉻版鉻版（Cr mask），通常也稱為光學(xué)（掩膜）版。），通常也稱為光學(xué)（掩膜）版。新的光刻技術(shù)的掩膜版與光刻技術(shù)有關(guān)。新的光刻技術(shù)的掩膜版與光刻技術(shù)有關(guān)。3.2.3 光刻光刻v光刻是把掩模版上的圖形映射到晶圓上，并在晶光刻是把掩模版上的圖形映射到晶圓上，并在晶圓上形成器件結(jié)構(gòu)。光刻的靈敏度和分辨率等對圓上形成器件結(jié)構(gòu)。光刻的靈敏度和分辨率等對IC圖形結(jié)構(gòu)的形成，起著決定性的作用。圖形結(jié)構(gòu)的形成，起著決定性的作用。v光刻線條所能達(dá)到的最小尺寸通常被稱為特征尺光刻線條所能達(dá)到的

9、最小尺寸通常被稱為特征尺寸，用來評價一條寸，用來評價一條IC生產(chǎn)線的技術(shù)水平生產(chǎn)線的技術(shù)水平。v曝光曝光是在光刻膠上形成預(yù)定圖案。有光學(xué)光刻是在光刻膠上形成預(yù)定圖案。有光學(xué)光刻 和和 非光學(xué)光刻非光學(xué)光刻v刻蝕刻蝕是將圖形轉(zhuǎn)移到晶圓上。有濕法刻蝕、等離子是將圖形轉(zhuǎn)移到晶圓上。有濕法刻蝕、等離子體刻蝕、反應(yīng)離子刻蝕等體刻蝕、反應(yīng)離子刻蝕等v光刻基本步驟：光刻基本步驟：涂光刻膠涂光刻膠 曝光曝光顯影與后烘顯影與后烘刻蝕刻蝕去除光刻膠去除光刻膠 脫水、增黏、涂膠、軟烘顯影、堅膜、固膠等刻蝕過程3.2.4 摻雜摻雜v熱擴散法摻雜熱擴散法摻雜 利用原子在高溫下的擴散運動，使雜質(zhì)原子從濃度很高利用原子在高

10、溫下的擴散運動，使雜質(zhì)原子從濃度很高的雜質(zhì)源向硅中擴散并形成一定的分布。的雜質(zhì)源向硅中擴散并形成一定的分布。熱擴散通常分兩個步驟進行：熱擴散通常分兩個步驟進行：v預(yù)淀積（預(yù)淀積（predeposition，也稱預(yù)擴散），也稱預(yù)擴散）v推進（推進（drive in，也稱主擴散）。，也稱主擴散）。 一種熱擴散法摻雜的系統(tǒng)示意圖一種熱擴散法摻雜的系統(tǒng)示意圖 v離子注入法摻雜離子注入法摻雜離子注入摻雜也分為兩個步驟：離子注入和退火再分布。離子注入摻雜也分為兩個步驟：離子注入和退火再分布。 中等電流離子注入系統(tǒng)示意圖中等電流離子注入系統(tǒng)示意圖 3.2.5 絕緣層形成絕緣層形成v在集成電路工藝中，導(dǎo)體和絕

11、緣體是互補而又相對在集成電路工藝中，導(dǎo)體和絕緣體是互補而又相對的。的。v絕緣層的作用絕緣層的作用電隔離電隔離防止?jié)駳馇謹(jǐn)_、化學(xué)玷污和機械劃傷的保護作用防止?jié)駳馇謹(jǐn)_、化學(xué)玷污和機械劃傷的保護作用制作如制作如MOS晶體管等器件晶體管等器件v兩種常見的隔離手段兩種常見的隔離手段局部氧化隔離法隔離（局部氧化隔離法隔離（LOCOS） 淺溝槽隔離（淺溝槽隔離（STI） 氧化隔離示意圖氧化隔離示意圖淺溝道隔離示意圖淺溝道隔離示意圖3.2.6 金屬層形成金屬層形成v集成電路工藝中的金屬層有三個主要功能集成電路工藝中的金屬層有三個主要功能1）形成器件本身的接觸線；）形成器件本身的接觸線；2）形成器件間的互連線；

12、）形成器件間的互連線；3）形成焊盤。）形成焊盤。v金屬層的形成主要采用金屬層的形成主要采用物理汽相沉積（物理汽相沉積（PVD：Pysical Vapor Deposition）技術(shù)。）技術(shù)。PVD技術(shù)有蒸鍍和濺鍍兩種。技術(shù)有蒸鍍和濺鍍兩種。 金屬金屬CVD技術(shù)，正在逐漸發(fā)展過程中技術(shù)，正在逐漸發(fā)展過程中3.4 CMOS集成電路的基本制造工藝集成電路的基本制造工藝vCMOS工藝技術(shù)是當(dāng)代工藝技術(shù)是當(dāng)代VLSI工藝的主流工藝技術(shù)，該工藝的主流工藝技術(shù)，該工藝是在工藝是在PMOS與與NMOS工藝基礎(chǔ)上發(fā)展起來的，特點工藝基礎(chǔ)上發(fā)展起來的，特點是將是將NMOS器件和器件和PMOS器件同時制作在同一襯底

13、上。器件同時制作在同一襯底上。COMOS工藝一般可分為三類：工藝一般可分為三類：P阱阱CMOS工藝、工藝、N阱阱CMOS工藝和雙阱工藝和雙阱CMOS工藝。工藝。 3.4.1 P阱阱CMOS工藝工藝vP阱阱CMOS工藝以工藝以N型單晶硅為襯底。首先在型單晶硅為襯底。首先在N型硅襯型硅襯底上制作底上制作P阱，然后將阱，然后將NMOS晶體管制作在該晶體管制作在該P阱中，阱中，而而PMOS管則直接做在管則直接做在N型硅襯底上。型硅襯底上。3.4.2 N阱阱CMOS工藝工藝vN阱阱CMOS工藝正好與工藝正好與P阱阱CMOS工藝相反，它是在工藝相反，它是在P型型襯底上形成襯底上形成N阱。因為阱。因為N溝道

14、器件是在溝道器件是在P型襯底上制成的，型襯底上制成的，這種方法與標(biāo)準(zhǔn)的這種方法與標(biāo)準(zhǔn)的N溝道溝道MOS晶體管的工藝是兼容的。晶體管的工藝是兼容的。在這種情況下，在這種情況下，N阱中和了阱中和了P型襯底，型襯底，N阱中的阱中的P溝道溝道MOS晶體管會受到過渡摻雜的影響。晶體管會受到過渡摻雜的影響。3.4.3 雙阱雙阱CMOS工藝工藝v雙阱雙阱CMOS工藝采用的原始材料是在工藝采用的原始材料是在N+或或P+襯底上外襯底上外延一層輕摻雜的外延層，然后用離子注入的方法同時制延一層輕摻雜的外延層，然后用離子注入的方法同時制作作N阱和阱和P阱。使用雙阱工藝阱。使用雙阱工藝不但可以提高器件密度，不但可以提高

15、器件密度，還可以有效的控制寄生晶體管的影響，抑制閂鎖現(xiàn)象還可以有效的控制寄生晶體管的影響，抑制閂鎖現(xiàn)象。 v1襯底準(zhǔn)備：襯底氧化后，在襯底準(zhǔn)備：襯底氧化后，在二氧化硅上生長氮化硅二氧化硅上生長氮化硅 v2光刻光刻P阱，形成阱版，在阱，形成阱版，在P阱阱區(qū)腐蝕氮化硅，區(qū)腐蝕氮化硅，P阱注入阱注入 v3去光刻膠，去光刻膠，P阱擴散并生長二阱擴散并生長二氧化硅氧化硅 v4腐蝕氮化硅，腐蝕氮化硅，N阱注入并擴散阱注入并擴散 v5 有源區(qū)襯底氧化有源區(qū)襯底氧化v6 NMOS管場注入光刻管場注入光刻 v7場區(qū)氧化，柵氧化，溝道摻場區(qū)氧化，柵氧化，溝道摻雜（閾值電壓調(diào)節(jié)注入）雜（閾值電壓調(diào)節(jié)注入） v8多晶

16、硅淀積、摻雜、光刻和多晶硅淀積、摻雜、光刻和腐蝕，形成柵區(qū)的多晶硅版腐蝕，形成柵區(qū)的多晶硅版 v9 P阱中的阱中的NMOS管光刻和注管光刻和注入硼并擴散，形成入硼并擴散，形成N+版版 v10 PMOS管光刻和注入磷并擴管光刻和注入磷并擴散，形成散，形成P+版版 v11硅片表面沉積二氧化硅薄膜硅片表面沉積二氧化硅薄膜 v12 接觸孔光刻，接觸孔腐蝕接觸孔光刻，接觸孔腐蝕 v13 淀積鋁，反刻鋁，形成鋁連線淀積鋁，反刻鋁，形成鋁連線 v最后做柵極金屬引線后得到雙阱最后做柵極金屬引線后得到雙阱CMOS工藝的工藝的CMOS晶體管晶體管 3.4.4 MOS工藝的自對準(zhǔn)結(jié)構(gòu)工藝的自對準(zhǔn)結(jié)構(gòu)v自對準(zhǔn)自對準(zhǔn)是

17、一種在圓晶片上用單個掩膜形成不同區(qū)域的多是一種在圓晶片上用單個掩膜形成不同區(qū)域的多層結(jié)構(gòu)的技術(shù)，它消除了用多片掩膜所引起的對準(zhǔn)誤差。層結(jié)構(gòu)的技術(shù)，它消除了用多片掩膜所引起的對準(zhǔn)誤差。 v利用已經(jīng)形成的結(jié)構(gòu)特征作為掩膜版，來進行下一步工利用已經(jīng)形成的結(jié)構(gòu)特征作為掩膜版，來進行下一步工藝過程，這樣既省略了制作掩膜版，同時也形成了天然藝過程，這樣既省略了制作掩膜版，同時也形成了天然的工藝對準(zhǔn)，不存在對準(zhǔn)誤差。如的工藝對準(zhǔn)，不存在對準(zhǔn)誤差。如CMOS工藝中的工藝中的（9），（），（10）。）。v多晶硅柵制作中存在的多晶硅柵制作中存在的“一箭三雕一箭三雕”。3.7 集成電路工藝集成電路工藝CADv在沒有

18、計算機的時代，人們是通過手工繪圖來設(shè)計器件在沒有計算機的時代，人們是通過手工繪圖來設(shè)計器件和集成電路，然后制造出集成電路并通過測試分析該集和集成電路，然后制造出集成電路并通過測試分析該集成電路來改良前面的手工設(shè)計，然后再制造新的集成電成電路來改良前面的手工設(shè)計，然后再制造新的集成電路芯片。這樣的過程復(fù)雜，難度大并且設(shè)計周期長?，F(xiàn)路芯片。這樣的過程復(fù)雜，難度大并且設(shè)計周期長?，F(xiàn)在人們可以通過計算機輔助設(shè)計，即在人們可以通過計算機輔助設(shè)計，即CAD技術(shù)，來實現(xiàn)技術(shù)，來實現(xiàn)這一設(shè)計改良過程，只需要最后通過制造集成電路來驗這一設(shè)計改良過程，只需要最后通過制造集成電路來驗證其可靠性和正確性即可。集成電路

19、的證其可靠性和正確性即可。集成電路的CAD技術(shù)大大提技術(shù)大大提高了器件和集成電路的設(shè)計的水平和頻率，使得集成電高了器件和集成電路的設(shè)計的水平和頻率，使得集成電路設(shè)計水平迅速發(fā)展。路設(shè)計水平迅速發(fā)展。 3.7.1器件模擬器件模擬v通過通過CAD技術(shù)對器件進行模擬，就是技術(shù)對器件進行模擬，就是在已知器件結(jié)構(gòu)和摻雜分布在已知器件結(jié)構(gòu)和摻雜分布的情況下，利用數(shù)值方法求解器件的基本方程，從而得到器件的的情況下，利用數(shù)值方法求解器件的基本方程，從而得到器件的直流、交流，瞬態(tài)、熱載流子等電學(xué)特性直流、交流，瞬態(tài)、熱載流子等電學(xué)特性。v器件的器件的CAD模擬通常用來研究器件的結(jié)構(gòu)和工藝參數(shù)對器件性能模擬通常用

20、來研究器件的結(jié)構(gòu)和工藝參數(shù)對器件性能的影響，從而進行器件性能的預(yù)測。的影響，從而進行器件性能的預(yù)測。v同時，器件的同時，器件的CAD模擬可以通過模擬無法測量或難以測量的器件模擬可以通過模擬無法測量或難以測量的器件性能參數(shù)，如載流子濃度分布、電流密度分布、電場分布等，來性能參數(shù)，如載流子濃度分布、電流密度分布、電場分布等，來進行器件的物理分析和結(jié)構(gòu)分析。進行器件的物理分析和結(jié)構(gòu)分析。v器件模擬的基本原理：器件模擬的基本原理：器件模擬器件模擬實際上就是利用數(shù)值求解方法，根據(jù)給定的邊界條件實際上就是利用數(shù)值求解方法，根據(jù)給定的邊界條件來求解基本方程。器件的基本方程包括：來求解基本方程。器件的基本方程

21、包括：泊松方程、電子和空泊松方程、電子和空穴連續(xù)性方程、熱擴散方程、電子和空穴的漂移穴連續(xù)性方程、熱擴散方程、電子和空穴的漂移/擴散方程擴散方程（能量輸運方程）（能量輸運方程）。通過對這些方程的數(shù)值求解，能夠得到器。通過對這些方程的數(shù)值求解，能夠得到器件性能的基本參數(shù)，包括：件性能的基本參數(shù)，包括：靜電場、電子和空穴的濃度、電子靜電場、電子和空穴的濃度、電子和空穴溫度、器件的晶格溫度和空穴溫度、器件的晶格溫度等。由于這些需要求解的方程大等。由于這些需要求解的方程大多數(shù)是微分方程和偏微分方程，在數(shù)值求解時必須將器件分成多數(shù)是微分方程和偏微分方程，在數(shù)值求解時必須將器件分成細(xì)小的方格，即網(wǎng)格化，利

22、用連續(xù)性方程和邊界條件得到非線細(xì)小的方格，即網(wǎng)格化，利用連續(xù)性方程和邊界條件得到非線性方程組，通過數(shù)值方法性方程組，通過數(shù)值方法(Newton方法、方法、Gummel方法方法)數(shù)值數(shù)值求解。求解。v能夠模擬的能夠模擬的結(jié)構(gòu)結(jié)構(gòu)：器件模擬可以用來模擬我們能夠見到的絕大多數(shù)器件，包括各器件模擬可以用來模擬我們能夠見到的絕大多數(shù)器件，包括各種二極管、各種雙極型晶體管、各種場效應(yīng)器件、種二極管、各種雙極型晶體管、各種場效應(yīng)器件、MOS電容電容器、多層結(jié)構(gòu)器件、光電器件、可編程器件等。器件模擬還可器、多層結(jié)構(gòu)器件、光電器件、可編程器件等。器件模擬還可以模擬一些新型器件?？梢哉f只要具有器件原型，就可以通過

23、以模擬一些新型器件?？梢哉f只要具有器件原型，就可以通過設(shè)計和優(yōu)化比較來對器件進行合理的模擬分析。設(shè)計和優(yōu)化比較來對器件進行合理的模擬分析。v能模擬的能模擬的材料材料：由于形成不同器件所用的材料不同，器件模擬軟件可以處理構(gòu)由于形成不同器件所用的材料不同，器件模擬軟件可以處理構(gòu)成器件的幾乎全部的導(dǎo)體，半導(dǎo)體和絕緣體，包括成器件的幾乎全部的導(dǎo)體，半導(dǎo)體和絕緣體，包括Si、-Si、多晶硅、多晶硅、SiO2、InP、GaAs、AlGaAs、GaAsP、InGaP、InAsP、AlInAs、Ge、SiC、金剛石、金剛石、ZnSe、ZnTe、Al、Au、Cu、Mu、W、合金等等。、合金等等。v器件模擬器件模

24、擬能夠進行的電學(xué)分析和能夠獲得的電學(xué)特性能夠進行的電學(xué)分析和能夠獲得的電學(xué)特性：器件模擬軟件可以進行：器件模擬軟件可以進行器件的穩(wěn)態(tài)和瞬態(tài)分析、直流和交流信號分析、熱載流子分析、可編程器件的器件的穩(wěn)態(tài)和瞬態(tài)分析、直流和交流信號分析、熱載流子分析、可編程器件的FN電流分析、光電分析、深能級態(tài)和壽命分析、光電特性分析、晶格溫度分析、電流分析、光電分析、深能級態(tài)和壽命分析、光電特性分析、晶格溫度分析、自加熱效應(yīng)等現(xiàn)象等等。自加熱效應(yīng)等現(xiàn)象等等。v器件模擬能夠得到的器件模擬能夠得到的電學(xué)參數(shù)電學(xué)參數(shù)有：端特性，如：端電流密度與偏壓的關(guān)系有：端特性，如：端電流密度與偏壓的關(guān)系; 帶回帶回掃的端電流與偏壓

25、的關(guān)系掃的端電流與偏壓的關(guān)系;器件截止頻率與偏壓的關(guān)系器件截止頻率與偏壓的關(guān)系; S參數(shù)參數(shù); 結(jié)電容與偏壓的結(jié)電容與偏壓的關(guān)系關(guān)系; MOS電容與偏壓的關(guān)系電容與偏壓的關(guān)系; 硅基硅基MOS電容器電容器Si/SiO2界面中及襯底中的各類界面中及襯底中的各類載流子（電子、空穴、凈電荷）與偏壓的關(guān)系載流子（電子、空穴、凈電荷）與偏壓的關(guān)系; 器件柵電流與偏壓的關(guān)系；光照器件柵電流與偏壓的關(guān)系；光照的直流響應(yīng)等等；器件內(nèi)部特性，如：摻雜濃度以及載流子的內(nèi)部分布、載流的直流響應(yīng)等等；器件內(nèi)部特性，如：摻雜濃度以及載流子的內(nèi)部分布、載流子密度和電流密度的內(nèi)部分布、電場電勢分布、載流子壽命在器件內(nèi)的分布

26、、子密度和電流密度的內(nèi)部分布、電場電勢分布、載流子壽命在器件內(nèi)的分布、深能級在器件內(nèi)部的分布、遷移率和電導(dǎo)率在器件內(nèi)部的分布、載流子溫度在深能級在器件內(nèi)部的分布、遷移率和電導(dǎo)率在器件內(nèi)部的分布、載流子溫度在器件內(nèi)的分布、能帶圖隨器件深度的變化、載流子注入在內(nèi)部的分布等等；電器件內(nèi)的分布、能帶圖隨器件深度的變化、載流子注入在內(nèi)部的分布等等；電學(xué)參數(shù)，如：給定偏壓的薄層電阻、器件的特征參數(shù)（學(xué)參數(shù)，如：給定偏壓的薄層電阻、器件的特征參數(shù)（MOS的閾值電壓、亞閾的閾值電壓、亞閾斜率等）、截面電阻、電極上凈電荷、界面總電子或空穴密度、集總復(fù)合速率、斜率等）、截面電阻、電極上凈電荷、界面總電子或空穴密度

27、、集總復(fù)合速率、集總載流子濃度等等。集總載流子濃度等等。v器件模擬使用的模型則是通過對器件進行物理機制的分析提出的器件模擬使用的模型則是通過對器件進行物理機制的分析提出的，例如復(fù)合機制、產(chǎn)生機制、碰撞離化機制、帶例如復(fù)合機制、產(chǎn)生機制、碰撞離化機制、帶-帶隧穿、遷移率帶隧穿、遷移率模型、重?fù)诫s引起的禁帶變窄、速度過沖、熱載流子注入機制、模型、重?fù)诫s引起的禁帶變窄、速度過沖、熱載流子注入機制、熱離化機制等等，其中，復(fù)合機制包括熱離化機制等等，其中，復(fù)合機制包括SRH復(fù)合、復(fù)合、Auger復(fù)合、復(fù)合、直接復(fù)合、表面復(fù)合等直接復(fù)合、表面復(fù)合等; 遷移率模型則需要考慮低場遷移率、高遷移率模型則需要考慮

28、低場遷移率、高場遷移率以及表面散射、非局域電場等因素的影響。在部分器件場遷移率以及表面散射、非局域電場等因素的影響。在部分器件還需考慮雜質(zhì)電離不完全、光電互連情況等。部分小尺寸器件使還需考慮雜質(zhì)電離不完全、光電互連情況等。部分小尺寸器件使用用Monto-Carlo方法和量子力學(xué)修正求解，必要時需要考慮費米方法和量子力學(xué)修正求解，必要時需要考慮費米統(tǒng)計、統(tǒng)計、Dirac統(tǒng)計以及統(tǒng)計以及Boltzman統(tǒng)計等等。統(tǒng)計等等。v器件模擬需要輸入器件模擬需要輸入器件結(jié)構(gòu)、材料成分、摻雜分布、偏置條件器件結(jié)構(gòu)、材料成分、摻雜分布、偏置條件等等器件參數(shù)信息，選擇必要的數(shù)值方法對需要獲得的特性進行求解器件參數(shù)

29、信息，選擇必要的數(shù)值方法對需要獲得的特性進行求解和分析，并選擇文本或圖像的方式輸出，以便查看和分析。和分析，并選擇文本或圖像的方式輸出，以便查看和分析。3.7.2 工藝模擬工藝模擬v所謂所謂工藝模擬工藝模擬，就是在深入探討各工藝過程物理機制的基礎(chǔ)，就是在深入探討各工藝過程物理機制的基礎(chǔ)上，對各工藝過程建立數(shù)學(xué)模型，給出數(shù)學(xué)表達(dá)式，在某些上，對各工藝過程建立數(shù)學(xué)模型，給出數(shù)學(xué)表達(dá)式，在某些已知工藝過程和參數(shù)的情況下，利用已知工藝過程和參數(shù)的情況下，利用CAD技術(shù)對被設(shè)計的集技術(shù)對被設(shè)計的集成電路的每個工藝過程進行數(shù)值求解，計算出設(shè)計的集成電成電路的每個工藝過程進行數(shù)值求解，計算出設(shè)計的集成電路在

30、該工序后的雜質(zhì)濃度分布、摻雜類型變化或者結(jié)構(gòu)特性路在該工序后的雜質(zhì)濃度分布、摻雜類型變化或者結(jié)構(gòu)特性變化等。其中結(jié)構(gòu)特性變化是指工藝過程引起的集成電路各變化等。其中結(jié)構(gòu)特性變化是指工藝過程引起的集成電路各層的厚度和寬度的變化等。層的厚度和寬度的變化等。v因此，通過工藝模擬，我們可以在不經(jīng)過實際流片的情況下，因此，通過工藝模擬，我們可以在不經(jīng)過實際流片的情況下，得到集成電路中的雜質(zhì)濃度分布、器件結(jié)構(gòu)變化以及氧化、得到集成電路中的雜質(zhì)濃度分布、器件結(jié)構(gòu)變化以及氧化、薄膜淀積以及其他熱過程等引起的應(yīng)力變化，并可以得到與薄膜淀積以及其他熱過程等引起的應(yīng)力變化，并可以得到與雜質(zhì)濃度分布有關(guān)的電學(xué)參數(shù)如結(jié)

31、深度、薄層電阻、雜質(zhì)濃度分布有關(guān)的電學(xué)參數(shù)如結(jié)深度、薄層電阻、MOS夾斷電壓等，還可以預(yù)測工藝參數(shù)偏移對工藝結(jié)果和集成電夾斷電壓等，還可以預(yù)測工藝參數(shù)偏移對工藝結(jié)果和集成電路特性的影響。路特性的影響。v如果通過工藝模擬與器件模擬相結(jié)合，可以獲得工藝參數(shù)和如果通過工藝模擬與器件模擬相結(jié)合，可以獲得工藝參數(shù)和條件的變化對集成電路性能的影響條件的變化對集成電路性能的影響。因此，工藝模擬可以用。因此，工藝模擬可以用來優(yōu)化工藝流程和工藝過程和條件，能夠大大縮短高性能集來優(yōu)化工藝流程和工藝過程和條件，能夠大大縮短高性能集成電路的開發(fā)周期，提高集成電路的成品率。目前較通用的成電路的開發(fā)周期，提高集成電路的成品率。目前較通用的工藝模擬軟件主要有工藝模擬軟件主要有SILVACO、SUPREM等。等。v工藝模擬的主要功能工藝模擬的主要功能是根據(jù)集成電路的工藝過程和工藝條件，按照工藝是根據(jù)集成電路的工藝過程和工藝條