計算機組成原理內容總結

1、第一章 計算機系統(tǒng)概論1、基本概念硬件：是指可以看得見、摸得著的物理設備（部件）實體，一般講硬件還應包括將各種硬件設備有機組織起來的體系結構。軟件：程序（代碼）+ 數據 + 文檔。由兩部分組成，一是使計算機硬件能完成運算和控制功能的有關計算機指令和數據定義的組合，即機器可執(zhí)行的程序及有關數據；二是機器不可執(zhí)行的，與軟件開發(fā)、過程管理、運行、維護、使用和培訓等有關的文檔資料。固件：將軟件寫入只讀存儲器ROM中，稱為固化。只讀存儲器及其寫入的軟件稱為固件。固件是介于硬件和軟件之間的一種形態(tài)，從物理形態(tài)上看是硬件，而從運行機制上看是軟件。響應時間：表征從輸入有效到系統(tǒng)產生響應之間的時間度量，用時間單

2、位來度量。處理機字長：常稱機器字長，指處理機運算中一次能夠完成二進制運算的位數，如32位機、64位機。CPI：執(zhí)行一條指令所需要的平均時鐘周期數，可用下式計算 CPI=執(zhí)行某段程序所需的CPU時鐘周期數/該程序包含的指令條數。MIPS：平均每秒執(zhí)行多少百萬條定點指令數，用下式計算 MIPS=指令條數 /（程序執(zhí)行時間 × 106）FLOPS：平均每秒執(zhí)行浮點操作的次數，用來衡量機器浮點操作的性能，FLOPS=程序中的浮點操作次數/程序執(zhí)行時間（秒）指令流：在取指周期中從內存中讀出的信息流稱為指令流，它通過總線、CPU內部數據通路流向控制器。數據流：在執(zhí)行周期中從內存中讀出的信息流稱為

3、數據流，它通過總線、CPU內部數據通路流向運算器。2、馮·諾依曼計算機（1）主要設計思想由運算器、控制器、存儲器、輸入設備、輸出設備五大部分構成計算機硬件系統(tǒng)概念結構；采用二進制代碼表示數據和指令；采用存儲程序控制方式（指令驅動）。（2）主要組成部分及結構要求：能簡要描述清楚其工作過程。3、計算機如何區(qū)分指令和數據？從時間上來說，取指令事件發(fā)生在取指周期（取指令階段），取數據事件發(fā)生在執(zhí)行周期（執(zhí)行指令階段）；從空間（處理部件）上來說，指令一定送給控制器，數據一定送給運算器。第二章運算方法和運算器1、原碼、補碼、反碼、移碼的求法及表示范圍。（1）首先應明確機器字長；（2）原碼、補碼、

4、反碼、移碼的求法；（3）表示范圍；機器字長=8機器字長=16定點小數定點整數定點小數定點整數原碼-（1-2-7）至+（1-2-7）-127至+127-（1-2-15）至+（1-2-15）-32767至+32767補碼-1至+（1-2-7）-128至+127-1至+（1-2-15）-32768至+32767反碼-（1-2-7）至+（1-2-7）-127至+127-（1-2-15）至+（1-2-15）-32767至+32767移碼-1至+（1-2-7）-128至+127-1至+（1-2-15）-32768至+327672、補碼加減法運算，加法運算溢出檢測（1）補碼加法運算規(guī)則（2）補碼減法運算規(guī)則

5、（3）變形補碼表示法00 表示正數11 表示負數（4）變形補碼運算：規(guī)則同補碼加減法運算規(guī)則，雙符號位數值化、參加運算。（5）加法運算溢出檢測1）單符號位法2）雙符號位法參見例題、習題3、并行加法器的進位方法及邏輯表達式（1）直接從全加器的進位公式推導FA3FA2FA1FA0A0 B0 A1 B1 C1A2 B2 C2C4A3 B3 C3F3 F2 F1 F0C0（2）串行進位：某位的運算必須等到下一位的進位傳遞來以后，才能開始。也就是進位從最低位向最高位逐級傳遞，速度慢。C1=G0+P0C0C2=G1+P1C1C3=G2+P2C2C4=G3+P3C3（3）并行進位：所有進位可以同時產生，實際

6、上只依賴于數位本身、來自最低位的進位C0。C1=G0+P0C0C2=G1+P1G0+P1P0C0C3=G2+P1G1+P2P1G0+P2P1P0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0其中：G0=A0B0 P0=A0+B0G1=A1B1 P1=A1+B1G2=A2B2 P2=A2+B2G3=A3B3 P3=A3+B3Gi：進位產生函數，表示兩個數位都為1Pi：進位傳遞函數，表示某位上的兩個數位有一個為1，如果來自低位的進位為1，則肯定會產生進位。4、浮點加減法運算方法l 比較階碼大小、對階l 尾數加減法運算l 規(guī)格化處理l 尾數舍入處理l 溢出判斷參見例題

7、、習題5、流水線原理、時鐘周期確定、時間公式、加速比、時空圖（1）把一個任務分割為一系列的子任務，使各子任務在流水線中時間重疊、并行執(zhí)行。過程段Si之間重疊執(zhí)行。L是緩沖寄存器。（2）時鐘周期的確定所有Si中執(zhí)行時間最大者 + L的延時，參見例2.32。（3）時間公式（理想）(K+(n-1)T（4）加速比l Ck = TL / Tk = （n·k）/（k(n1)）l 當任務數很大時，采用一個任務的完成時間相比，參見例2.32。（5）流水線時空圖第三章存儲系統(tǒng)1、基本概念存儲容量：指一個存儲器中可以容納的存儲單元總數。存儲單元通常存放一個字節(jié)，因此存儲容量通常用字節(jié)數來表示，如GB。存

8、取時間：讀操作時間指一次讀操作命令發(fā)出到該操作完成、數據讀出到數據總線上所經歷的時間。通常寫操作時間等于讀操作時間，故稱為存取時間。存取周期：也稱讀寫周期，指連續(xù)啟動兩次讀/寫操作所需間隔的最小時間。通常存儲周期略大于存取時間，因為數據讀出到總線上，還需要經過數據總線、CPU內部數據通路傳遞給控制器/運算器。存儲器帶寬：單位時間里存儲器所能存取的信息量，通常以位/秒或字節(jié)/秒做度量單位。虛擬存儲器：是通過硬件/操作系統(tǒng)，實現主存-外存之間的信息部分調入調出，為用戶提供一個比實際物理內存容量大得多的存儲器邏輯空間，使之為更大或更多的程序所使用。主存-外存之間的信息部分調入調出過程對用戶透明。2、

9、存儲器的分級結構對存儲器的要求是容量大、速度快、成本低，但是在一個存儲器中要求同時兼顧這三個方面的要求是困難的。為了解決這方面的矛盾，目前計算機系統(tǒng)中通常采用三級存儲體系結構，即高速緩沖存儲器、主存儲器和外存儲器。CPU能直接訪問高速緩沖存儲器cache和內存；外存信息必須調入內存后才能為CPU進行處理。（1）高速緩沖存儲器：高速小容量半導體存儲器，強調快速存取指令和數據；（2）主存儲器：介于cache與外存儲器之間，用來存放計算機運行期間的大量程序和數據。要求選取適當的存儲容量和存取周期，使它能容納系統(tǒng)的核心軟件和較多的用戶程序；（3）外存儲器：大容量輔助存儲器，強調大的存儲容量，以滿足計算

10、機的大容量存儲要求，用來存放系統(tǒng)程序、應用程序、數據文件、數據庫等。3、主存儲器的邏輯設計第一步：根據設計容量、提供的芯片容量構建地址空間分布圖（類似搭積木），可能需要字、位擴展；第二步：用二進制寫出連續(xù)的地址空間范圍；第三步：寫出各片組的片選邏輯表達式。第四步：按三總線分析CPU和選用存儲器芯片的數據線、地址線、控制線，以便設計CPU與存儲器的連接。第五步：設計CPU與存儲器連接的邏輯結構圖。參見例題、習題4、順序存儲器和交叉存儲器的定量分析順序存儲器：mT交叉存儲器：可以使用流水線存取，T+(m-1)參見例題、習題5、高速緩沖存儲器cache的基本原理，cache命中率相關計算Cache的

11、基本原理：cache是一種高速緩沖存儲器，為了解決CPU和主存之間速度不匹配而采用的一項重要技術。主存和cache均按照約定長度劃分為若干塊；主存中一個數據塊調入到cache中，則將數據塊地址（塊編號）存放到相聯存儲器CAM中，將數據塊內容存放在cache中；當CPU訪問主存時，同時輸出物理地址給主存、相聯存儲器CAM，控制邏輯判斷所訪問的塊是否在cache中：若在，則命中，CPU直接訪問cache。若不在，則未命中，CPU直接訪問主存，并將該單元所在數據塊交換到cache中?；诔绦蚝蛿祿木植啃栽L問原理，通過cache和主存之間的動態(tài)數據塊交換，盡量爭取CPU訪存操作在cache命中，從而

12、總體提高訪存速度。cache命中率相關計算：命中率主存/cache系統(tǒng)平均訪問時間訪問效率參加例題、習題。第四章指令系統(tǒng)1、基本概念指令系統(tǒng)：一臺計算機中所有機器指令的集合，稱為這臺計算機的指令系統(tǒng)。指令系統(tǒng)是表征一臺計算機性能的重要因素，其格式與功能直接影響機器的硬件結構、軟件、適用范圍等。尋址方式：告訴計算機如何獲取指令和運算所需要的操作數。即如何提供將要執(zhí)行的指令所在存儲單元的物理地址；如何提供運算所需要的操作數所在存儲單元的物理地址、或者操作數所在內部寄存器的編號。CISC（復雜指令系統(tǒng)計算機）：指令條數多、結構形式復雜多樣、尋址方式種類繁多、功能復雜多樣、翻譯執(zhí)行效率低、很多指令難得

13、用到。CISC使計算機的研制周期長，難以保證正確性，不易調試、維護，大量使用頻率很低的復雜指令浪費了系統(tǒng)硬件資源。RISC（精簡指令系統(tǒng)計算機）：選取使用頻率最高的一些簡單指令，指令條數少，復雜功能通過宏指令實現；指令長度、格式、結構形式、尋址方式種類少，翻譯執(zhí)行效率高；只有取數/存數指令訪問存儲器，其余指令的操作均在CPU內部寄存器之間進行。RISC可縮短計算機的研制周期、易于保證正確性、調試、維護，系統(tǒng)硬件資源使用效率高。2、指令格式及尋址方式辨析操作碼地址碼指令字長度操作數尋址方式參見例題、習題第五章中央處理器1、基本概念微命令：控制器通過控制線向部件發(fā)送的各種控制信號/操作命令。微操作

14、：部件接收微命令以后所完成的操作，微操作是執(zhí)行部件中最基本的、不可再分解的操作。微指令：一組實現一定操作功能的微命令的組合形式，稱為微指令。由操作控制和順序控制兩大部分組成。微程序：一條機器指令的功能是由多條微指令組成的序列來實現的，這個微指令序列稱為微程序。指令流水線：指指令執(zhí)行步驟的并行。將指令流的處理過程劃分為取指令、指令譯碼、執(zhí)行、寫結果等幾個并行處理的過程段。算術流水線：是指運算操作步驟的并行，例如流水乘法器、流水除法器、流水浮點運算器等。處理機流水線：又稱為宏流水線，是指程序步驟的并行。由一串級聯的處理機構成流水線的各個過程段，每臺處理機負責某一特定的任務。2、CPU的功能（1）指

15、令控制控制程序的執(zhí)行順序；由于程序是一個指令序列，這些指令的相互順序不能任意顛倒，必須嚴格按照程序規(guī)定的順序進行。（2）操作控制 控制器產生取指令、執(zhí)行指令的所需要的全部操作控制信號，并依序送往相應的部件，從而控制這些部件按指令的要求完成規(guī)定的動作。 （3）時間控制 對各種操作實施時間上的定時；在計算機中，各種指令的操作信號和整個執(zhí)行過程均受到時間的嚴格定時和事件先后順序控制（應在規(guī)定的時間點開始，在規(guī)定的時間內結束） ，以保證計算機有條不紊地自動工作。（4）數據加工 完成指令規(guī)定的運算操作。3、熟悉典型模型機結構、指令和數據的傳輸通路參見例題和習題中的模型機結構。4、指令周期流程（1）根據模

16、型機和數據通路結構，分析指令周期流程。（2）指令周期流程實際上是一個指令流、數據流在數據通路上的流動過程。5、指令周期、機器周期、時鐘周期三級時序指令周期：取出一條指令并執(zhí)行這條指令所需要的時間。CPU周期：常稱為機器周期，每條指令的執(zhí)行過程可劃分為若干個階段，如取指令、取源操作數、取目的操作數、執(zhí)行運算、保存結果等階段，每個階段所對應的時間。時鐘周期：每個階段由若干有序的、不可再分的基本操作過程構成，如從數據cache中取一個源操作數送到R0，包括地址AR、ARM 、MDR、DRR0等基本操作過程，每個操作過程所對應的時間。顯然，指令周期對應一條指令，CPU周期對應一個階段，時鐘周期對應一個

17、基本操作過程。因此，時間應按指令周期、CPU周期、時鐘周期進行分級控制，這就是三級時序體制。6、微程序控制器的原理及組成框圖（1）基本原理設計階段：首先，根據CPU的數據通路結構、指令操作定義等，畫出每條指令的指令周期流程圖（具體到每個時鐘周期、微操作、微命令）。然后，根據微指令格式、指令周期流程圖編寫每條指令的微程序。最后，把整個指令系統(tǒng)的微程序（其中取指令的微程序段是公用的）固化到控制存儲器中。 運行階段：首先，逐條執(zhí)行取指令公用微程序段，控制取指令操作。然后，根據指令的操作碼字段，經過變換，找到該指令所對應的特定微程序段，從控制存儲器中逐條取出微指令，根據微操作控制字段，直接或經過譯碼產

18、生微命令（控制信號），控制相關部件完成指定的微操作。一條微指令執(zhí)行以后，根據微地址字段取下一條微指令（2）構成框圖控制存儲器ROM：存放全部指令系統(tǒng)的微程序；微地址寄存器uPC：具有自動增量功能，給出順序執(zhí)行的下條微指令地址；微命令寄存器uIR：存放由控制存儲器讀出的一條微指令。地址轉移邏輯： 根據指令寄存器IR的操作碼，定位到該指令對應的微程序段，uPC 初值；如果判斷條件P/狀態(tài)條件=FALSE，則 uPC=uPC +1，順序執(zhí)行；如果判斷條件P/狀態(tài)條件=TRUE，則uPC=根據策略形成新的微指令地址，程序轉移。7、流水線中資源相關、數據相關、控制相關問題資源相關：是指多條指令進入流水線

19、后，在同一流水線時鐘周期內爭用同一個功能部件所發(fā)生的沖突。數據相關：在一個程序中，如果必須等前一條指令執(zhí)行完畢以后，才能執(zhí)行后一條指令（即后一條指令需要引用前一條指令的結果數據），那么這兩條指令就是數據相關的?？刂葡嚓P：控制相關沖突是由轉移類指令引起的。當執(zhí)行轉移類指令時，可能為順序取下條指令；也可能轉移到新的目標地址取指令。如果流水線順序取指令，而程序卻需要轉移時，進入流水線的指令并不是將要執(zhí)行的指令，或者轉移的目標指令可能還沒有進入流水線，從而使流水線發(fā)生斷流。第六章總線系統(tǒng)1、基本概念總線：總線是一組能為多個部件分時共享的信息傳送線，用來連接多個部件并為這些部件提供信息交換服務?？偩€帶寬

20、：總線在單位時間內可以傳輸的數據總量，即總線的數據傳輸速率，單位是兆字節(jié)每秒（MB/s）總線仲裁：當總線上的多個主設備（主方）同時競爭使用總線時，必須通過總線仲裁部件，以某種方式和策略選擇其中一個主設備（主方），接管總線的控制權，傳送信息?？偩€定時：一次總線操作由若干的事件（基本操作）組成，而且這些事件間具有一定的時序關系，即一個事件什么時候開始、多長時間內完成、事件的先后順序關系。2、總線接口的邏輯結構、功能邏輯結構：地址信息：CPUI/O設備，尋址目標I/O設備?？刂菩畔ⅲ篊PUI/O設備，通知I/O設備準備完成什么操作。狀態(tài)信息：I/O設備CPU，反饋設備的狀態(tài)，如忙/閑、準備好/未準備

21、好。數據信息：有效數據信息。功能：（1）控制接口依據CPU的指令信息控制外圍設備的動作，如啟動、關閉設備等。（2）緩沖在為部設備和計算機系統(tǒng)其它部件之間用作為一個緩沖器，以補償各種設備在速度上的差異 。（3）狀態(tài)接口監(jiān)視外部設備的工作狀態(tài)并保存狀態(tài)信息，狀態(tài)信息包括“準備就緒”、“忙”、“錯誤”等，供CPU詢問外部設備時進行分析之用。（4）轉換可以完成任何要求的數據轉換，以確保數據能在為部設備和CPU之間正確地傳送，如數據格式轉換、并-串轉換等。（5）整理可以完成一些特別的功能，如在批量數據傳輸時自動修改字計數器、當前內存地址寄存器。（6）程序中斷每當外圍設備向CPU請求某種動作時，接口即發(fā)送

22、中斷請求信號給CPU，申請中斷。3、多總線結構、PCI總線辨析HOST總線：宿主總線，連接多CPU、cache、主存、北橋。64位數據線、32位數據線、同步定時總線。PCI總線：與處理器無關的高速外圍總線，連接高速的PCI設備，32/64位數據線、32位地址線、同步定時、集中仲裁、猝發(fā)傳送。LAGACY總線：遺留總線，可以是ISA、EISA、MCA等傳統(tǒng)總線，連接中、低速設備，保護用戶以前的投資。橋的分類：HOST橋（北橋）、PCI/LAGACY橋（南橋）、PCI/PCI橋。橋的作用：（1）連接兩條總線，使彼此相互通信；（2）總線轉換部件，可以把一條總線上的地址空間映射到另一條總線的地址空間上

23、，從而使系統(tǒng)中任意一個總線上的主設備都能看到同樣的一份地址表；（3）信號緩沖、電平轉換、控制邏輯轉換等。第八章輸入輸出系統(tǒng)1、基本概念直接內存訪問(DMA)方式：是一種完全由硬件（稱為DMA控制器）執(zhí)行、在I/O設備和內存之間直接交換批量信息的工作方式，包括DMA請求、DMA響應、DMA傳輸、DMA結束處理等步驟。在DMA傳輸過程中，DMA控制器從CPU接管總線控制權，向內存發(fā)出地址和控制信號、修改地址、計數、以中斷方式向CPU報告DMA傳輸結束，數據交換不經過CPU，而直接在內存和I/O設備之間進行 。通道：是一個特殊功能的處理器（基于微處理器CPU、單片機實現的），它有自己的指令和程序（通

24、道指令、通道程序）專門負責數據輸入/輸出的傳輸控制，而CPU將“傳輸控制”的功能下放給通道后只負責“數據處理”功能。CPU和通道分時使用系統(tǒng)總線和存儲器，實現了CPU內部運算與I/O設備的并行工作。外圍處理機方式PPU：基本上是獨立于主機工作，它有自己的指令系統(tǒng)，只是側重于I/O管理。結構上接近一臺計算機、或者就是一臺通用計算機，也稱為I/O管理前置機。2、程序查詢方式處理過程3、程序中斷方式處理過程（1）一條指令完整執(zhí)行完以后，查詢是否有中斷請求、是否有DMA請求等；（2）如果有中斷請求，則判斷是否響應該中斷（優(yōu)先級等）；（3）關中斷（中斷屏蔽置位）：單級中斷系統(tǒng)中，一個中斷被響應，必須該中

25、斷處理結束以后才能響應其它中斷請求；多級中斷系統(tǒng)中，允許中斷嵌套，即允許高優(yōu)先級中斷低優(yōu)先級的服務子程序；（4）找出中斷源：確定是哪個設備的中斷請求；（5）保存PC：即保存返回地址，硬件實現自動推入堆棧保存；（6）形成中斷服務子程序的入口地址：常采用向量中斷法；（7）保存CPU現場：標志寄存器、通用寄存器內容送入堆棧保存；（8）設備服務：CPU與I/O設備之間交換一個機器字的數據；（9）恢復CPU現場：從堆棧中把原來的狀態(tài)寄存器、通用寄存器內容拿出來；（10）開中斷：本次中斷請求處理完成，允許響應其它中斷請求；（11）中斷返回：從堆棧中把返回地址拿出來，送PC。4、基本DMA控制器的邏輯結構1、字計數器CPU初始化DMA控制器時，寫入數據塊長度初值。初值通常以補碼（2n-x）形式表示，如字計數器8位，數據塊長度125，則初值256-125=131。每傳送一個字，字計數器加1 。當計數器溢出時，表示數據塊傳送結束，溢出信號通過中斷機構，向CPU申請中斷。2、內存地址計數器 CPU初始