數(shù)字電子技術(shù)試卷試題下載-樣卷

1、數(shù)字電子技術(shù)試卷試題下載-樣卷.doc 學(xué)校20062007學(xué)年度第 學(xué)期 數(shù)字電子技術(shù)基礎(chǔ) 期末考試試卷 2007年12月29日  題號(hào)一二三四總分分?jǐn)?shù)      一、填空題（本題20分，共10題）1.函數(shù)A（A+B）等于 。邏輯代數(shù)運(yùn)算A+ 。 2.邏輯圖和輸入信號(hào)A、B的波形如圖所示，試分析在t1時(shí)刻輸出Y為 。    3.試寫出下列縮略語(yǔ)的中文名稱：（1）NMOS： ；（2）I2L： 。 4.圖 示邏 輯 電 路 的 邏 輯 式Y(jié) = 。 

2、;   5.全加器邏輯符號(hào)如圖所示，當(dāng)Ai=1，Bi=1，Ci1=1時(shí)，Ci= ，Si= 。    6.用與非門組成的基本RS觸發(fā)器，當(dāng)置0端和置1端同時(shí)加入一個(gè)負(fù)電平時(shí)，輸出端Q為_ 狀態(tài)，_為狀態(tài)。 7.時(shí)序電路使用時(shí)鐘脈沖CP下降沿更新狀態(tài)的主從觸發(fā)器，已知CP及輸入X的波形如圖所示，則X的取值（自左至右）是 。   8.根據(jù)存儲(chǔ)單元工作原理，隨機(jī)存取存儲(chǔ)器RAM有 、 等類型。 9.電路如圖所示，該電路是長(zhǎng)度為 的計(jì)數(shù)器，電路 自啟動(dòng)。  

3、0;  10.一個(gè)無符號(hào)8位數(shù)字輸入的DAC，其分辨率為 位，輸出電平的級(jí)數(shù)為 。 二、單項(xiàng)選擇題（本題30分，共15題）1.若，F(xiàn)的“與非”邏輯式為（ ）。 A. B. C. B D. 以上各項(xiàng)都不是  2.在一個(gè)4變量邏輯函數(shù)F（W，X，Y，Z）中，在下列子項(xiàng)中屬于最小項(xiàng)的為（ ）。AW BC D  3.邏輯符號(hào)如圖所示，表示“與”門的是（ ）。   4.在右下所列4種門電路中，與圖示或門相等效的電路是（ ）。       5.CMOS門電路

4、的靜態(tài)功耗比TTL門電路的靜態(tài)功耗（ ）。A 大B 小C 相等 D 以上各項(xiàng)都不是 6.圖示門電路為（ ）。A“與”門B“與非”門C“非”門 D 以上各項(xiàng)都不是   7.已給邏輯電路如圖所示，其輸出函數(shù)F為（ ）。 A F=(A+B)CD+EB F=(AB+CD) C F= D F= 8.采用共陰極數(shù)碼管若顯示碼數(shù)是6，譯碼器輸出端應(yīng)為（ ）。A. a=b=c=d=e=f= 1 ，g= 0 B. a=c=d=e=f=g= 0 ，b= 0 C. a=c=d=e=f=g= 1 ，b= 0 D. 以上各項(xiàng)都不是  9.在由兩個(gè)TT

5、L或非門構(gòu)成的基本RS 觸發(fā)器中，若在其置0端R及置1端S均加以低電平，則該觸發(fā)器狀態(tài)應(yīng)處于（ ）。A置0 B置1C保持 D不確定 10.下列電路為時(shí)序電路的是 （ ）。A. 譯碼器 B. 編碼器 C. 全加器 D. 計(jì)數(shù)器  11.磁帶存儲(chǔ)器屬于（ ）。A只讀 B順序訪問 C隨機(jī)存取 D以上各項(xiàng)都不是 12.如果要構(gòu)成n位二進(jìn)制計(jì)數(shù)器，需用雙穩(wěn)態(tài)觸發(fā)器的個(gè)數(shù)最少為（ ）。A. n B. n+1C. n1 D. 2 n 13.輸出N位數(shù)的并行比較ADC中, 需用模擬比較器（ ）。A. N1只B. 2N1只C. 2N1只D. N21只14.如圖所示電路是（

6、 ）。A積分型單穩(wěn)態(tài)觸發(fā)器 B微分型單穩(wěn)態(tài)觸發(fā)器C施密特觸發(fā)器 D多諧振蕩器  15.555集成定時(shí)器是（ ）。A. 模擬電路的電子器件B. 數(shù)字電路的電子器件C. 模擬電路和數(shù)字電路相結(jié)合的電子器件D. 以上各項(xiàng)都不是 三、判斷題 （本題10分，共5題）1.是函數(shù)式中的一個(gè)最大項(xiàng)。（） 2.數(shù)字集成電路來說，在使用中應(yīng)注意：輸入端可以串有電阻器，但其數(shù)值不應(yīng)大于關(guān)門電阻。（ ） 3.凡是用與非門構(gòu)成的邏輯電路一定是組合電路。（） 4.觸發(fā)器必須具備的基本特點(diǎn)之一是：有兩個(gè)能自行保持的穩(wěn)定狀態(tài)，因此可以用來記憶二進(jìn)制數(shù)的0和1。（ ） 

7、;5.如圖所示電路是由74LS163四位二進(jìn)制計(jì)數(shù)器（同步清零）組成的一個(gè)5進(jìn)制計(jì)數(shù)器。（ ）      四、計(jì)算與綜合題（本題40分，共4題）1.試將圖示的異或門電路畫成等效的同或門電路。            2.邏輯電路如圖所示，寫出邏輯式，化簡(jiǎn)之，并說出其邏輯功能。            &

8、#160;    3.設(shè)各觸發(fā)器的初始狀態(tài)為0，已知CP脈沖及各輸入的波形，試畫出觸發(fā)器輸出Q的波形。圖（a）為JK觸發(fā)器，圖（b）為可控RS觸發(fā)器，圖（c）為D觸發(fā)器。                      4對(duì)于TTLJK觸發(fā)器電路及CP脈沖的波形如（a）、（b）所示，試畫出輸出Q1，Q2的波形,列出其狀態(tài)表（設(shè)Q1，Q2的初始狀

9、態(tài)均為0）。                                                 

10、                    學(xué)校 2006 2007 學(xué)年度第 學(xué)期  數(shù)字電子技術(shù)基礎(chǔ) 期末考試試題參 考 答 案 2007年12月29日  一、填空題（本題20分，共10題）1.解 A 1 2.解 0 3.解 （1）N溝道金屬-氧化物-半導(dǎo)體 （2）電流注入邏輯 4.解  5.解 1 1 6.解 1 1 7.解 01101 8.解 靜態(tài) 動(dòng)態(tài) 9.解 3 能 10.解 8 28 二、單項(xiàng)選擇題（本題30分，共15題）1.解 A  2.解 C 3.解 A 4.解 A 5.解 B 6.解 C 7.解 D 8.解 C 9.解 C 10.解 D 11.解 B 12.解 A 13.解 C 14.解 B 15.解 C 三、判斷題 （本題10分，共5題）1