計算機(jī)組成原理試題

1、計算機(jī)組成原理試題一、選擇類型題:1 .現(xiàn)代計算機(jī)組織結(jié)構(gòu)是以 為中心，其基本結(jié)構(gòu)遵循馮諾依曼思想。BA. 寄存器B. 存儲器C. 運算器D. 控制器2存儲字長是指。 B（存儲單元：存放一串二進(jìn)制代碼，存儲字：存儲單元中二進(jìn)制代碼的組合，存儲字長：存儲單元中二進(jìn)制代碼的位數(shù)，每個存儲單元賦予一個地址號）A.存放在一個存儲單元中的二進(jìn)制代碼組合；B.存放在一個存儲單元中的二進(jìn)制代碼位數(shù)；C.存儲單元的個數(shù)；D.機(jī)器指令的位數(shù)。3. CPU通過 啟動通道。 BA.執(zhí)行通道命令；B.執(zhí)行I/O指令；C.發(fā)出中斷請求；D.程序查詢。4對有關(guān)數(shù)據(jù)加以分類、統(tǒng)計、分析，這屬于計算機(jī)在方面的應(yīng)用。C P29

2、A.數(shù)值計算；B.輔助設(shè)計；C.數(shù)據(jù)處理；D.實時控制。5電子計算機(jī)的算術(shù)邏輯單元、控制單元及存儲器合稱為A CPUB. ALU（ALU是運算器，CU時空制漆共同構(gòu)成 cpu）C.主機(jī)；D UP6存儲周期是指。 C（存儲周期：連續(xù)兩次獨立的存儲操作，（讀或?qū)懀┧璧淖钚￠g隔時間存儲時間：存儲器的訪問時間）A.存儲器的寫入時間；B.存儲器進(jìn)行連續(xù)寫操作允許的最短間隔時間；C.存儲器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短間隔時間；D .指令執(zhí)行時間。7當(dāng)定點運算發(fā)生溢出時，應(yīng) 。 CA.向左規(guī)格化；B.向右規(guī)格化；C.發(fā)出出錯信息；D.舍入處理。8加法器采用先行進(jìn)位的目的是 。 CA.優(yōu)化加法器的結(jié)構(gòu)；B

3、.節(jié)省器材；C.加速傳遞進(jìn)位信號；D.增強(qiáng)加法器結(jié)構(gòu)。9變址尋址方式中，操作數(shù)的有效地址是A.基址寄存器內(nèi)容加上形式地址（位移量）；B.程序計數(shù)器內(nèi)容加上形式地址；C.變址寄存器內(nèi)容加上形式地址；D.寄存器內(nèi)容加上形式地址。10指令寄存器的位數(shù)取決于。 BA.存儲器的容量；B.指令字長；C.機(jī)器字長；D.存儲字長。11在控制器的控制方式中，機(jī)器周期內(nèi)的時鐘周期個數(shù)可以不相同，這屬于。 AA.同步控制；B.異步控制；C.聯(lián)合控制；D.人工控制。12直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入。 AA PC；B.地址寄存器；C.累加器；D ALU。13. CPU響應(yīng)中斷的時間是 。 CA.中

4、斷源提出請求；B.取指周期結(jié)束；C.執(zhí)行周期結(jié)束；D.間址周期結(jié)束。14基址尋址方式中，操作數(shù)的有效地址是。 AA.基址寄存器內(nèi)容加上形式地址（位移量）；B.程序計數(shù)器內(nèi)容加上形式地址；C.變址寄存器內(nèi)容加上形式地址；D.寄存器內(nèi)容加上形式地址。15. DMA訪問主存時，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問結(jié)束后，CPU再恢復(fù)工作，這種情況稱作。 AA.停止CPU訪問主存；B.周期挪用；C. DMA與CPU交替訪問；D DMA。16計算機(jī)操作的最小單位時間是。 AA.時鐘周期；B.指令周期；C. CPU周期；D.中斷周期。17用以指定待執(zhí)行指令所在地址的是。 CA .指令寄存器；B.數(shù)

5、據(jù)計數(shù)器；C.程序計數(shù)器；D.累加器。18. 一個16Kx 32位的存儲器，其地址線和數(shù)據(jù)線的總和是 。 B(16K=2人1414+32=46)A 48；B 46；C 36；D 32。19 某計算機(jī)字長是16 位， 它的存儲容量是1MB， 按字編址，它的尋址范圍是。 (存儲器5) AA 512K；B 1M ；C 512KB；D 1MB20浮點數(shù)的表示范圍和精度取決于 。 CA.階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式；B.階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)；C.階碼的位數(shù)和尾數(shù)的位數(shù)；D.階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。21 響應(yīng)中斷請求的條件是。 BA.外設(shè)提出中斷；B.外設(shè)工作完成和系統(tǒng)允許時；C.外設(shè)

6、工作完成和中斷標(biāo)記觸發(fā)器為“1”時；D. CPU提出中斷。22中斷向量可提供。 CA.被選中設(shè)備的地址；B.傳送數(shù)據(jù)的起始地址；C.中斷服務(wù)程序入口地址；D.主程序的斷點地址。23在中斷周期中，將允許中斷觸發(fā)器置“0”的操作由 完成。 AA.硬件；B.關(guān)中斷指令；C.開中斷指令；D.軟件。24直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是。 CA.直接、立即、間接；B.直接、間接、立即；C.立即、直接、間接；D.立即、間接、直接。25. 存放欲執(zhí)行指令的寄存器是。 D（PC存放當(dāng)前預(yù)執(zhí)行指令的地址，具有計數(shù)功能（PC） +1->PC, IR存放當(dāng)前欲執(zhí)行的指令）A MAR；

7、 （存儲器地址寄存器反映存儲單元的個數(shù)）B PC； （取指令）C MDR； （存儲器數(shù)據(jù)寄存器反映存儲字長）D IR。 （分析指令）（設(shè) MAR=4 位 MDR=8 位，存儲單元個數(shù)16，存儲字長8）26采用變址尋址可擴(kuò)大尋址范圍，且。 C（ 316 頁第二行）A.變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中不可變；B.變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程中可變；（316頁）C.變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變；D.變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不中可變；27計算機(jī)執(zhí)行乘法指令時，由于其操作較復(fù)雜，需要更多的時間，通常采用控制方式。 CA.延長機(jī)器周期內(nèi)節(jié)拍數(shù)

8、的；B.異步；C.中央與局部控制相結(jié)合的；D,同步；28微程序放在中。 BA.存儲器控制器；B.控制存儲器；C.主存儲器；D Cache。29.在CPU的寄存器中， 對用戶是完全透明的。BA.程序計數(shù)器；B.指令寄存器；C.狀態(tài)寄存器；D.通用寄存器。30運算器由許多部件組成，其核心部分是A.數(shù)據(jù)總線；B.算術(shù)邏輯運算單元；C.累加寄存器；D.多路開關(guān)。31 三種集中式總線控制中，方式對電路故障最敏感。A（ 58 頁）A.鏈?zhǔn)讲樵?；B.計數(shù)器定時查詢；C.獨立請求；D.以上都不對。32一條指令中包含的信息有。 CA.操作碼、控制碼；B.操作碼、向量地址；C.操作碼、地址碼。D.控制碼、向量地址

9、；33在各種異步通信方式中，速度最快。CA.全互鎖；B.半互鎖；C.不互鎖。D,以上都不是.34. 一個512KB的存儲器，其地址線和數(shù)據(jù)線的總和是 。 CB 19；C 27。D 3235.設(shè)寄存器內(nèi)容為 80H,若它對應(yīng)的真值是 -127,則該機(jī)器數(shù)是 CA.原碼；B.補(bǔ)碼；C.反碼；D.移碼。36下列敘述中是正確的。C（中斷是指當(dāng)主機(jī)街道外界硬件（如I/O 設(shè)備）發(fā)來的信號時，馬上停止原來的工作，轉(zhuǎn)去處理這一事件，在處理完了以后，主機(jī)又回到原來的工作繼續(xù)工作。DMA 是一種在CPU 少量干預(yù)下，而直接從內(nèi)存存取數(shù)據(jù)的數(shù)據(jù)交換模式。常用的設(shè)備和cpu 之間數(shù)據(jù)傳送控制方式有 4 種，它們是程

10、序直接控制方式、中斷方式、DMA 方式和通道方式。程序直接控制方式和中斷控制方式都只適用于簡單的、外設(shè)個很少的計算機(jī)系統(tǒng)，因為程序直接控制方式耗費大量的cpu時間，而且無法檢測發(fā)現(xiàn)設(shè)備活其他硬件產(chǎn)生的錯誤，設(shè)備和cpu、設(shè)備和設(shè)備只能串行工作。中斷控制方式雖然在某種程度上解決了上述問題，但由于中斷次數(shù)多，因而 cpu 仍需要花較多的時間處理中斷，而且能夠泵進(jìn)行操作的設(shè)備臺數(shù)也受到中斷處理時間的限制，中斷次數(shù)增多導(dǎo)致數(shù)據(jù)丟失。DMA 方式和通道方式較好的解決了上述問題。這兩種方式采用了外設(shè)和內(nèi)存直接交換數(shù)據(jù)的方式。只有在一段數(shù)據(jù)傳輸結(jié)束時，這兩種方式才發(fā)出中斷信號要求cpu 做善后處理，從而大大

11、減少了cpu 的工作負(fù)擔(dān)。DMA 方式與通道控制方式的區(qū)別是，DMA 方式要求cpu 執(zhí)行設(shè)備驅(qū)動程序起動設(shè)備，給出存放數(shù)據(jù)的內(nèi)存始址以及操作方式和傳送字節(jié)長度等；而通道控制方式則是在cpu 發(fā)出 I/O 啟動命令之后，有通道指令采完成這些工作。）A.程序中斷方式中有中斷請求，DMA方式中沒有中斷請求；B.程序中斷方式和 DMA方式中實現(xiàn)數(shù)據(jù)傳送都需中斷請求；C.程序中斷方式和 DMA方式中都有中斷請求，但目的不同；D DMA 要等到指令周期結(jié)束時才進(jìn)行周期竊取。37.設(shè)機(jī)器數(shù)字長為32位，一個容量為16MB的存儲器，CPU按半字尋址，其尋址范圍是。BA 224；B 223；C 222；D 2

12、21 。38在浮點機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是。 CA.尾數(shù)的第一數(shù)位為1,數(shù)符任意；B.尾數(shù)的符號位與第一數(shù)位相同；C.尾數(shù)的符號位與第一數(shù)位不同；D.階符與數(shù)符不同。39 I/O 與主主機(jī)交換信息的方式中，DMA 方式的特點是。 C（程序中斷方式cpu 和 I/O 并行工作，沒有踏步等待現(xiàn)象，中斷現(xiàn)行程序；DMA 方式 cpu 和 I/O 并行工作，主存和DMA 接口之間有一條直接數(shù)據(jù)通道，因此主存和設(shè)備交換信息是不通過cpu,不需要cpu暫停）A. CPU與設(shè)備串行工作，傳送與主程序串行工作；B. CPU與設(shè)備并行工作，傳送與主程序串行工作；C. CPU與設(shè)備并行工作，傳送與主程序并

13、行工作；D. CPU與設(shè)備串行工作，傳送與主程序并行工作。40若 9BH 表示移碼（含1 位符號位）其對應(yīng)的十進(jìn)制數(shù)是。 A（ 98H 是用十六進(jìn)制表示的，它的二進(jìn)制表示為10011011 移碼是符號位取反的補(bǔ)碼，則補(bǔ)碼為 00011011 ，正數(shù)的補(bǔ)碼與原碼相同，則原碼為00011011 表示為十進(jìn)制為27 故答案為A）A 27；B -27；C -101 ；D 101 。二、填空類型題1 設(shè)浮點數(shù)階碼為8 位（含 1 位階符） ，尾數(shù)為24 位（含 1 位數(shù)符） ，則 32 位二進(jìn)制補(bǔ)碼浮點規(guī)格化數(shù)對應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為A ，最小正數(shù)為B ，最大負(fù)數(shù)為C ，最小負(fù)數(shù)為D 。A.2

14、的127次方（1-2的23次方） B.2的-129次方C.2的-128次方（-2的-1次方-2的23次方） D.-2的127次方一個總線傳輸周期包括A 、 B 、 C 和 D 四個階段。A.申請分配階段B.尋址階段 C傳輸階段 D.結(jié)束階段3. CPU采用同步控制方式時，控制器使用A和B組成的多極時序系統(tǒng)。A.機(jī)器周期B.節(jié)拍4在組合邏輯控制器中，微操作控制信號由A 、 B 和 C 決定。可直接尋址的范圍是C ，一次間址的范圍是D 。A指令操作碼B.時序 C狀態(tài)條件5微指令格式可分為A 型和 B 型兩類，其中C 型微指令用較長的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。A.垂直 B.水平C垂直6在寫操作

15、時，對Cache 與主存單元同時修改的方法稱作A ，若每次只暫時寫入Cache，直到替換時才寫入主存的方法稱作B 。A.寫直達(dá)法B.寫回法7 I/O 的編址方式可分為A 和 B 兩大類，前者需有獨立的I/O 指令，后者可通過C 指令和設(shè)備交換信息。A不統(tǒng)一編址B.統(tǒng)一編址 C訪存8變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供A ， 指令提供B ； 而在變址尋址中，變址寄存器提供C ，指令提供D 。A基地址B偏移量C偏移量D基地址9設(shè)相對尋址的轉(zhuǎn)移指令占2 個字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量（用補(bǔ)碼表示），每當(dāng)CPU從存儲器取出一個字節(jié)時，即自動完成（ pc） + 1- pc

16、。設(shè)當(dāng)前指令地址為3008H， 要求轉(zhuǎn)移到300FH， 則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為A 。 若當(dāng)前指令地址為300FH，要求轉(zhuǎn)移到3004H，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為B。A.05H B.F3H10.在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，它們是A、 B 和 C。A停止cpu訪問主存B周期挪用C.DMA與cpu交替訪問11動態(tài) RAM 靠 A 的原理存儲信息，因此一般在B 時間內(nèi)必須刷新一次，刷新與C 址有關(guān)，該地址由D 給出。A.電容儲存電荷B.2ms C.行地址 D.RAS （ RAS上面有一橫杠）設(shè) n = 16 （不包括符號位）， 機(jī)器完成一次加和移位各

17、需100ns， 則原碼一位乘最多需A ns,補(bǔ)碼 Booth 算法最多需B nsA.3200B.3300（原碼一位乘的加進(jìn)行n 次，移位進(jìn)行n 次，則原碼一位乘最多需16*200=3200ns補(bǔ) 碼 booth 的 加 進(jìn) 行 n 次 ， 移 位 進(jìn) 行 n+1 次 ， 則 補(bǔ) 碼 booth 算 法 最 多 需 要 16*100+17*100=3300ns ）目前并行進(jìn)位鏈有_A_、 _B_。A.單重分組B雙重分組影響流水線性能的三種相關(guān)分別是A ， B 和C 。A.數(shù)據(jù)相關(guān)B結(jié)構(gòu)相關(guān)C控制相關(guān)在總線的異步通信方式中，通信的雙方可以通過A 、 B 和 C 三種類型聯(lián)絡(luò)。A.不互鎖B半互鎖C全

18、互鎖假設(shè)微指令的操作控制字段共18 位， 若采用直接控制，則一條微指令最多可同時啟動A 個微操作命令。若采用字段直接編碼控制，并要求一條微指令能同時啟動3 個微操作，則微指令的操作控制字段應(yīng)分B 段， 若每個字段的微操作數(shù)相同，這樣的微指令格式最多可包含C個微操作命令。A.18 B.3 C.192三、簡答類型題1. CPU包括哪幾個工作周期？每個工作周期訪存的作用是什么。什么是指令周期、機(jī)器周期和時鐘周期？三者有何關(guān)系?某機(jī)有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4， 現(xiàn)要求優(yōu)先順序改為L3,L2,L4,L1,L0寫出各中斷源的屏蔽字?？偩€通信控制有幾種方式，簡要說明各自的特點?？刂破髦谐２捎媚男┛刂品绞?，各有何特點？異步通信與同步通