計算機(jī)系統(tǒng)結(jié)構(gòu)期末復(fù)習(xí)

1、計算機(jī)系統(tǒng)機(jī)構(gòu)知識點(diǎn)總結(jié)1. 名詞解釋1） 翻譯：翻譯是先用轉(zhuǎn)換程序?qū)⒏咭患墮C(jī)器級上的程序整個地變換成低一級機(jī)器級上可運(yùn)行的等效程序，然后再在低一級機(jī)器上實(shí)現(xiàn)的技術(shù)。2） 解釋：解釋是在低一級機(jī)器級上用它的一串語句或指令來仿真高一級機(jī)器級上的一條語句或指令的功能，通過對高一級程序中的每條語句或指令逐條解釋來實(shí)現(xiàn)的技術(shù)。3） CPI：表示執(zhí)行每條指令所需要的平均時鐘周期數(shù)。4） MIPS：是一個用來描述計算機(jī)性能的單位，即每秒執(zhí)行百萬條指令。5） MFLOPS：是一個用來描述計算機(jī)性能的單位，即每秒執(zhí)行百萬次浮點(diǎn)操作。6） 基準(zhǔn)程序：是性能測試程序，并假設(shè)他能刻畫某一類應(yīng)用問題的處理和數(shù)據(jù)移動特

2、征。基準(zhǔn)程序用來測量和預(yù)測計算機(jī)系統(tǒng)的性能，并能提示它們的體系結(jié)構(gòu)的弱點(diǎn)和特點(diǎn)。7） 基準(zhǔn)程序組：是一套基準(zhǔn)程序的控制測試條件及過程的一組特點(diǎn)規(guī)則，包括輸入數(shù)據(jù)，輸出結(jié)果以及性能指標(biāo)。8） 基準(zhǔn)程序系列：是一套基準(zhǔn)程序組。9） CISC：復(fù)雜指令系統(tǒng)計算機(jī)。10） RISC：精簡指令系統(tǒng)計算機(jī)。11） 加載/存儲結(jié)構(gòu)：即只允許LOAD指令和STORE指令執(zhí)行存儲器操作，其他指令均對寄存器進(jìn)行操作。12） 窗口重疊技術(shù)：為了能更簡單、直接的實(shí)現(xiàn)過程與過程之間的參數(shù)傳遞。大多數(shù)RISC機(jī)器的CPU中都設(shè)置有數(shù)量較大的寄存器組，讓每個過程使用一個有限數(shù)量的寄存器窗口，并讓調(diào)用過程的低位寄存器與被調(diào)用

3、的高位寄存器重疊使用。13） 延遲轉(zhuǎn)移技術(shù)：將轉(zhuǎn)移指令與其前面的與轉(zhuǎn)移指令無關(guān)的一條或幾條指令對換位置，讓成功轉(zhuǎn)移總是在緊跟的指令被執(zhí)行之后發(fā)生，從而使預(yù)取的指令不作廢，同時可節(jié)省一個或幾個機(jī)器周期。14） 退耦CISC/RISC體系結(jié)構(gòu)：在CPU芯片中有一個前端部分，它將x86代碼轉(zhuǎn)換成RISC類指令供后端的RISC核心去完成超標(biāo)量和/或超流水線執(zhí)行。15） 后RISC：商品化微處理器中存在的一種逆向發(fā)展趨勢是將越來越多的性能加到RISC微處理器中，某加入的特性仍屬于RISC類型，但也有許多加入的特性明顯的是非RISC或甚至是屬于CISC類型的。16） 存儲體系：是指計算機(jī)系統(tǒng)的存儲器部分由

4、多種不同的存儲器構(gòu)成，由操作系統(tǒng)和硬件技術(shù)來完成程序的定位，使之成為一個完整的整體。由于它由多級存儲器構(gòu)成，故又稱之為存儲層次。17） 時間局部性：是指在最近的未來要用到的信息很可能是現(xiàn)在正在使用的信息。18） 空間局部性：是指子啊最近的未來要用到的信息很可能與現(xiàn)在正在使用的信息在程序空間上是相鄰或相近的。19） 并行主存系統(tǒng)：是指能夠并行讀出多個字的單體多字、多體單字交叉、多體多字交叉存取的主存系統(tǒng)。20） 虛擬存儲器：CPU直接訪問主存，主存與輔存之間的信息交換由操作系統(tǒng)和硬件來完成，這種把輔存看做主存的一部分，以擴(kuò)大主存容量的技術(shù)，稱之為虛擬技術(shù)。21） 虛擬地址：又稱邏輯地址，是指訪問

5、虛擬空間的地址。22） 物理地址：是指訪問主存空間的地址。23） 地址映像：是指按某種規(guī)則（算法）建立多用戶虛擬地址Ns與物理地址np之間的而對應(yīng)關(guān)系。24） 地址變換：是指程序按某種映像關(guān)系裝入實(shí)存后，在執(zhí)行程序時，多用戶虛擬地址Ns變換成對應(yīng)的實(shí)存地址np的過程。25） 實(shí)頁沖突：是指兩個以上的虛頁想要進(jìn)入主存中同一頁面現(xiàn)象。26） 頁面失效：是指當(dāng)CPU訪問主存中N道程序中的某道程序時，其虛頁不在主存中的情況。27） 散列沖突：是指當(dāng)多個不同的用戶虛頁號散列到同一個塊表地址的現(xiàn)象。28） 寫回發(fā)：是指在CPU執(zhí)行寫操作命中Cache時，信息只寫入Cache，僅當(dāng)需要被替換時，才將已被寫入

6、過的cache快先送回主存，然后再調(diào)入新快。29） 寫直達(dá)發(fā)：是指利用cache-主存存儲層次在處理機(jī)和主存之間的直接通路，每當(dāng)處理機(jī)寫入Cache的同時，也通過此通路直接寫入主存。30） 不按寫分配法：當(dāng)Cache寫不命中時只寫入主存，該寫地址單元所在快不從主存調(diào)入Cache。31） 按寫分配法：當(dāng)Cache寫不命中時除寫入主存外，還將該寫地址單元所在塊從主存調(diào)入Cache。32） 預(yù)取算法：是指在用到某信息塊之前就將其預(yù)取進(jìn)Cache的算法。33） 恒預(yù)?。菏侵钢灰L問到主存第i塊的某個字，不論Cache是否命中，恒發(fā)預(yù)取命令。34） 不命中時預(yù)?。菏侵钢挥性L問第i塊的某個字不命中時，才發(fā)

7、預(yù)取命令。35） 物理Cache：是指CPU訪存時，先用虛擬地址差塊表以產(chǎn)生物理地址，然后再根據(jù)物理地址查主存-Cache地址映像變換機(jī)構(gòu)，若cache命中，則將物理地址轉(zhuǎn)換為Cache地址后訪問Cache。36） 虛擬Cache-是指在CPU訪存時，直接用虛擬地址訪問Cache。當(dāng)cache不命中時才去查找快表，或者將Cache的訪問和快表的查找同時進(jìn)行。37） 指令的順序解釋方式：是指各條機(jī)器指令之間順序串行地執(zhí)行，執(zhí)行完一條指令后才取出下一條指令來執(zhí)行，而且每條機(jī)器指令內(nèi)部的各條微指令也是順序穿行地執(zhí)行。38） 指令的流水解釋方式：是指在解釋第K條指令的操作完成之前，就可開始解釋第K+1

8、指令。39） 靜態(tài)流水線：是指在同一時間內(nèi)，多功能流水線中的各個功能段只能按一種功能的連接方式工作。40） 動態(tài)流水線：是指在同一時間內(nèi)，多功能流水線中的各個功能段可按不同運(yùn)算或功能的連接方式工作。41） 線性流水線：若流水線各段串行連接，沒有反饋回路，各個功能段只經(jīng)過一次。42） 非線性流水線：如果流水線中除有串行連接的通路外，還有某種反饋回路，使一個任務(wù)流經(jīng)流水線時，需多次經(jīng)過某個功能段或越過某些功能鍛。43） 資源相關(guān)：是指多條指令進(jìn)入流水線后在同一個內(nèi)爭用同一功能部件所發(fā)生的相關(guān)。44） 數(shù)據(jù)相關(guān)：是指由于相鄰的兩條或多條指令使用了相同的數(shù)據(jù)地址（包括寄存器地址和存儲單元地址）而發(fā)生的

9、關(guān)聯(lián)。45） 先寫后讀相關(guān)：如果指令到指令存在通路，即執(zhí)行完后，一定可以執(zhí)行，而且如果的輸出（寄存器或賦值變量）與的某一個輸入（用做操作數(shù)）相同，則稱指令與指令存在先寫后讀相關(guān)。46） 先讀后寫相關(guān)：如果在程次序中，指令在指令之后，而且如果的輸出（寄存器或賦值變量）與的某一個輸入（用做操作數(shù)）相同，則稱指令與指令存在先讀后寫相關(guān)。47） 寫寫相關(guān)：如果在程序次序中，指令在指令之后，而且兩條指令的輸出（寄存器或賦值變量）相同，則稱指令與存在寫寫相關(guān)。48） 控制相關(guān)：是指由轉(zhuǎn)移指令引起的相關(guān)。49） 流水線的實(shí)際吞吐率：是指從啟動流水線處理機(jī)開始到流水線操作結(jié)束，單位時間內(nèi)能流出的任務(wù)數(shù)或能流出

10、的結(jié)果數(shù)。50） 流水線的加速比：是指流水線工作相對于等效的非流水線順序串行工作方式，速度提高的比值。51） 流水線的效率：是指流水線的設(shè)備利用率。52） 預(yù)約表：預(yù)約表用于非線性流水線，是一張二維的表格，其橫坐標(biāo)表示流水線工作的時鐘周期，縱坐標(biāo)表示流水線的功能鍛，中間畫勾表示該功能段在這一時鐘周期處于工作狀態(tài)，空白的地方表示該功能鍛在這個時鐘周期不工作。53） 沖突向量：用一個N-1位的位向量來表示后繼新任務(wù)間隔各種不同拍數(shù)送入流水線時，是否會發(fā)生功能段使用的沖突，乘此位向量為沖突向量。54） 超標(biāo)量流水線：是指在每個時鐘周期內(nèi)要同時發(fā)射多條指令并產(chǎn)生多個結(jié)果的流水線。55） VLIW：超長

11、指令字。56） 超流水線：是指在每個時鐘周期內(nèi)并發(fā)射多條指令且每一時刻只發(fā)射一條指令，并產(chǎn)生多個結(jié)果的流水線。57） 超標(biāo)量流水線：是超標(biāo)量流水線與超流水線的結(jié)合，是指在一個時鐘周期內(nèi)能分時發(fā)射多條指令且每一時刻能同時發(fā)射多條指令并產(chǎn)生多個結(jié)果的流水線。58） 向量劉水處理：由于向量內(nèi)各個元素間很少相關(guān)，對向量中的各個元素一般有都是執(zhí)行同一種操作，因此只要能由存儲器不斷地取得元素，就能對各向量元素進(jìn)行劉水處理，最充分地發(fā)揮流水線的效能，使輸出端每個時鐘周期能送出一個結(jié)果元素。59） 向量流水處理機(jī)：是指將向量數(shù)據(jù)表示與流水線技術(shù)相結(jié)合，能進(jìn)行向量流水處理的處理機(jī)。60） 向量沖突：或稱Vi沖突

12、，是指并行工作的各向量指令的源向量或結(jié)果向量使用了相同的向量存儲器Vi。61） 源向量相關(guān)：當(dāng)?shù)诙l向量指令使用了第一條向量指令的結(jié)果向量作為源向量時，稱這兩條向量存在先寫后讀的源目向量相關(guān)。62） 功能部件沖突：是指同一個功能部件被一條以上的要求并行工作的向量指令所使用。63） 鏈接技術(shù)：是流水線中加快運(yùn)算速度的一種重要技術(shù)，它是指在不出現(xiàn)源向量沖突、結(jié)果向量沖突、先讀后寫的向量沖突和功能部件沖突時，通過鏈接機(jī)構(gòu)將有源目向量相關(guān)的前后兩條或多條向量指令進(jìn)行鏈接而實(shí)現(xiàn)并行處理的技術(shù)。64） 向量屏蔽技術(shù)：是指借用一個屏蔽向量來控制哪些向量元素參加運(yùn)算，哪些元素不參加運(yùn)算的技術(shù)。而屏蔽向量是通過

13、向量測試得到的。65） 向量流水線的最大性能：是指向量長度趨于i無窮大時的向量流水線的漸進(jìn)性能。66） 半性能向量長度：是指為達(dá)到R無窮值的一半所需的向量長度。67） 向量和標(biāo)量的平衡點(diǎn)：表示向量流水方式的工作速度優(yōu)于標(biāo)量串行方式時所需的向量長度臨界值。1. 選擇題：10*2分=20分2. 名詞解釋 5*4=20分3. 簡答題：4*8分=32分4. 計算題：28分5. 選擇題：8*2分=16分6. 名詞解釋 5*4=20分7. 簡答題：4*8分=32分8. 計算題：32分1、 軟件、硬件關(guān)系軟件、硬件在邏輯功能上是等價的。 從原理上講軟件功能可用硬件或固件完成，硬件可以用軟件來模擬，只是性能、

14、價格及實(shí)現(xiàn)的難易程度不同。軟、硬件功能分配 在滿足應(yīng)用的前提下，軟、硬功能分配比例的確定，需要看能否充分利用硬件、器件技術(shù)的現(xiàn)狀和進(jìn)展，使計算機(jī)系統(tǒng)達(dá)到較高的性能價格比。2、 透明性及判斷透明性是指一種本來存在的事務(wù)或?qū)傩?但從某種角度來看似乎不存在。透明的優(yōu)缺點(diǎn)：優(yōu)點(diǎn)：是不用知道其存在，可以簡化設(shè)計。缺點(diǎn)：是由于透明而無法對其進(jìn)行控制。在一個計算機(jī)系統(tǒng)中，低層機(jī)器級的概念性結(jié)構(gòu)和功能特性，對高層機(jī)器程序員來說是透明的。3、 Cache與虛擬存儲器的不同點(diǎn)CPU直接訪問主存，主存與輔存之間的信息交換由操作系統(tǒng)和硬件來完成，這種把輔存看作是主存的一部分，以擴(kuò)大主存容量的技術(shù)，稱之為虛擬技術(shù)。用虛

15、擬技術(shù)設(shè)計的存儲器，稱為虛擬存儲器。虛擬存儲器可以分為三類：頁式、段式、段頁式。兩者也至少存在以下四個方面的不同之處：半導(dǎo)體工藝：Cache采用與CPU同類型的半導(dǎo)體工藝構(gòu)成；而主存一般采用MOS半導(dǎo)體工藝構(gòu)成。地址映象與變換，替換算法、調(diào)度算法的實(shí)現(xiàn)：Cache-全部都用專門的硬件來實(shí)現(xiàn)；而虛擬存儲器的內(nèi)部地址映象與變換由硬件來實(shí)現(xiàn)，但外部地址映象與變換、替換算法、調(diào)度算法等卻是全部由軟件或軟硬件相結(jié)合來實(shí)現(xiàn)。透明性：Cache不僅對應(yīng)程序員是透明的，而且對系統(tǒng)程序員也是透明的；虛存只對應(yīng)用程序員透明，而對系統(tǒng)程序員基本上是不透明的。通路聯(lián)系方式。 CPU與Cache、CPU與主存之間均有直

16、接的通路，使得在Cache塊失效時，Cache調(diào)塊與CPU訪存重疊進(jìn)行。而在虛擬存儲器中，只存在CPU與主存之間、主存與輔存之間的通路，而CPU與輔存之間沒有直接的通路。4、 影響主存的命中率的因素替換算法頁地址流分配給程序的主存頁數(shù)頁面大小Sp頁面調(diào)度策略5、 什么是存儲體系？所謂存儲體系，是指計算機(jī)系統(tǒng)的存儲器部分由多種不同的存儲器構(gòu)成，由操作系統(tǒng)和硬件技術(shù)來完成程序的定位，使之成為一個完整的整體。由于它由多級存儲器構(gòu)成，故又稱之為存儲層次。6、 AMDAL定律改進(jìn)后的整個任務(wù)的執(zhí)行時間Te為: Te=To(1-fe+fe/re) 其中，To為改進(jìn)前的整個任務(wù)的執(zhí)行時間re =(改進(jìn)前改進(jìn)

17、部分的執(zhí)行時間)/(改進(jìn)后改進(jìn)部分的執(zhí)行時間)，即改進(jìn)部分的性能提高倍數(shù)。fe=(改進(jìn)前可改進(jìn)部分占用的時間)/(改進(jìn)前整個任務(wù)的執(zhí)行時間)，即改進(jìn)部分所占比例。7、 局部性原理。程序訪問的局部性原理局部性的實(shí)質(zhì)：根據(jù)程序執(zhí)行的最近情況，可以較精確的預(yù)測出最近的將來將要用到哪些指令和數(shù)據(jù)。局部性分時間上的局部性和空間上的局部性。時間上的局部性指最近訪問過的代碼是不久將被再次訪問的代碼?？臻g上的局部性指那些地址上相鄰的代碼可能會被一起訪問。實(shí)驗(yàn)表明，一個程序用90%的時間執(zhí)行10%的代碼。局部性規(guī)律是指令結(jié)構(gòu)和存儲體系設(shè)計的主要理論依據(jù)。8、 Flynn分類法按照什么來分類，分為哪幾類按照指令流

18、和數(shù)據(jù)流的多倍性狀況對計算機(jī)系統(tǒng)進(jìn)行分類。單指令流單數(shù)據(jù)流（SISD）單指令流多數(shù)據(jù)流（SIMD）多指令流但數(shù)據(jù)流（MISD）多指令流多數(shù)據(jù)流（MIMD）9、 RISC計算機(jī)與CISC計算機(jī)對比？龐大的指令系統(tǒng)。在指令系統(tǒng)中增加更多的指令并采用復(fù)雜的指令，以適應(yīng)不同應(yīng)用領(lǐng)域的需要，并考慮盡量減少指令系統(tǒng)與高級語言的語義差異，以便于高級語言程序編譯和降低軟件成本采用了可變長度的指令格式。需要專門的電路來計算和存儲指令的字節(jié)數(shù)。指令使用的尋址方式繁多。簡化高級語言的編譯，需要越多的硬件邏輯來實(shí)現(xiàn)和支持。CISC中包括一些用于特殊用途的指令。簡單的指令，占指令總數(shù)的20，出現(xiàn)的頻度占80。復(fù)雜的指令

19、系統(tǒng)增加微處理器的復(fù)雜性，使微處理器研制時間長、成本高。復(fù)雜指令需要復(fù)雜的操作，從而降低了機(jī)器的速度。各種指令的使用頻率相差懸殊。椐統(tǒng)計約有20%的指令使用頻率最大，占運(yùn)行時間的80%。指令系統(tǒng)的復(fù)雜性帶來了計算機(jī)體系結(jié)構(gòu)的復(fù)雜性，這不僅增加了研制時間和成本，而且還容易造成設(shè)計錯誤。還給VLSI設(shè)計帶來了很大負(fù)擔(dān)，不利于單片集成許多復(fù)雜指令需要很復(fù)雜的操作，因而運(yùn)行速度慢。各條指令的功能不均衡性，不利于采用先進(jìn)的計算機(jī)體系結(jié)構(gòu)技術(shù)（如流水技術(shù)）來提高系統(tǒng)的性能。選取使用頻度最高的一些基本指令。采用簡單的指令格式、規(guī)整的指令字長和簡單的尋址方式。采用多級指令流水線結(jié)構(gòu)。 采用加載/存儲結(jié)構(gòu)。在C

20、PU中設(shè)置數(shù)量較大的寄存器組，并采用重疊寄存器窗口的技術(shù)。延遲加載指令和延遲轉(zhuǎn)移技術(shù)。采用高速緩存結(jié)構(gòu)。設(shè)置兩個Cache，分別存放指令和數(shù)據(jù)。在設(shè)計上采用硬連線實(shí)現(xiàn)和微程序固件實(shí)現(xiàn)相結(jié)合。采用優(yōu)化編譯技術(shù)RISC的爭論：正方：RISC廉價和運(yùn)行速度快，代表未來微處理器的發(fā)展特征。反方：RISC軟件開發(fā)變得更復(fù)雜，即使執(zhí)行相同的任務(wù)也必須編寫更多的程序來完成，不能代表未來的方向。實(shí)際RISC和CISC體系的結(jié)構(gòu)越來越接近：今天的RISC芯片仍然支持更多過去的CISC芯片今天CISC芯片運(yùn)用了很多與RISC體系相關(guān)的技術(shù)可以說，RISC和CISC是在共同發(fā)展的。10、計算機(jī)系統(tǒng)結(jié)構(gòu)、計算機(jī)組成和

21、計算機(jī)實(shí)現(xiàn)的關(guān)系？ 計算機(jī)系統(tǒng)結(jié)構(gòu)是系統(tǒng)的軟、硬件界面 計算機(jī)組成是系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn) 計算機(jī)實(shí)現(xiàn)是組成的物理實(shí)現(xiàn) 一對多的關(guān)系，即一種計算機(jī)系統(tǒng)結(jié)構(gòu)可以對應(yīng)多種計算機(jī)組成；一種計算機(jī)組成可對應(yīng)多種計算機(jī)實(shí)現(xiàn) 計算機(jī)實(shí)現(xiàn)是計算機(jī)系統(tǒng)結(jié)構(gòu)和計算機(jī)組成的基礎(chǔ)，其技術(shù)的發(fā)展對計算機(jī)系統(tǒng)結(jié)構(gòu)有著很大的影響，而計算機(jī)組成也會影響計算機(jī)系統(tǒng)結(jié)構(gòu)。 系統(tǒng)結(jié)構(gòu)的設(shè)計必須結(jié)合應(yīng)用考慮，為軟件和算法的實(shí)現(xiàn)提供更多更好的支持。包含的內(nèi)容隨不同的機(jī)器和時間而變化11、 頁面失效頻率法頁面失效頻率法當(dāng)程序的命中率低于某個限定值時，就增加分配給該程序的頁面數(shù)，以提高命中率。而當(dāng)命中率高于某個限定值時就減少分配給該程序的頁

22、面數(shù)，將節(jié)省出來的主存頁面分配給其它程序。目的：使整個系統(tǒng)的總的命中率和主存利用率都得到提高。12、數(shù)據(jù)整數(shù)邊界存儲整數(shù)邊界存儲，即信息在主存中的存放的地址必須是該信息寬度（字節(jié)數(shù)）的整數(shù)倍，這樣可以保證所有信息在一個存儲周期中訪問。 13、 寫回法與寫直達(dá)法寫回法是指在CPU執(zhí)行寫操作時，信息只寫入Cache，僅當(dāng)需要被替換時，才將已被寫入過的Cache塊先送回主存，然后再調(diào)入新塊。寫回法包括簡單寫回法和采用標(biāo)志位寫回法。簡單寫回法是不管塊是否更新，都進(jìn)行寫回操作。而采用標(biāo)志位寫回法只在塊被更新過時，才進(jìn)行寫回操作。寫直達(dá)法是利用Cache-主存存儲層次在處理機(jī)和主存之間的直接通路，每當(dāng)處理

23、機(jī)寫入Cache的同時，也通過此通路直接寫入主存。這樣在塊替換時，就不必先寫回主存，而可立即調(diào)入新塊。寫回法與寫直達(dá)法的區(qū)別：時間花銷：寫回法在頁面替換的時候，而寫直達(dá)法則是花費(fèi)在每次寫Cache時。緩沖區(qū)：寫回法中緩沖器用于暫存將要寫回的塊。寫直達(dá)法中則用于緩沖由寫Cache所要求的要寫回主存的內(nèi)容。通訊量：寫回法使主存的通訊量比寫直達(dá)法的要小的多，但它增加了Cache的復(fù)雜性，并且存在主存內(nèi)容與Cache內(nèi)容不一致的問題?？煽啃裕簩懼边_(dá)法的可靠性比寫回法的可靠性要高。成本：寫回法則實(shí)現(xiàn)成本低。單處理機(jī)，多數(shù)采用寫回法以節(jié)省成本為主，而共享主存的多處理機(jī)系統(tǒng)，為保證可靠性，多數(shù)采用寫直達(dá)法。

24、14、cache常用的地址映象方法有全相聯(lián)映象、直接映象、組相聯(lián)映象、段相聯(lián)映象。15、 在重疊處理方式中存在哪幾種數(shù)據(jù)相關(guān)？相關(guān)問題的處理當(dāng)一段程序的鄰近指令之間出現(xiàn)某種關(guān)聯(lián)后，為了避免出錯而使它們不能同時被解釋的現(xiàn)象稱之為“相關(guān)”。相關(guān)可以分為：指令相關(guān)操作數(shù)相關(guān)主存空間數(shù)相關(guān)通用寄存器組相關(guān)通用寄存器基址值或變址值相關(guān)具體處理方法是？指令相關(guān)是指第k條指令執(zhí)行的結(jié)果會影響第k+1條指令內(nèi)容而產(chǎn)生的關(guān)聯(lián)，造成第k條指令和第k+1條指令不能同時解釋。解決：不允許執(zhí)行時修改指令設(shè)置特殊的“執(zhí)行”指令，將指令相關(guān)轉(zhuǎn)化為數(shù)據(jù)相關(guān)。操作數(shù)相關(guān)是指在第k條指令和第k+1條指令的數(shù)據(jù)地址之間發(fā)生關(guān)聯(lián)，而

25、造成第k條指令和第k+1條指令不能同時解釋的現(xiàn)象。主存空間數(shù)相關(guān)通用寄存器組數(shù)相關(guān)。通用寄存器組的變址值相關(guān)。主存空間數(shù)相關(guān)是指相鄰兩條指令之間出現(xiàn)要求對主存同一單元先寫入而后再讀出的關(guān)聯(lián)。主存空間數(shù)相關(guān)的處理方法通常采用推后第k+1條指令的讀操作數(shù)。具體方法是由存控通過給讀數(shù)、寫數(shù)申請安排不同的訪存優(yōu)先級來解決。通常將訪存優(yōu)先級依次定為通道申請、寫數(shù)、讀數(shù)、取指令。通用寄存器組相關(guān)的解決解決方法： 方法1：分析指令后推1周期。只要發(fā)生數(shù)相關(guān)就使一次重疊變成了完全的順序串行，速度明顯下降方法：分析指令后推1節(jié)拍（L2相關(guān)）或2節(jié)拍（L1相關(guān)）。發(fā)生數(shù)相關(guān)時，相鄰兩條指令的解釋仍有部分重疊，可以

26、減少速度損失，但控制要稍微復(fù)雜一些。方法：寄存器相關(guān)通路既保證了相關(guān)時不用推后“分析k+1”，重疊效率不下降，又可以保證指令重疊解釋時數(shù)據(jù)不出錯。基（變）址相關(guān)的解決解決方法： 方法1：采用后推執(zhí)行一次相關(guān)二次相關(guān)方法2：采用相關(guān)專用通路由于B一次、二次相關(guān)的概率并不很低，增設(shè)B相關(guān)專用通路還是值得的，數(shù)據(jù)相關(guān)的解決方法：推后分析法、設(shè)置相關(guān)專用通路16、 虛擬存儲器的命中率與哪些因素有關(guān)，有什么關(guān)系頁地址流、頁面調(diào)度策略、替換算法、頁面大小、分配給程序的頁數(shù)（主存容量等）頁面大小Sp與命中率H的關(guān)系若分配給該道程序的主存容量固定增大頁面，總頁數(shù)減少：對同頁內(nèi)的訪問命中率會上升對不同頁的兩個地

27、址則命中率下降。頁面的大小要選用最佳值，一般為1K到16K左右。分配給程序的主存容量S1與命中率H的關(guān)系如果分配給某道程序的容量S1增大可以提高命中率（即可以延緩由于兩個地址分屬不同頁的情況而使命中率下降的情況）但分配給某道程序的容量S1的增大對命中率的上升也只是在開始時比較明顯 主存命中率與所采用的頁面調(diào)度策略有關(guān)一般有兩種頁面調(diào)度策略：請求式頁面調(diào)度策略。即只有當(dāng)發(fā)生頁面失效時，才把所需的頁調(diào)入主存。預(yù)取工作區(qū)調(diào)度策略。它將準(zhǔn)備運(yùn)行的某道程序上一次停止運(yùn)行前一段時期用到過的虛頁集合事先調(diào)入主存，然后再啟動。這種預(yù)取工作區(qū)的方法可以免除在程序啟動后出現(xiàn)的大量頁面失效，但常常會把許多不再用到的虛頁也調(diào)入主存而浪費(fèi)了輔助開銷。17、什么是堆棧型替換算法定義： 對任意的頁地址流，作兩次主存頁面數(shù)分配（分別分配m個主存頁面和n個主存頁面，并且有mn）。如果在任何時刻t，主存中頁面數(shù)集合Bt都滿足關(guān)系：則這類算法稱為堆棧型替換算法。堆棧型算法的基本特點(diǎn)： 隨著分配給程序的主存頁面數(shù)增加，主存的命中率也提高，至少不下降。18、鏈接技術(shù)使用的條件實(shí)現(xiàn)鏈接的條件：前后指令存在先寫后讀數(shù)據(jù)相關(guān)前后指令沒有其它向量寄存器沖突和運(yùn)算部件沖突。只有第一個結(jié)果送入向量寄存器的那一個周期可以鏈接，否則下一條指令要等到前條指令執(zhí)行完成，才開始