電源時序管理和電源電壓監(jiān)控管理芯片

1、電源時序管理和電源電壓監(jiān)控管理芯片        摘要：本文介紹了一種新的用于電源控制的可編程芯片?？稍趩蝹€芯片上實(shí)現(xiàn)多的電源時序控制和監(jiān)控功能，并且所有的控制結(jié)果可以立即的仿真出來，要更改設(shè)計時，只要對器件的E2CMOS(r) 配置內(nèi)存重新編程就可以了。    關(guān)鍵詞：電源控制；場效應(yīng)功率管；可編程邏輯器件；內(nèi)部振蕩器前言目前控制電源時序和監(jiān)測方案大都是：電阻或電容等分離器件搭起來實(shí)現(xiàn)控制的，如A,B兩種電壓,要求A先上電,然后B上電。則使用A處理好的電壓作為B的電荷泵的激勵源，這樣的兩路還較

2、容易實(shí)現(xiàn)控制，但精確性已經(jīng)不足；兩路以上的話PCB畫起來就不十分簡潔了，若再精確的延時控制就需要加上電容實(shí)現(xiàn)；更加精確的延時控制還需要通過CPLD計時來實(shí)現(xiàn)，但這都建立在主控電壓正常穩(wěn)定的基礎(chǔ)下。偌主控電壓稍不正常，種種電壓引起的問題依然會出現(xiàn)。Powepac是業(yè)界第一片混合信號可編程邏輯器件（PLD），它內(nèi)含在系統(tǒng)可編程的模擬和邏輯組塊，能提供經(jīng)過優(yōu)化的電源管理功能，這一功能對如今的多電源電子系統(tǒng)是至關(guān)重要的。而且芯片自身對電壓供給要求非常低，2.25V至5V該芯片都可以穩(wěn)定正常的工作，從而保證了整個板子對供電穩(wěn)定性的高冗余度。該器件集成了可編程邏輯、電壓比較器、參考電壓及高電壓的場效應(yīng)管驅(qū)

3、動器，支持單芯片可編程供電定序與監(jiān)控，為總值達(dá)到 120 億美元的電源半導(dǎo)體市場奉獻(xiàn)了獨(dú)特的可編程控制方案。POWERPAC是目前業(yè)績比較新、由Lattice公司推出的電源時序控制和電壓保護(hù)監(jiān)測等功能集于一身的芯片。2 POWERPAC的構(gòu)成POWERPAC是由模擬輸入、數(shù)字輸入、時序控制的 PLD、時鐘和定時器、模擬比較器輸出、控制高壓輸出、邏輯輸出共七部分組成（圖一）?？刂聘邏狠敵龊瓦壿嬢敵鲇糜诳刂崎_啟MOS開關(guān)和DC/DC模塊等，特別說明的是：控制高壓輸出可以配置成高壓輸出，利用內(nèi)部的電荷泵，產(chǎn)生高達(dá)12V的電壓，用于控制作為開關(guān)的小導(dǎo)通電阻NMOS；開啟MOS開關(guān)過程長短可以編程，工程

4、師可以根據(jù)使用現(xiàn)場靈活控制，開關(guān)減少開啟時對電源系統(tǒng)的沖擊，以保證電源系統(tǒng)的穩(wěn)定。另外高壓輸出端也可以配置為和邏輯輸出一樣的OC門輸出，用于邏輯控制。圖2    比較器輸出和數(shù)字輸入可和板上的相關(guān)外圍電路結(jié)合起來，完成用戶設(shè)計的一些特定功能。時序控制PLD是POWERPAC的主控部分，利用各種輸入的檢測，根據(jù)用戶的控制程序，利用高壓輸出和邏輯輸出來控制時序和實(shí)現(xiàn)保護(hù)，圖2示出一款POWERPAC1208的詳細(xì)結(jié)構(gòu)框圖。Lattice公司免費(fèi)提供基于PC機(jī)的設(shè)計工具 PAC-Designer，具有功能強(qiáng)大、簡單易用的特點(diǎn)，幫助您設(shè)計、綜合仿真和燒寫電路板上的電源管理

5、電路。當(dāng)你仿真完成后，通過POWERPAC的JTAG口下載到器件中的E2COMS中，實(shí)現(xiàn)了 JTAG 在系統(tǒng)可編程能力 ，靈活、有效地跟蹤電源。3 POWERPAC在單板上的應(yīng)用本板上需要控制電源的主要芯片為：網(wǎng)絡(luò)處理器（NPU）、QDR、DDR。各芯片要求上電順序如下；具體見圖3單板電源時序和監(jiān)控管理框圖。圖3    時序中的時間間隔設(shè)計見后面介紹的程序，可以用POWERPAC提供的四個定時器來定時，也可以用檢測某一電壓開通之后作為條件，再開通另一電壓的方法實(shí)現(xiàn)。4 POWERPAC的編程及配置POWERPAC的編程和配置，利用Lattice公司免費(fèi)提供基于PC

6、機(jī)的設(shè)計工具 PAC-Designer,簡單易用。先可以寫出需要控制的偽代碼，然后利用PAC-Designer設(shè)計出代碼。仿真無錯后，下載于器件中。我們利POWERPAC1208控制時序的偽代碼如圖4。    其中等待時間如圖5 ，t1,t2,t3,t4,t5,t6 為Powerpac1208內(nèi)部的250 kHz 的內(nèi)部振蕩器在芯片產(chǎn)生時鐘, 產(chǎn)生四個可編程的定時器:Timer1-16.38ms ; Timer2-2.048ms ; Timer3-2.048ms ; Timer1-262.1ms 來實(shí)現(xiàn)的.如果有些設(shè)計需要的定時器時間超過了512ms，那么就可以雙

7、擊圖5中的開關(guān)，把開關(guān)配置在外部的時鐘上，靈活實(shí)現(xiàn)各種時延要求。圖5利用POWERPAC的開發(fā)工具PAC-Designer可以將偽代碼設(shè)計成工程正式代碼，編譯仿真后可寫于器件中。本板開發(fā)代碼的界面如下圖6。圖6    通過圖6,我們可以看到整個控制實(shí)現(xiàn)的配置過程:Step0 :Begin Startup Sequence 是每個設(shè)計都需要的一句開始語,告訴我們的軟件設(shè)計開始了,是ispPAC-POWER1208復(fù)位指示.Step3：一個條件>滿足Step2的條件以后，等待一個16.38ms的時間（16.38ms是用的計時器Timer2）。Step4： 執(zhí)行一

8、個結(jié)果了，在滿足Step3以后，把Brick1V3_En的信號拉高，實(shí)現(xiàn)了輸出1.3V的允許，就把單板的1.3V的電壓打開了。Step5：一個條件>等輸入1.3V為高電平以后。Step6：一個條件>滿足Step5的條件以后，等待一個2.048ms的時間（2.048ms是用的計時器Timer1）。Step7：執(zhí)行一個結(jié)果了，在滿足Step6以后，把FET_Drive_3.3V的信號拉高，實(shí)現(xiàn)了輸出打開3.3VFET的允許，就把單板的3.3VFET MOS管開始打開了。至于打開FET的導(dǎo)通斜率，在圖7 中有闡述。以后Step8，Step9，Step10，Step11意思相同，這里就不一一解釋了。圖7在圖7中，可以通過調(diào)節(jié)Charge Pump Output 的Voltage 和Source 值來，控制FET導(dǎo)通時的斜率。從圖中我們可以看到，如果這四個控制輸出不用作FET的導(dǎo)通，可以把它們配置成Open Drain Logic Output ，即可用作為一般的控制LDO,DC/DC的控制導(dǎo)通信號。5 使用POWERPAC電源控制結(jié)論現(xiàn)在采用在線可編程數(shù)字邏輯和在線可編程模擬電路實(shí)現(xiàn)電源時序控制和電壓監(jiān)測和保護(hù)功能。無需使用較多的比較器