計(jì)算機(jī)組成原理復(fù)習(xí)題答案(1)

1、WORD格式計(jì)算機(jī)組成原理坑爹復(fù)習(xí)題僅供參考一、選擇題說明，這里的答案選項(xiàng)是上課教師那套復(fù)習(xí)題的答案，后面的是選項(xiàng)內(nèi)容，括號(hào)內(nèi)容是考點(diǎn)專業(yè)資料整理WORD格式1、指令周期是指_C_。A CPU從主存取出一條指令的時(shí)間B CPU執(zhí)行一條指令的時(shí)間；C CPU從主存取出一條指令加上；CPU執(zhí)行這條指令的時(shí)專業(yè)資料整理WORD格式間 ；專業(yè)資料整理WORD格式D 時(shí)鐘周期時(shí)間 ；2、DSS型3、某DRAM芯片，其存儲(chǔ)容量為512K× 8 位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_D_。A8，512B512，8C18，8D19，84、某SRAM芯片，存儲(chǔ)容量為64K× 16 位，該芯片的地

2、址線和數(shù)據(jù)線數(shù)目為_D_。A64，16B 16，64C64，8D 16， 16 。專業(yè)資料整理WORD格式5、描述PCI總線中根本概念不正確的句子是_C_。專業(yè)資料整理WORD格式AHOST總線不僅連接主存，還可以連接多個(gè)CPU專業(yè)資料整理WORD格式BPCI總線體系中有三種橋，它們都是PCI設(shè)備專業(yè)資料整理WORD格式C 以橋連接實(shí)現(xiàn)的 PCI總線構(gòu)造不允許許多條總線并行工作D橋的作用可使所有的存取都按CPU 的需要出現(xiàn)在總線上(5)描述 PCI 總線中根本概念正確的句子是_C_。A. PCI 總線是一個(gè)與處理器無關(guān)的高速外圍總線B. PCI總線的根本傳輸機(jī)制是猝發(fā)式傳送C. PCI 設(shè)備一

3、定是主設(shè)備D. 系統(tǒng)中只允許有一條 PCI總線6、B-45補(bǔ)碼7、B存儲(chǔ)一個(gè)機(jī)器字的所有存儲(chǔ)元集合8、以下表達(dá)中正確描述的句子是：_A_。A 同一個(gè) CPU 周期中，可以并行執(zhí)行的微操作叫相容性微操作B 同一個(gè) CPU 周期中，不可以并行執(zhí)行的微操作叫相容性微操作C 同一個(gè) CPU 周期中，可以并行執(zhí)行的微操作叫相斥性微操作D 同一個(gè) CPU 周期中，不可以并行執(zhí)行的微操作叫相斥性微操作9、存放器間接尋址方式中，操作數(shù)處在_B_。專業(yè)資料整理WORD格式A. 通用存放器B. 主存單元C. 程序計(jì)數(shù)器D.堆棧10、如果浮點(diǎn)數(shù)尾數(shù)用補(bǔ)碼表示，那么判斷以下哪一項(xiàng)的運(yùn)算結(jié)果是規(guī)格化數(shù)_C_。A1.11

4、000B 0.01110C 1.00010D0.0101011、CRT的分辨率為1024× 1024 像素，像素的顏色數(shù)為256，那么刷新存儲(chǔ)器的容量為_B_。A512KBB1MBC256KBD2MB12、計(jì)算機(jī)的外圍設(shè)備是指_D_。A 輸入 / 輸出設(shè)備B 外存儲(chǔ)器C 遠(yuǎn)程通信設(shè)備D 除了 CPU 和內(nèi)存以外的其它設(shè)備13、Dcache、主存貯器和外存貯器14、以下數(shù)中最大的數(shù)是_A_。A. 100110012B. 2278C. 9816D. 15210專業(yè)資料整理WORD格式15、為確定下一條微指令的地址，通常采用斷定方式，其專業(yè)資料整理WORD格式根本思想是 _C_。A. 用程

5、序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址B. 用微程序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址C. 通過微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址D. 通過指令中指定一個(gè)專門字段來控制產(chǎn)生后繼微指令地址16、某計(jì)算機(jī)字長32 位，其存儲(chǔ)容量為4MB，假設(shè)按半字編址，它的尋址X圍是_B_。A4MBB2MBC2MD1M17、A解決 cache 和 cpu 匹配速度18、5000 波特率19、主存單元20、B獨(dú)立請(qǐng)求方式A.菊花鏈方式C.電路故障一共三個(gè)空的選項(xiàng)21、設(shè)變址存放器為X，形式地址為D， X表示存放器X 的內(nèi)容，這種尋址方式的有效地址為_A_。A.EA=(X)+DB.EA

6、=(X)+(D)C.EA=(X)+D)D. EA=(X)+(D)專業(yè)資料整理WORD格式22、中斷向量地址是：_B_。A 子程序入口地址B 中斷效勞例行程序入口地址C 中斷效勞例行程序入口地址的指示器D 中斷返回地址23、在虛擬存貯器中，當(dāng)程序正在執(zhí)行時(shí)，由_D_完成地址映射。A 程序員B 編譯器C裝入程序D 操作系統(tǒng)24、ARISC主要目標(biāo)減少操作數(shù)25、_D_表示法主要用于表示浮點(diǎn)數(shù)中的階碼。A.原碼B.補(bǔ)碼C.反碼D.移碼二、填空題字母表示空格，例如A 是第一個(gè)空格1、 計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器分為A 內(nèi)存和 B 外存在 CPU執(zhí)行程序時(shí)必須將指令存放在C內(nèi)存2、 總線仲裁部件通過采用A 集

7、中式策略或B 分布式策略，選擇其中一個(gè)總設(shè)備作為總線的下一次主方，接收C 總線3、 * 執(zhí)行的標(biāo)準(zhǔn)總線追求與A 構(gòu)造B CPUB 指第二個(gè)空格C技術(shù)無關(guān)的開發(fā)標(biāo)準(zhǔn)。專業(yè)資料整理WORD格式4、 Cache是一種 A 高速緩沖存儲(chǔ)器，是為了解決 CPU和主存之間 B 速度 不匹配而采用的一項(xiàng)重要硬件技術(shù)，C 指令 cache與數(shù)據(jù) cache 分設(shè)體系。5、 計(jì)算機(jī)系統(tǒng)中，以下部件都能存儲(chǔ)信息主存CPUcache磁帶磁盤，按照CPU存取速度排列，由快到慢依次為 A CPUcache主存磁盤磁帶，內(nèi)存包括 B屬于外存的是C6、 一般來講，取指令周期中從內(nèi)存讀取的信息流是A 指令流，一定送往 B 指

8、令 存放器，在執(zhí)行周期中，從內(nèi)存讀出的信息流逝C數(shù)據(jù)流7、 一個(gè)較完善的指令系統(tǒng)應(yīng)包括A 數(shù)據(jù) 類指令， B 算術(shù)類指令， C 邏輯類指令，程序控制類指令，I/O 類指令，字符串類指令，系統(tǒng)控制類指令。8、 PCI是一個(gè)與處理器無關(guān)的A 高速外圍總線它采用 B 同步時(shí)序協(xié)議，和 C集中 式仲裁策略。9、 根據(jù)操作數(shù)所在位置， 操作數(shù)在存放器中， 為 A 存放器尋 址方式，操作數(shù)地址在存放器，為 B 間接 尋址方式，操作數(shù)在指令中 ，為 C 立即 尋址方式。10、 計(jì)算機(jī)硬件包括A 存儲(chǔ)器，B 控制器 ， C 運(yùn)算器，適配器，輸入 / 輸出設(shè)備。11、 存儲(chǔ)器的技術(shù)指標(biāo)是A 容量 ， B 存取時(shí)

9、間 ， C 存取周期 和存儲(chǔ)器帶寬。專業(yè)資料整理WORD格式12、 用 16K X 8位 EPROM芯片組成 128K X 32位的只讀存儲(chǔ)器，那么數(shù)據(jù)存放器 A32 位，地址存放器 B17 位，共有 EPROM 芯片 C32 個(gè)。三、簡答題1、 指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何從時(shí)間和空間上區(qū)分它們是指令還是數(shù)據(jù)。2、 什么是指令周期？什么是機(jī)器周期？什么是時(shí)鐘周期？三者之間的關(guān)系如何？答：指令周期：取出一條指令并且執(zhí)行這條指令的時(shí)間；機(jī)器周期：又稱 cpu 周期， cpu 一次訪問內(nèi)存的時(shí)間，通常用內(nèi)存中讀取一個(gè)指令字的最短時(shí)間來規(guī)定 CPU周期時(shí)鐘周期：處理操作的最根本單位。(CPU

10、的主頻 )指令周期、機(jī)器周期和時(shí)鐘周期之間的關(guān)系：指令周期通常用假設(shè)干個(gè)機(jī)器周期表示，而機(jī)器周期時(shí)間又包含有假設(shè)干個(gè)時(shí)鐘周期。3、 PCI總線中，三種橋的名稱是什么？橋的功能是什么？專業(yè)資料整理WORD格式4、 在存放器 -存放器型，存放器 -存儲(chǔ)器型，和存儲(chǔ)器-存儲(chǔ)器專業(yè)資料整理WORD格式型，三類指令中，哪類指令的執(zhí)行時(shí)間最長？哪類指令的執(zhí)行時(shí)間最短？依據(jù)是什么？答：存儲(chǔ)器 -存儲(chǔ)器型時(shí)間最長，存放器-存放器型時(shí)間最短，因?yàn)榍罢咭獌纱卧L問內(nèi)存，而后者不用訪問內(nèi)存！5、 簡述 cache 的根本原理。Cache的根本原理1. CPU與 Cache之間的數(shù)據(jù)交換是以字為單位而 Cache與主存

11、之間的數(shù)據(jù)交換是以塊為單位。一個(gè)塊由通常假設(shè)干定長的字組成。2.因此 Cache的根本原理是當(dāng) CPU要讀取主存中一個(gè)字時(shí)總是將存放該字的內(nèi)存地址同時(shí)發(fā)給Cache和主存。此時(shí)Cache控制邏輯立即依據(jù)地址判斷該字當(dāng)前是否已在Cache中假設(shè)是將此字立即傳送給CPUCPU無需再訪問主存讓主存訪問失效假設(shè)非 那么用主存讀周期把此字從主存讀出送到 CPU與此同時(shí)把含有這個(gè)字的數(shù)據(jù)塊從主存讀出并裝入到 Cache中 Cache中較舊的內(nèi)容塊替換掉。 這種替換控制由始終管理 Cache使用情況的硬件邏輯電路來實(shí)現(xiàn)最常用的替換算法為 LRU 最近最少使用策略 。6、 通常，計(jì)算機(jī)中的根本邏輯運(yùn)算是哪4

12、種？假設(shè)某控制字有8 位D7-D0，現(xiàn)要使 D6D4D2D0保持不變，其余各位清0，問如何實(shí)現(xiàn)？答：與、或、非、異或，和01010101 相與7、 某 8 位機(jī)的主存采用半導(dǎo)體存儲(chǔ)器，地址碼為18 位，采用 4K X 4位的 SRAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條形式，問：a,每個(gè)模塊條為 32K X 8位，共需幾個(gè)模塊條？（ 218 *8/32k*8=8個(gè)專業(yè)資料整理WORD格式b,每個(gè)模塊條內(nèi)有多少片RAM 芯片？（ 215/ 212*8位/4位=16即32K X 8/4K X 4=16片c,主存共需多少 RAM 芯片？4*16=64片8、 什么是刷新？刷新操作有哪兩種方式

13、，各有什么特點(diǎn)？刷新：對(duì) DRAM 定期進(jìn)展的全部重寫過程；集中式刷新、分布式刷新集中式刷新： DRAM 的所有行在每一個(gè)刷新周期中都被刷新分布式刷新：每一行的刷新插入到正常的讀、寫周期之中9、 求十進(jìn)制 -113 的原碼表示，反碼表示，補(bǔ)碼表示用8 位二進(jìn)制表示，并設(shè)最高位為符號(hào)位，真值為7 位原碼： 11110001反碼： 10001110補(bǔ)碼： 10001111四、分析與設(shè)計(jì)1、 執(zhí)行一段程序時(shí)， cache 完成存取的次數(shù)為3800 次，主存完成存取次數(shù)為 200 次， cache 存取周期為 50ns，主存為 250ns，求主存系統(tǒng)的效率和平均訪問時(shí)間。N C3800h=0.95專業(yè)

14、資料整理WORD格式N CN m3800200專業(yè)資料整理WORD格式t m250nsr5t c50nse11(1 r )h 5 (183.3%r5) * 0.95tC50ns / 0.83360nstae平均訪問時(shí)間 60ns效率 83.3%指令格式如下所示， OP為操作碼字段，試分析指令格式特點(diǎn)。3126 2522 2118 1716 150OP源存放器 變址存放器偏移量1、雙字長二地址指令2、操作字段 op 為 6 位，可以指定64 鐘操作指令3、一個(gè)操作數(shù)在源存放器共 4 個(gè)，另一個(gè)操作數(shù)在存儲(chǔ)器中由變址存放器和位移量決定 ，所以是 RS型指令2、 某計(jì)算機(jī)字長 32 位，有 16 個(gè)

15、通用存放器， 主存容量為 1M 字，采用單字長二地址指令，共有 64 條指令，試采用四種指令方式存放器，直接，變址，相對(duì)設(shè)計(jì)指令格式。專業(yè)資料整理WORD格式3、 用 32K X 16 位 EEPROM芯片組成 128K X 16 位的只讀存儲(chǔ)專業(yè)資料整理WORD格式器。問：1、數(shù)據(jù)存放器和地址存放器各多少位？共需多少個(gè)EEPROM芯片？數(shù)據(jù)存放器 16 位，地址存放器17 位共需要 4個(gè)2、畫出此存儲(chǔ)器組成框圖。專業(yè)資料整理WORD格式4、 參見課本 P140的數(shù)據(jù)通路，畫出指令“STA，R1R2的指令周期流程圖，其含義是將存放器R1的內(nèi)容傳送至R2地址的單元中，標(biāo)出各微操作信號(hào)序列。專業(yè)資

16、料整理WORD格式5、 存儲(chǔ)器容量為 128M，字長為 64 位，模塊數(shù) m=8，分別用順序方式和穿插方式進(jìn)展組織。存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為 64 位，總線周期為t=50ns，問順序存儲(chǔ)器和穿插存儲(chǔ)器的帶寬各是多少？順序存儲(chǔ)器和穿插存儲(chǔ)器連續(xù)讀出m=8 個(gè)字的信息總量是：64*8=512 位順序存儲(chǔ)器和穿插存儲(chǔ)器連續(xù)讀出m=8 個(gè)字的時(shí)間分別是：t1=mT=8*200ns=1600nsT2=T+(m-1)t=200ns+7*50ns=550ns所以帶寬分別為；W1=q/t1=512/(1600x 109 )=32X107 (位/ 秒)W2=q/t2=512/(550X109 )=

17、93.1x107 (位/ 秒)專業(yè)資料整理WORD格式6、 將十進(jìn)制數(shù) -15/64 表示成 IEEE754標(biāo)準(zhǔn)的 32 位浮點(diǎn)規(guī)格化數(shù)。-15/64=-0.001111=-1.111X23E=-3+127=124=01111100 S=1M=1111 0000 0000 0000 0000 0000最后表示為： 1 01111100 1111000000000000000000007、 刷新存儲(chǔ)器的重要性能指標(biāo)是它的帶寬，實(shí)際工作時(shí)，顯示適配器的幾個(gè)功能部件要采用刷新存儲(chǔ)器的帶寬。假定總帶寬 60%用于刷新屏幕，保存 40%帶寬用于其他非刷新功能，假設(shè)顯示方式采用分辨率為1024 X 1024，顏色深度為 3B，刷新速率為 72HZ，計(jì)算刷新存儲(chǔ)器總帶寬是多少？刷新所需帶寬 =分辨率 x 每個(gè)像素點(diǎn)顏色深度x 刷新速率1024x1024x3x72=226MB/S刷存總帶寬 =226MB/Sx100/60=453MB/S8、 指令流水線有取指IF、譯碼ID、執(zhí)行EX和寫回WB四個(gè)過程段，共有20 條指令連