數(shù)字電子技術(shù)檢測(cè)題及答案

1、第1單元 能力訓(xùn)練檢測(cè)題 一、填空題1、由二值變量所構(gòu)成的因果關(guān)系稱為 邏輯 關(guān)系。能夠反映和處理 邏輯 關(guān)系的數(shù)學(xué)工具稱為邏輯代數(shù)。2、在正邏輯的約定下，“1”表示 高 電平，“0”表示 低 電平。3、數(shù)字電路中，輸入信號(hào)和輸出信號(hào)之間的關(guān)系是 邏輯 關(guān)系，所以數(shù)字電路也稱為 邏輯 電路。在 邏輯 關(guān)系中，最基本的關(guān)系是 與邏輯 、 或邏輯 和 非邏輯 。4、用來表示各種計(jì)數(shù)制數(shù)碼個(gè)數(shù)的數(shù)稱為 基數(shù) ，同一數(shù)碼在不同數(shù)位所代表的 權(quán) 不同。十進(jìn)制計(jì)數(shù)各位的 基數(shù) 是10， 位權(quán) 是10的冪。5、 8421 BCD碼和 2421 碼是有權(quán)碼； 余3 碼和 格雷 碼是無權(quán)碼。6、 進(jìn)位計(jì)數(shù)制 是

2、表示數(shù)值大小的各種方法的統(tǒng)稱。一般都是按照進(jìn)位方式來實(shí)現(xiàn)計(jì)數(shù)的，簡(jiǎn)稱為 數(shù) 制。任意進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)時(shí)，均采用 按位權(quán)展開求和 的方法。7、十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制時(shí)采用 除2取余 法；十進(jìn)制小數(shù)轉(zhuǎn)換成二進(jìn)制時(shí)采用 乘2取整 法。8、十進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制和十六進(jìn)制時(shí)，應(yīng)先轉(zhuǎn)換成 二進(jìn) 制，然后再根據(jù)轉(zhuǎn)換的 二進(jìn) 數(shù)，按照 三個(gè)數(shù)碼 一組轉(zhuǎn)換成八進(jìn)制；按 四個(gè)數(shù)碼 一組轉(zhuǎn)換成十六進(jìn)制。9、邏輯代數(shù)的基本定律有 交換 律、 結(jié)合 律、 分配 律、 反演 律和 還原 律。10、最簡(jiǎn)與或表達(dá)式是指在表達(dá)式中 與項(xiàng)中的變量 最少，且 或項(xiàng) 也最少。13、卡諾圖是將代表 最小項(xiàng) 的小方格按 相鄰 原則排

3、列而構(gòu)成的方塊圖?？ㄖZ圖的畫圖規(guī)則：任意兩個(gè)幾何位置相鄰的 最小項(xiàng) 之間，只允許 一位變量 的取值不同。14、在化簡(jiǎn)的過程中，約束項(xiàng)可以根據(jù)需要看作 1 或 0 。二、判斷正誤題1、奇偶校驗(yàn)碼是最基本的檢錯(cuò)碼，用來使用PCM方法傳送訊號(hào)時(shí)避免出錯(cuò)。（ 對(duì) ）2、異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。 （ 對(duì) ）3、8421BCD碼、2421BCD碼和余3碼都屬于有權(quán)碼。 （ 錯(cuò) ）4、二進(jìn)制計(jì)數(shù)中各位的基是2，不同數(shù)位的權(quán)是2的冪。 （ 對(duì) ）3、每個(gè)最小項(xiàng)都是各變量相“與”構(gòu)成的，即n個(gè)變量的最小項(xiàng)含有n個(gè)因子。（ 對(duì) ）4、因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。 （ 錯(cuò)

4、 ）5、邏輯函數(shù)F=A+B+C+B已是最簡(jiǎn)與或表達(dá)式。 （ 錯(cuò) ）6、利用約束項(xiàng)化簡(jiǎn)時(shí)，將全部約束項(xiàng)都畫入卡諾圖，可得到函數(shù)的最簡(jiǎn)形式。（ 錯(cuò) ）7、卡諾圖中為1的方格均表示邏輯函數(shù)的一個(gè)最小項(xiàng)。 （ 對(duì) ）8、在邏輯運(yùn)算中，“與”邏輯的符號(hào)級(jí)別最高。 （ 對(duì) ）9、標(biāo)準(zhǔn)與或式和最簡(jiǎn)與或式的概念相同。 （ 對(duì) ）10、二極管和三極管在數(shù)字電路中可工作在截止區(qū)、飽和區(qū)和放大區(qū)。 （ 錯(cuò) ）三、選擇題1、邏輯函數(shù)中的邏輯“與”和它對(duì)應(yīng)的邏輯代數(shù)運(yùn)算關(guān)系為（ B ）。A、邏輯加 B、邏輯乘 C、邏輯非2、十進(jìn)制數(shù)100對(duì)應(yīng)的二進(jìn)制數(shù)為（ C ）。A、1011110 B、1100010 C、11001

5、00 D、110001003、和邏輯式表示不同邏輯關(guān)系的邏輯式是（ B ）。A、 B、 C、 D、4、數(shù)字電路中機(jī)器識(shí)別和常用的數(shù)制是（ A ）。A、二進(jìn)制 B、八進(jìn)制 C、十進(jìn)制 D、十六進(jìn)制5、以下表達(dá)式中符合邏輯運(yùn)算法則的是（ D ）。 A、C·C=C2 B、1+1=10 C、0<1 D、A+1=16、A+BC=（ C ）。A、A+B B、A+C C、（A+B）（A+C） D、B+C7、在（ D ）輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。 A、全部輸入是0 B、任一輸入是0 C、僅一輸入是0 D、全部輸入是1四、簡(jiǎn)述題1、邏輯代數(shù)與普通代數(shù)有何異同？答：邏輯代數(shù)中僅含有0

6、和1兩個(gè)數(shù)碼，普通代數(shù)含有的數(shù)碼是09個(gè)，邏輯代數(shù)是邏輯運(yùn)算，普通代數(shù)是加、減、乘、除運(yùn)算。2、什么是最小項(xiàng)？最小項(xiàng)具有什么性質(zhì)？答：一個(gè)具有n個(gè)邏輯變量的與或表達(dá)式中，若每個(gè)變量以原變量或反變量形式僅出現(xiàn)一次，就可組成2n個(gè)“與”項(xiàng)，我們把這些“與”項(xiàng)稱為n個(gè)變量的最小項(xiàng)，分別記為mn。最小項(xiàng)具備下列性質(zhì)：對(duì)于任意一個(gè)最小項(xiàng)，只有一組變量取值使它的值為1,而變量取其余各組值時(shí)，該最小項(xiàng)均為0。任意兩個(gè)不同的最小項(xiàng)之積恒為0。變量全部最小項(xiàng)這和恒等于1。3、試述卡諾圖化簡(jiǎn)邏輯函數(shù)的原則和步驟。答：利用卡諾圖化簡(jiǎn)邏輯函數(shù)式的步驟：根據(jù)變量的數(shù)目，畫出相應(yīng)方格數(shù)的卡諾圖；根據(jù)邏輯函數(shù)式，把所有為“

7、1”的項(xiàng)畫入卡諾圖中；用卡諾圈把相鄰最小項(xiàng)進(jìn)行合并，合并時(shí)就遵照卡諾圈最大化原則；根據(jù)所圈的卡諾圈，消除圈內(nèi)全部互非的變量，每一個(gè)圈作為一個(gè)“與”項(xiàng)，將各“與”項(xiàng)相或，即為化簡(jiǎn)后的最簡(jiǎn)與或表達(dá)式。 五、計(jì)算題1、用代數(shù)法化簡(jiǎn)下列邏輯函數(shù)解：解：解： 解：2、用卡諾圖化簡(jiǎn)下列邏輯函數(shù)F（A, B, C, D）= m（3, 4, 5, 7, 9, 13, 14, 15）在圖中，m5, m7, m13, m15雖然可畫成一個(gè)圈，但它的每一個(gè)最小項(xiàng)均被別的卡諾圈圈過，因此是多余圈。F (A,B,C,D) = m(1,3,5,7,9,11,13)圈零法:本題0的數(shù)量遠(yuǎn)少于1的數(shù)量，使用圈零法較簡(jiǎn)便。3、

8、完成下列數(shù)制之間的轉(zhuǎn)換（365）10（ 101101101 ）2（555 ）8（16D ）16 （11101.1）2（29.5）10（ 35.4）8（1D.8）16 （57.625）10（111001.101)2=（71.5 ）8（ 39.A ）164、完成下列數(shù)制與碼制之間的轉(zhuǎn)換（6分）（47）10（ 01000111 ）8421碼 （25.25）10（ 00100101.00120101 ）8421BCD （31.2）8第2單元 能力訓(xùn)練檢測(cè)題 一、填空題： 1、基本邏輯關(guān)系的電路稱為 邏輯門 ，其中最基本的有 與門 、 或門 和 非 門。常用的復(fù)合邏輯門有 與非 門、 或非 門、 與或非

9、 門、 異或 門和 同或 門。2、CMOS集成電路是由 增強(qiáng) 型 PMOS 管和 增強(qiáng) 型 NMOS 管組成的互補(bǔ)對(duì)稱MOS門電路，其中CC4000系列和 高速 系列是它的主要子系列。3、功能為“有0出1、全1出0”的門電路是 與非 門；具有“ 有1出1，全0出0 ”功能的門電路是或門；實(shí)際中集成 與非 門應(yīng)用的最為普遍。4、普通的TTL與非門輸出只有 高電平“1” 和 低電平“0” 兩種狀態(tài)；TTL三態(tài)與非門除了具有 1 態(tài)和 0 態(tài)，還有第三種狀態(tài) 高阻 態(tài)，三態(tài)門可以實(shí)現(xiàn) 總線 結(jié)構(gòu)。5、集成電極開路的TTL與非門又稱為 OC 門，其輸出可以 “線與 。6、TTL集成電路和CMOS集成電

10、路相比較， TTL 集成門的帶負(fù)載能力較強(qiáng)， CMOS 集成門的抗干擾能力較強(qiáng)。7、當(dāng)外界干擾較小時(shí)，TTL 與非 門閑置的輸入端可以 懸空 處理；TTL 或非 門不使用的閑置輸入端應(yīng)與 地 相接；CMOS門輸入端口為“與”邏輯關(guān)系時(shí)，閑置的輸入端應(yīng)接 高 電平，具有“或”邏輯端口的CMOS門多余的輸入端應(yīng)接 低 電平；即CMOS門的閑置輸入端不允許 懸空 。二、判斷正誤題1、所有的集成邏輯門，其輸入端子均為兩個(gè)或兩個(gè)以上。 （ 錯(cuò) ）2、根據(jù)邏輯功能可知，異或門的反是同或門。 （ 對(duì) ）3、具有圖騰結(jié)構(gòu)的 TTL 與非門可以實(shí)現(xiàn)“線與”邏輯功能。 （ 錯(cuò) ）4、邏輯門電路是數(shù)字邏輯電路中的最

11、基本單元。 （ 對(duì) ）5、TTL和CMOS兩種集成電路與非門，其閑置輸入端都可以懸空處理。 （ 錯(cuò) ）6、74LS 系列產(chǎn)品是TTL集成電路的主流，應(yīng)用最為廣泛。 （ 對(duì) ）7、74LS系列集成芯片屬于TTL型，CC4000系列集成芯片屬于CMOS型。 （ 對(duì) ）8、OC門可以不僅能夠?qū)崿F(xiàn)“總線”結(jié)構(gòu)，還可構(gòu)成與或非邏輯。 （ 對(duì) ）9、CMOS電路的帶負(fù)載能力和抗干擾能力均比TTL電路強(qiáng)。 （ 錯(cuò) ）三、選擇題1、具有“有1出0、全0出1”功能的邏輯門是（ B ）。A、與非門 B、或非門 C、異或門 D、同或門2、CMOS電路的電源電壓范圍較大，約在（ B ）。A、5V5V B、318V C

12、、515V D、5V3、若將一個(gè)TTL異或門當(dāng)做反相器使用，則異或門的A和B輸入端應(yīng)：（ A ）。A、B輸入端接高電平，A輸入端做為反相器輸入端B、B輸入端接低電平，A輸入端做為反相器輸入端C、A、B兩個(gè)輸入端并聯(lián)，做為反相器的輸入端D、不能實(shí)現(xiàn)4、（ C ）的輸出端可以直接并接在一起，實(shí)現(xiàn)“線與”邏輯功能。A、TTL與非門 B、三態(tài)門 C、OC門 D、異或門5、（ A ）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。A、三態(tài)門 B、TTL與非門 D、異或門 C、OC門 6、一個(gè)兩輸入端的門電路，當(dāng)輸入為1 0時(shí)，輸出不是1的門電路為（ C ）。A、與非門 B、或門 C、或非

13、門 D、異或門7、一個(gè)四輸入的與非門，使其輸出為0的輸入變量取值組合有（ B ）。A、15種 B、1種 C、3種 D、7種四、簡(jiǎn)述題1、數(shù)字電路中，正邏輯和負(fù)邏輯是如何規(guī)定的？答：數(shù)字電路中只有高、低電平兩種取值。用邏輯“1”表示高電平，用邏輯“0”表示低電平的方法稱為正邏輯；如果用邏輯“0”表示高電平，用邏輯“1”表示低電平，則稱為負(fù)邏輯。2、你能說出常用復(fù)合門電路的種類嗎？它們的功能如何？答：常用的復(fù)合門有與非門、或非門、與或非門、異或門和同或門。其中與非門的功能是“有0出1，全1出0”；或非門的功能是“有1出0，全0出1”；與或非門的功能是“只要1個(gè)與門輸出為1，輸出為0，兩個(gè)與門全部輸

14、出為0時(shí)，輸出為1”；異或門的功能是“相異出1，相同出0”；同或門的功能是“相同出1，相異出0”。3、TTL與非門閑置的輸入端能否懸空處理？CMOS與非門呢？答：TTL與非門閑置的輸入端一般也不要懸空處理，但當(dāng)外界干擾較小時(shí)，就可以把閑置的輸入端懸空處理；而CMOS與非門閑置的輸入端是不允許懸空處理的。4、試述TTL與非門和OC門、三態(tài)門的主要區(qū)別是什么？答： TTL與非門采用的推挽輸出，通常不允許將幾個(gè)同類門的輸出端并聯(lián)起來使用，正常情況下，TTL與非門輸出對(duì)輸入可實(shí)現(xiàn)與非邏輯；集電極開路的TTL與非門又稱為OC門，多個(gè)OC門的輸出端可并聯(lián)起來使用，實(shí)現(xiàn)“線與”邏輯功能，還可用作與或非邏輯運(yùn)

15、算等；三態(tài)門和TTL與非門相比，結(jié)構(gòu)上多出了一個(gè)使能端，讓使能端處有效狀態(tài)時(shí)，三態(tài)門與TTL與非門功能相同，若使能端處無效態(tài)，則三態(tài)門輸出呈高阻態(tài)，這時(shí)無論輸入如何，輸出均為高阻態(tài)。5、若把與非門、或非門、異或門當(dāng)做非門使用時(shí)，它們的輸入端應(yīng)如何連接？答：若把與非門做非門使用，只需將與非門的輸入端并聯(lián)起來即可；若把或非門當(dāng)做非門使用，只需把其它輸入端接地，讓剩余的一個(gè)輸入端作非門輸入即可；若把異或門當(dāng)做非門使用，只需把其它輸入端接高電平，讓剩余的一個(gè)輸入端作非門輸入即可。6、提高CMOS門電路的電源電壓可提高電路的抗干擾能力，TTL門電路能否這樣做？為什么？答：TTL門電路是不能采取提高電源電

16、壓的方式來提高電路抗干擾能力的。因?yàn)?，TTL集成電路的電源電壓是特定的，其變化范圍很窄，通常在4.55.5V。五、分析題1、已知輸入信號(hào)A、B的波形和輸出Y1、Y2、Y3、Y4的波形如圖2.5.1所示，試判斷各為哪種邏輯門，并畫出相應(yīng)邏輯門圖符號(hào),寫出相應(yīng)邏輯表達(dá)式。ABY1Y3Y2圖2.46 2.5.1檢測(cè)題波形圖Y4tttttt解：觀察圖示波形，判斷出Y1是與門；Y2是異或門；Y3是與非門；Y4是同或門。它們相應(yīng)的圖符號(hào)如下：&Y1AB&Y3AB=1Y2AB=1Y4ABY3ABY1ABY2ABY4AB 圖2.47 題2.5.2電路與波形圖LABCD2、電路如圖2.47（a）

17、所示，其輸入變量的波形如圖（b）所示。試判斷圖中發(fā)光二極管在哪些時(shí)段會(huì)亮。（7分）解：由電路圖可得，當(dāng)L為低電平時(shí)，發(fā)光二極管會(huì)亮，圖中列真值表分析：ABCDABCDL0000001000100100100010011010010000101010010110001011000110000011001001101000110110011100100110110011101001111110發(fā)光管在t1t2期間、t5t6期間會(huì)亮。3、試寫出圖2.48所示數(shù)字電路的邏輯函數(shù)表達(dá)式，并判斷其功能。（8分）解：電路的邏輯函數(shù)表達(dá)式為：列真值表：ABCF0000001001000111100010111

18、1011111輸入變量中有兩個(gè)或兩個(gè)以上為1時(shí)，輸出才為1，因此電路功能為多數(shù)表決器電路。第3單元 能力訓(xùn)練檢測(cè)題 一、填空題： 1、能將某種特定信息轉(zhuǎn)換成機(jī)器識(shí)別的 二進(jìn) 制數(shù)碼的 組合 邏輯電路，稱之為 編碼 器；能將機(jī)器識(shí)別的 二進(jìn) 制數(shù)碼轉(zhuǎn)換成人們熟悉的 十進(jìn) 制或某種特定信息的 組合 邏輯電路，稱為 譯碼 器。 2、在多數(shù)數(shù)據(jù)選送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，稱之為 數(shù)據(jù)選擇 器，也叫做 多路 開關(guān)。3、74LS147是 10 線 4 線的集成優(yōu)先編碼器；74LS148芯片是 8 線 3 線的集成優(yōu)先編碼器。4、74LS148的使能端 為低電平 時(shí)允許編碼；當(dāng) 1

19、 時(shí)各輸出端及、均封鎖，編碼被禁止。5、兩片集成譯碼器74LS138芯片級(jí)聯(lián)可構(gòu)成一個(gè) 4 線 16 線譯碼器。6、LED是指 半導(dǎo)體 數(shù)碼管顯示器件。二、判斷正誤題1、組合邏輯電路的輸出只取決于輸入信號(hào)的現(xiàn)態(tài)。 （ 對(duì) ）2、3線8線譯碼器電路是三八進(jìn)制譯碼器。 （ 錯(cuò) ）3、已知邏輯功能，求解邏輯表達(dá)式的過程稱為邏輯電路的設(shè)計(jì)。 （ 對(duì) ）4、編碼電路的輸入量一定是人們熟悉的十進(jìn)制數(shù)。 （ 錯(cuò) ）5、74LS138集成芯片可以實(shí)現(xiàn)任意變量的邏輯函數(shù)。 （ 錯(cuò) ）6、組合邏輯電路中的每一個(gè)門實(shí)際上都是一個(gè)存儲(chǔ)單元。 （ 錯(cuò) ）7、共陰極結(jié)構(gòu)的顯示器需要低電平驅(qū)動(dòng)才能顯示。 （ 錯(cuò) ）8、只有

20、最簡(jiǎn)的輸入、輸出關(guān)系，才能獲得結(jié)構(gòu)最簡(jiǎn)的邏輯電路。 （ 對(duì) ）三、選擇題1、下列各型號(hào)中屬于優(yōu)先編譯碼器是（ C ）。A、74LS85 B、74LS138 C、74LS148 D、74LS482、七段數(shù)碼顯示管TS547是（ B ）。A、共陽極LED管 B、共陰極LED管 C、共陽極LCD管 D、共陰極LCD管3、八輸入端的編碼器按二進(jìn)制數(shù)編碼時(shí)，輸出端的個(gè)數(shù)是（ B ）。A、2個(gè) B、3個(gè) C、4個(gè) D、8個(gè)4、四輸入的譯碼器，其輸出端最多為（ D ）。A、4個(gè) B、8個(gè) C、10個(gè) D、16個(gè)5、當(dāng)74LS148的輸入端按順序輸入11011101時(shí)，輸出為（ C ）。A、101 B、010

21、 C、001 D、1106、譯碼器的輸入量是（ A ）。A、二進(jìn)制 B、八進(jìn)制 C、十進(jìn)制 D、十六進(jìn)制7、編碼器的輸出量是（ A ）。A、二進(jìn)制 B、八進(jìn)制 C、十進(jìn)制 D、十六進(jìn)制四、簡(jiǎn)述題1、試述組合邏輯電路的特點(diǎn)？答：組合邏輯電路的特點(diǎn)是：任意時(shí)刻，電路輸出狀態(tài)僅取決于該時(shí)刻的輸入狀態(tài)。2、分析組合邏輯電路的目的是什么？簡(jiǎn)述分析步驟。答：分析組合邏輯電路，目的就是清楚該電路的功能。分析步驟一般有以下幾個(gè)步驟：根據(jù)已知邏輯電路圖寫出相應(yīng)邏輯函數(shù)式；對(duì)寫出的邏輯函數(shù)式進(jìn)行化簡(jiǎn)。如果從最簡(jiǎn)式中可直接看出電路功能，則以下步驟可省略；根據(jù)最簡(jiǎn)邏輯式寫出相應(yīng)電路真值表，由真值表輸出、輸入關(guān)系找出電

22、路的功能；指出電路功能。3、何謂編碼？二進(jìn)制編碼和二十進(jìn)制編碼有何不同？ 答：編碼就是將人們熟悉的十進(jìn)制數(shù)或某個(gè)特定信息用相應(yīng)的高、低電平輸入，使輸出轉(zhuǎn)換成機(jī)器識(shí)別的十進(jìn)制代碼的過程。二進(jìn)制編碼就是以自然二進(jìn)制碼進(jìn)行代碼編制，而二十進(jìn)制編碼則是用多位二進(jìn)制數(shù)碼表示1位十進(jìn)制數(shù)碼的代碼編制。4、何謂譯碼？譯碼器的輸入量和輸出量在進(jìn)制上有何不同？答：譯碼就是把機(jī)器識(shí)別的二進(jìn)制碼譯為人們熟悉的十進(jìn)制碼或特定信息的過程。以二十進(jìn)制譯碼為例，譯碼器的輸入量是十進(jìn)制代碼，輸出量是人們熟悉的十進(jìn)制。五、分析題1、根據(jù)表3-15所示內(nèi)容，分析其功能，并畫出其最簡(jiǎn)邏輯電路圖。表3-15 組合邏輯電路真值表輸 入輸 出A B CF0 0 010 0 100 1 000 1 101 0 001 0 101 1 001 1 11分析：從真值表輸入、輸出關(guān)系可寫出相應(yīng)邏輯函數(shù)式為： 顯然，電路輸入相同時(shí)，輸出才為1，否則為0。因此該電路是一個(gè)三變量一致電路。&1=1AFBCD(a)11&AFBC1