數(shù)字電子技術(shù)試題及答案

1、廣東技術(shù)師范學(xué)院數(shù)字電子技術(shù)試卷及答案一、填空題（每空1分，共20分）1.有一數(shù)碼10010011，作為自然二進(jìn)制數(shù)時，它相當(dāng)于十進(jìn)制數(shù)（ 147 ），作為8421BCD碼時，它相當(dāng)于十進(jìn)制數(shù)（ 93 ）。2.三態(tài)門電路的輸出有高電平、低電平和（ 高阻 ）3種狀態(tài)。3TTL與非門多余的輸入端應(yīng)接（ 高電平或懸空 ）。 4TTL集成JK觸發(fā)器正常工作時，其和端應(yīng)接（ 高 ）電平。5. 已知某函數(shù)，該函數(shù)的反函數(shù)=（ ）。 6. 如果對鍵盤上108個符號進(jìn)行二進(jìn)制編碼，則至少要（7）位二進(jìn)制數(shù)碼。7. 典型的TTL與非門電路使用的電路為電源電壓為（ 5 ）V，其輸出高電平為（ 3.6 ）V，輸出低

2、電平為（ 0.35 ）V， CMOS電路的電源電壓為（ 318 ） V 。 874LS138是3線8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時，輸出 應(yīng)為（ 10111111 ）。9將一個包含有32768個基本存儲單元的存儲電路設(shè)計16位為一個字節(jié)的ROM。該ROM有（ 11 ）根地址線，有（ 16 ）根數(shù)據(jù)讀出線。 10. 兩片中規(guī)模集成電路10進(jìn)制計數(shù)器串聯(lián)后，最大計數(shù)容量為（100 ）位。11. 下圖所示電路中， Y1（ Y1A反B ）；Y2 （ Y2A B 反+ A B）；ABY1Y2Y3（Y3A B）； Y3 （ Y3A B反 ）。12. 某計數(shù)器的輸出波形如圖1

3、所示，該計數(shù)器是（ 5 ）進(jìn)制計數(shù)器。13驅(qū)動共陽極七段數(shù)碼管的譯碼器的輸出電平為（ 低 ）有效。二、單項(xiàng)選擇題（本大題共15小題，每小題2分，共30分）（在每小題列出的四個備選項(xiàng)中只有一個是最符合題目要求的，請將其代碼填寫在題后的括號內(nèi)。錯選、多選或未選均無分。）1.函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為( A ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）28線3線優(yōu)先編碼器的輸入為I0I7 ，當(dāng)優(yōu)先級別最高的I7有效時，其輸出的值是（ C ）。A1

4、11 B. 010 C. 000 D. 1013十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ C ）個。A16 B.2 C.4 D.84. 有一個左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（ A ）。A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-01115已知74LS138譯碼器的輸入三個使能端（E1=1， E2A = E2B=0）時，地址碼A2A1A0=011，則輸出

5、 Y7 Y0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 111111116. 一只四輸入端或非門，使其輸出為1的輸入變量取值組合有( A )種。A15B8 C7D17. 隨機(jī)存取存儲器具有( A )功能。A.讀/寫 B.無讀/寫 C.只讀 D.只寫8N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進(jìn)制數(shù)）為( D )的計數(shù)器。000001010011100101110111 A.N B.2N C.N2 D.2N9某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計數(shù)的容量為( B )A 八 B. 五 C. 四 D. 三10已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號的

6、邏輯表達(dá)式為( C )。ABQn+1說明00Qn保持010置0101置111Qn翻轉(zhuǎn)A Qn+1 A B. C. D. Qn+1 B11 有一個4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1101時，輸出電壓為（ A ）。12函數(shù)F=AB+BC，使F=1的輸入ABC組合為( D )AABC=000BABC=010 CABC=101DABC=11013已知某電路的真值表如下，該電路的邏輯表達(dá)式為( C )。A B. C DABCYABCY0000100000111011010011010111111114四個觸發(fā)器組成的環(huán)行計數(shù)器最多有( D )個有效狀態(tài)。 A.4 B. 6

7、 C. 8 D. 16 三、判斷說明題（本大題共2小題，每小題5分，共10分）（判斷下列各題正誤，正確的在題后括號內(nèi)打“”，錯誤的打“”。）1、邏輯變量的取值，比大。（）2、D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越?。ǎ?。 3八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個。（）4、因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（）5、利用反饋歸零法獲得N進(jìn)制計數(shù)器時，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（）6在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。（）7.約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡

8、諾圖化簡時，可將約束項(xiàng)當(dāng)作1，也可當(dāng)作 0。（）8時序電路不含有記憶功能的器件。（）9計數(shù)器除了能對輸入脈沖進(jìn)行計數(shù)，還能作為分頻器用。（）10優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼.（）四、綜合題（共30分）1對下列Z函數(shù)要求：（1）列出真值表；（2）用卡諾圖化簡；（3）畫出化簡后的邏輯圖。（8分）Z= BC=0（）真值表 （2分） (2)卡諾圖化簡（2分） A B C10BCA010010111111 Z 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 (3) 表達(dá)式（2分） 邏輯圖（2分） Z=A

9、B+C BC=02試用3線8線譯碼器74LS138和門電路實(shí)現(xiàn)下列函數(shù)。（8分） Z（A、B、C）=AB+C STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138CBA“1”&Z 解：Z（A、B、C）=AB+C=AB(C+)+C（B+）=ABC+AB+BC+C= m 1+ m 3+ m 6+ m 7= 374LS161是同步4位二進(jìn)制加法計數(shù)器，其邏輯功能表如下，試分析下列電路是幾進(jìn)制計數(shù)器，并畫出其狀態(tài)圖。（8分）74LS161邏輯功能表CTPCTTCPQ3 Q2 Q1 Q0011110111

10、0101 0 0 0 0D3 D2 D1 D0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0 加法計數(shù)CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”4觸發(fā)器電路如下圖所示，試根據(jù)CP及輸入波形畫出輸出端Q1 、Q2 的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”（6分）。CPAQ1Q2一、填空題：（每空3分，共15分）1邏輯函數(shù)有四種表示方法，它們分別是（ 真值表 ）、（ 邏輯圖 ）、（ 邏輯表達(dá)式 ）和（ 卡諾圖 ）。2將2004個“1”異或起來得到的結(jié)果是（ 0 ）。3由555定時器構(gòu)成的三種電路中，（ 施密特觸發(fā)器 ）和（ 單

11、穩(wěn)態(tài)觸發(fā)器 ）是脈沖的整形電路。4TTL器件輸入腳懸空相當(dāng)于輸入（ 高 ）電平。5基本邏輯運(yùn)算有: （ 與 ）、（ 或 ）和（ 非 ）運(yùn)算。6采用四位比較器對兩個四位數(shù)比較時，先比較（ 最高 ）位。7觸發(fā)器按動作特點(diǎn)可分為基本型、（ 同步型 ）、（ 主從型 ）和邊沿型；8如果要把一寬脈沖變換為窄脈沖應(yīng)采用 （ 積分型單穩(wěn)態(tài) ）觸發(fā)器。9目前我們所學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是（ TTL ）電路和（ CMOS ）電路。10施密特觸發(fā)器有（ 兩 ）個穩(wěn)定狀態(tài).，多諧振蕩器有（ 0 ）個穩(wěn)定狀態(tài)。11數(shù)字系統(tǒng)按組成方式可分為功能擴(kuò)展電路、功能綜合電路兩種；12兩二進(jìn)制數(shù)相加時，不

12、考慮低位的進(jìn)位信號是 （ 半 ） 加器。13不僅考慮兩個本位（低位）相加，而且還考慮來自 低位進(jìn)位 相加的運(yùn)算電路，稱為全加器。14時序邏輯電路的輸出不僅和_該時刻輸入變量的取值_有關(guān)，而且還與_該時刻電路所處的狀態(tài)_有關(guān)。15計數(shù)器按CP脈沖的輸入方式可分為_同步計數(shù)器_和_異步計數(shù)器_。16觸發(fā)器根據(jù)邏輯功能的不同，可分為_RS觸發(fā)器 、_T觸發(fā)器_、_JK觸發(fā)器_、_T觸發(fā)器_、_D觸發(fā)器_等。17根據(jù)不同需要，在集成計數(shù)器芯片的基礎(chǔ)上，通過采用_反饋歸零法 、_預(yù)置數(shù)法_、_進(jìn)位輸出置最小數(shù)法_等方法可以實(shí)現(xiàn)任意進(jìn)制的技術(shù)器。184. 一個 JK 觸發(fā)器有 兩 個穩(wěn)態(tài)，它可存儲 一 位

13、二進(jìn)制數(shù)。 19若將一個正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用 多諧振蕩器 電路 。20 把JK觸發(fā)器改成T觸發(fā)器的方法是 J=K=T 。21N個觸發(fā)器組成的計數(shù)器最多可以組成 2n 進(jìn)制的計數(shù)器。22基本RS觸發(fā)器的約束條件是 RS=0 。23對于JK觸發(fā)器，若，則可完成 T觸發(fā)器的邏輯功能；若，則可完成 D觸發(fā)器的邏輯功能。二數(shù)制轉(zhuǎn)換（5分）：1、（11.001）2（3.2）16（3.125）102、（8F.FF）16（10001111.11111111）2（143.996093）103、（25.7）10（11001.1011）2（19.B）164、（+1011B）原碼（01011）

14、反碼=(01011)補(bǔ)碼5、（-101010B）原碼（1010101）反碼=(1010101)補(bǔ)碼1、化簡等式，給定約束條件為：2 用卡諾圖化簡函數(shù)為最簡單的與或式（畫圖）。 化簡得 四畫圖題：（5分）1試畫出下列觸發(fā)器的輸出波形 (設(shè)觸發(fā)器的初態(tài)為0)。 (12分) 1. 2.3.2已知輸入信號X，Y，Z的波形如圖3所示，試畫出的波形。圖3 波形圖五分析題（30分）1、分析如圖所示組合邏輯電路的功能。2試分析如圖3所示的組合邏輯電路。 (15分)1）. 寫出輸出邏輯表達(dá)式；2）. 化為最簡與或式；3). 列出真值表；4). 說明邏輯功能。3. 七、分析如下時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。（20分）圖4474161組成的電路如題37圖所示，分析電路，并回答以下問題 （1）畫出電