數(shù)字邏輯基礎(chǔ)邏輯門電路組合邏輯電路

1、數(shù)字邏輯基礎(chǔ)邏輯門電路組合邏輯電路獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。邏輯0和1： 電子電路中用高、低電平來表示。2.1 2.1 二極管的開關(guān)特性二極管的開關(guān)特性邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路。簡稱門電路?；竞统Ｓ瞄T電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。二極管符號：正極負(fù)極uD + ui RL +uo D開關(guān)電路 IF 0.5 0.7iD(mA) uD(V)伏安特性UBR0 + ui=0V RL +uo Dui=0V時的等效電路 + + ui=5V RL +uo D 0.7Vui=5V 時的等效電

2、路uououi0V時，二極管截止，如同開關(guān)斷開，uo0V。ui5V時，二極管導(dǎo)通，如同的電壓源，uo。二極管的反向恢復(fù)時間限制了二極管的開關(guān)速度。Ui時，二極管截止，iD=0。Ui時，二極管導(dǎo)通。10 ViVoKVccR只要能判斷高只要能判斷高低電平即可低電平即可K開開-Vo=1, 輸出高電平輸出高電平K合合-Vo=0, 輸出低電平輸出低電平可用三極可用三極管代替管代替R1R2AF+VccuAtuFt+Vcc0.3V三極管的開關(guān)特性：三極管的開關(guān)特性： 三三極管的開關(guān)特性極管的開關(guān)特性 NPN 型三極管截止、放大、飽和3 種工作狀態(tài)的特點工作狀態(tài)截 止放 大飽 和條 件iB00iBIBSiBI

3、BS偏置情況發(fā)射結(jié)反偏集電結(jié)反偏uBE0，uBC0，uBC0，uBC0集電極電流iC0iCiBiCICSce間電壓uCEVCCuCEVCCiCRcuCEUCES0.3V工作特點ce間等效電阻很大，相當(dāng)開關(guān)斷開可變很小，相當(dāng)開關(guān)閉合Q2ui iB e Rb biC (mA) 直流負(fù)載線 VCC Rc 0+VCCiC uo工作原理電路輸出特性曲線80A60A40A20AiB=00 UCES VCC uCE(V) 0 0.5 uBE(V)輸入特性曲線iB(A)Q1Q Rc cRbRc+VCCbce截止?fàn)顟B(tài)飽和狀態(tài)iBIBSui=UILuo=+VCCui=UIHuoRbRc+VCCbce0.7V0.3

4、V飽和區(qū)截止區(qū)放大區(qū) 10k ui iB e Rb b +VCC=+5V iC uo Rc 1k c =50 ui時，因為uBE，iB=0，三極管工作在截止?fàn)顟B(tài)，ic=0。因為ic=0，所以輸出電壓：ui=1V時，三極管導(dǎo)通，基極電流：因為0iBIBS，三極管工作在飽和狀態(tài)。輸出電壓：uoUCES二極管與門二極管與門FD1D2AB+12VuA uB uF 0V 0V 0.3V 0V 3V 0.3V 3V 0V 0.3V 3V 3V 3.3V 設(shè)二極管的飽和壓降設(shè)二極管的飽和壓降為伏。為伏。 2.3 分立元件門電路分立元件門電路 二極管或門二極管或門uA uB uF 0V 0V -0.3V 0V

5、 3V 2.7V 3V 0V 2.7V 3V 3V 2.7V FD1D2AB-12VR1DR2AF+12V +3V三極管非門三極管非門uA uF 3V 0.3 0V 3.3 嵌位二極管嵌位二極管（三極管的飽和壓降（三極管的飽和壓降假設(shè)為伏）假設(shè)為伏）R1DR2F+12V +3V三極管非門三極管非門D1D2AB+12V二極管與門二極管與門與非門與非門1. 體積大、工作不可靠。體積大、工作不可靠。2. 需要不同電源。需要不同電源。3. 各種門的輸入、輸出電平不匹配。各種門的輸入、輸出電平不匹配。分立元件門電路的缺點分立元件門電路的缺點2.4.1 TTL與非門的基本原理與非門的基本原理與分立元件電路

6、相比，集成電路具與分立元件電路相比，集成電路具有體積小、可靠性高、速度快的特點，有體積小、可靠性高、速度快的特點，而且輸入、輸出電平匹配，所以早已廣而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、MOS管管集成門電集成門電路等。路等。 2.4 TTL集成門電路集成門電路TTL與非門的內(nèi)部結(jié)構(gòu)與非門的內(nèi)部結(jié)構(gòu)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCCBAF 1. 任一輸入為低電平（）時任一輸入為低電平（）時“0”1V不足以讓不足以讓T2、T5導(dǎo)通導(dǎo)通三個三個PN結(jié)結(jié)導(dǎo)通需導(dǎo)通需2.1V+5VF

7、R4R2R13kT2R5R3T3T4T1T5b1c1ABC +5VFR4R2R13kR5T3T4T1b1c1ABC1. 任一輸入為低電平（）時任一輸入為低電平（）時“0”1Vuouo=5-uR2-ube3-ube4高電平！高電平！ 2. 輸入全為高電平（）時輸入全為高電平（）時“1”全導(dǎo)通全導(dǎo)通電位被嵌電位被嵌在在全反偏全反偏 1V截止截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC 2. 輸入全為高電平（）時輸入全為高電平（）時+5VFR2R13kT2R3T1T5b1c1ABC全反偏全反偏“1”飽和飽和uFABCF 一、電壓傳輸特性一、電壓傳輸特性2.4.2 TTL與非

8、門的特性和技術(shù)參數(shù)與非門的特性和技術(shù)參數(shù)測試電路測試電路&+5Vuiu0u0(V)ui(V)123UOH(3.4V)UOL(0.3V)傳輸特性曲線傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值閾值UT理想的傳輸特性理想的傳輸特性輸出高電平輸出高電平輸出低電平輸出低電平1. 輸出高電平輸出高電平UOH、輸出低電平、輸出低電平UOL UOH 2.4V UOL 0.4V 便認(rèn)為合格。便認(rèn)為合格。 典型值典型值UOH=3.4V UOL 0.3V 。 2. 閾值電壓閾值電壓UTuiUT時，認(rèn)為時，認(rèn)為ui是高電平。是高電平。UT二、輸入、輸出負(fù)載特性二、輸入、輸出負(fù)載特

9、性&？1. 前后級之間電流的聯(lián)系前后級之間電流的聯(lián)系R1T1+5V前級輸出為前級輸出為 高電平時高電平時前級前級后級后級反偏反偏前級流出前級流出電流電流IOH（拉電流）（拉電流）+5VR4R2R5T3T4 前級輸出為前級輸出為 低電平時低電平時R1T1+5V前級前級后級后級流入前級的電流入前級的電流流IOL 約約 1.4mA (灌電流灌電流)+5VR2R13kT2R3T1T5b1c1 1155RbeTTIOL結(jié)壓降的壓降 mA4 . 137 . 03 . 05 灌電流的計算灌電流的計算飽和飽和名稱及符號名稱及符號 含義含義 輸入低電平電流輸入低電平電流 IiL 輸入為低電平時流入輸輸入

10、為低電平時流入輸入端的電流入端的電流-1 .4mA。 輸入高電平電流輸入高電平電流 IiH 輸入為高電平時流入輸輸入為高電平時流入輸入端的電流入端的電流幾十幾十A。 IOL及其極限及其極限 IOL（max） 當(dāng)當(dāng) IOL IOL(max)時時，輸出輸出不再是低電平。不再是低電平。 IOH及其極限及其極限 IOH (max) 當(dāng)當(dāng) IOH IOH(max)時時， 輸出輸出不再是高電平。不再是高電平。 關(guān)于電流的技術(shù)參數(shù)關(guān)于電流的技術(shù)參數(shù)2. 扇出系數(shù)扇出系數(shù)N0與門電路輸出驅(qū)動同類門的個數(shù)與門電路輸出驅(qū)動同類門的個數(shù)+5VR4R2R5T3T4T1前級前級T1T1IiH1IiH3IiH2IOH前級

11、輸出為前級輸出為 高電平時高電平時例如：例如： +5VR2R13kT2R3T1T5b1c1前級前級IOLIiL1IiL2IiL3前級輸出為前級輸出為 低電平時低電平時 輸出低電平時，流入前級的電流（灌電流）：輸出低電平時，流入前級的電流（灌電流）：21iLiLOLIII輸出高電平時，前級流出的電流（拉電流）：輸出高電平時，前級流出的電流（拉電流）：21iHiHOHIII一般與非門的扇出系數(shù)為一般與非門的扇出系數(shù)為10。 由于由于IOL、IOH的限制，每個門電路輸出端所的限制，每個門電路輸出端所帶門電路的個數(shù)，稱為扇出系數(shù)。帶門電路的個數(shù)，稱為扇出系數(shù)。OLOLILINI3. 輸入端通過電阻輸入

12、端通過電阻R接地的情況接地的情況Rui輸入端輸入端“1”,“0”？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC R較小時較小時R較小時，較小時，uiUT 相當(dāng)輸入低電平相當(dāng)輸入低電平，所以，所以輸出為高電平。輸出為高電平。Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC )5(11beiURRRuRR33 . 4R增大增大Ruiui UT時，輸入變高，輸出變時，輸入變高，輸出變低電平。低電平。RR33 . 4)V(4 . 1R臨界臨界 Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC 1. 懸空的輸入端相當(dāng)于接高電平。懸空的

13、輸入端相當(dāng)于接高電平。2. 為了防止干擾，可將懸空的輸入為了防止干擾，可將懸空的輸入端接高電平。端接高電平。4. 平均傳輸時間平均傳輸時間tuiotuoo50%50%tpd1tpd2平均傳輸時間平均傳輸時間)(2121pdpdpdttt傳輸時間一傳輸時間一般為納秒數(shù)般為納秒數(shù)量級量級一、一、 集電極開路的與非門（集電極開路的與非門（OC門）門）集電極懸空集電極懸空無無T3,T4+5VFR2R13kT2R3T1T5b1c1ABC T3T4 2.4.3 其它類型的其它類型的TTL門電路門電路符號符號應(yīng)用時輸出端要接一上拉負(fù)載電阻應(yīng)用時輸出端要接一上拉負(fù)載電阻RLRLUCC+5VFR2R13kT2R

14、3T1T5b1c1ABC ILOLOLCCmIIUVmaxIHOHOHCCmInIUVminR1. OC門可以實現(xiàn)門可以實現(xiàn)“線與線與”功能功能&UCCF1F2F3FF=F1F2F3RL輸出級輸出級 UCCRLT5T5T5 FF=F1F2F3?任一導(dǎo)通任一導(dǎo)通F=0UCCRLF1F2F3F 全部截止全部截止F=1F=F1F2F3?所以：所以：F=F1F2F3UCCRLF1F2F3F 2. 負(fù)載電阻負(fù)載電阻RL和電源和電源 UCC可以根據(jù)情況選可以根據(jù)情況選擇擇&J+30V 220VJ如如RL用繼電器線圈（用繼電器線圈（J）替代，可以）替代，可以實現(xiàn)對其它電路的控制。實現(xiàn)對其它電

15、路的控制。1. 如何確定上拉電阻如何確定上拉電阻RL?（RL(max) RL(min)）參考：教材參考：教材P52和和P53，閻石，閻石數(shù)字電子數(shù)字電子技術(shù)基礎(chǔ)技術(shù)基礎(chǔ)P802. 一般的一般的TTL與非門與非門能否能否線與？線與？參考：教材參考：教材P51倒數(shù)第六行，倒數(shù)第六行， 楊福生楊福生電子技術(shù)電子技術(shù)P320二、二、 三態(tài)門三態(tài)門E-控制端控制端+5VFR4R2R1T2R5R3T3T4T1T5AB DEE 01截止截止ABF +5VFR4R2R1T2R5R3T3T4T1T5AB DEE 10導(dǎo)通導(dǎo)通截止截止截止截止高阻態(tài)高阻態(tài)+5VFR4R2R1T2R5R3T3T4T1T5AB DEE

16、 &ABFE符號符號輸出高阻輸出高阻0E1EABF 功能表功能表低電平起作用低電平起作用&ABFE符號符號輸出高阻輸出高阻1E0EABF 功能表功能表高電平起作用高電平起作用三態(tài)門主要作為三態(tài)門主要作為TTL電路與總線間電路與總線間的接口電路的接口電路用途：用途：E1、E2、E3輪流輪流接入高電平，將接入高電平，將不同數(shù)據(jù)（不同數(shù)據(jù)（A、B、C）分時送）分時送至總線。至總線。E1E2E3公用總線公用總線 ABCTTL系列集成電路及主要參數(shù)系列集成電路及主要參數(shù)TTL系列集成電路74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時間tpd10ns，平

17、均功耗P10mW。74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時間tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時間tpd3ns，平均功耗P19mW。74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時間tpd9ns，平均功耗P2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。TTL與非門主要參數(shù)（1）輸出高電平UOH：TTL與非門的一個或幾個輸入為低電平時的輸出電平。產(chǎn)品規(guī)范值UOH，標(biāo)準(zhǔn)高電平USH。（2）高電平輸出電流IO

18、H：輸出為高電平時，提供給外接負(fù)載的最大輸出電流，超過此值會使輸出高電平下降。IOH表示電路的拉電流負(fù)載能力。（3）輸出低電平UOL：TTL與非門的輸入全為高電平時的輸出電平。產(chǎn)品規(guī)范值UOL，標(biāo)準(zhǔn)低電平USL。（4）低電平輸出電流IOL：輸出為低電平時，外接負(fù)載的最大輸出電流，超過此值會使輸出低電平上升。IOL表示電路的灌電流負(fù)載能力。（5）扇出系數(shù)NO：指一個門電路能帶同類門的最大數(shù)目，它表示門電路的帶負(fù)載能力。一般TTL門電路NO8，功率驅(qū)動門的NO可達(dá)25。（6）最大工作頻率fmax：超過此頻率電路就不能正常工作。（7）輸入開門電平UON：是在額定負(fù)載下使與非門的輸出電平達(dá)到標(biāo)準(zhǔn)低電平

19、USL的輸入電平。它表示使與非門開通的最小輸入電平。一般TTL門電路的UON (UIH。（8）輸入關(guān)門電平UOFF：使與非門的輸出電平達(dá)到標(biāo)準(zhǔn)高電平USH的輸入電平。它表示使與非門關(guān)斷所需的最大輸入電平。一般TTL門電路的UOFF(UIL。（9）高電平輸入電流IIH：輸入為高電平時的輸入電流，也即當(dāng)前級輸出為高電平時，本級輸入電路造成的前級拉電流。（10）低電平輸入電流IIL：輸入為低電平時的輸出電流，也即當(dāng)前級輸出為低電平時，本級輸入電路造成的前級灌電流。（11）平均傳輸時間tpd：信號通過與非門時所需的平均延遲時間。在工作頻率較高的數(shù)字電路中，信號經(jīng)過多級傳輸后造成的時間延遲，會影響電路的

20、邏輯功能。（12）空載功耗：與非門空載時電源總電流ICC與電源電壓VCC的乘積。2.6.1 CMOS反相器反相器0UDSID負(fù)載線負(fù)載線ui=“1”ui=“0”uo=“0”uo=“1”uiuoUCCRDS 2.6 CMOS邏輯門電路邏輯門電路一、場效應(yīng)一、場效應(yīng)管的開關(guān)特性管的開關(guān)特性 iD(mA) 0uDS(V)0 UT uGS(V)iD(mA)uGS=10V8V6V4V2V工作原理電路轉(zhuǎn)移特性曲線輸出特性曲線uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止?fàn)顟B(tài)uiUTuo0AA1電路圖邏輯符號YYGSDB+VDD+10V RD20k當(dāng)uA0V時，由于uGSuA0V，小于開

21、啟電壓UT，所以MOS管截止。輸出電壓為uYVDD10V。當(dāng)uA10V時，由于uGSuA10V，大于開啟電壓UT，所以MOS管導(dǎo)通，且工作在可變電阻區(qū)，導(dǎo)通電阻很小，只有幾百歐姆。輸出電壓為uY0V。AY 二、二、CMOS反相器反相器UCCST2DT1AFNMOS管管PMOS管管CMOS電路電路1 1、CMOS非門非門uA+VDD+10VTPTN+VDD+10V+VDD+10VSSRONPRONN10V0V(a) 電路(b) TN截止、TP導(dǎo)通(c) TN導(dǎo)通、TP截止uYuYuY（1）uA0V時，TN截止，TP導(dǎo)通。輸出電壓uYVDD10V。（2）uA10V時，TN導(dǎo)通，TP截止。輸出電壓u

22、Y0V。AY 2.6.2 2.6.2 CMOS門電路門電路1、CMOS與非門BY+VDDATP1TN1TN2TP2BAYA、B當(dāng)中有一個或全為低電平時，TN1、TN2中有一個或全部截止，TP1、TP2中有一個或全部導(dǎo)通，輸出Y為高電平。只有當(dāng)輸入A、B全為高電平時，TN1和TN2才會都導(dǎo)通，TP1和TP2才會都截止，輸出Y才會為低電平。BY+VDDATN1TP2TN2TP12、CMOS或非門BAY只要輸入A、B當(dāng)中有一個或全為高電平，TP1、TP2中有一個或全部截止，TN1、TN2中有一個或全部導(dǎo)通，輸出Y為低電平。只有當(dāng)A、B全為低電平時，TP1和TP2才會都導(dǎo)通，TN1和TN2才會都截止，輸出Y才會為高電平。與門ABAB&1Y=AB=ABAB&YABA+B11或門AB1YY=A+B=A+B&1&1 & 1ABCDABCDABCDYYY(a) 由