數(shù)字邏輯與數(shù)字電路電子體庫(kù)第四章 觸發(fā)器_第1頁(yè)
數(shù)字邏輯與數(shù)字電路電子體庫(kù)第四章 觸發(fā)器_第2頁(yè)
數(shù)字邏輯與數(shù)字電路電子體庫(kù)第四章 觸發(fā)器_第3頁(yè)
數(shù)字邏輯與數(shù)字電路電子體庫(kù)第四章 觸發(fā)器_第4頁(yè)
數(shù)字邏輯與數(shù)字電路電子體庫(kù)第四章 觸發(fā)器_第5頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

一、如圖所示電路中，若CLK、S、R的電壓波形如圖所示，試畫(huà)出輸出端Q的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q =0。二、在主從結(jié)構(gòu)SR觸發(fā)器各輸入端的電壓波形如圖所示，試畫(huà)出端對(duì)應(yīng)的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為。三、在脈沖觸發(fā)JK觸發(fā)器中，已知J、K、CLK端的電壓波形如圖所示，畫(huà)出端對(duì)應(yīng)的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為。四、已知下圖所示觸發(fā)器的初始狀態(tài)Q=0，畫(huà)出輸出端Q的電壓波形。五、在脈沖觸發(fā)JK觸發(fā)器中，已知J、K、CLK端的電壓波形如圖五所示，畫(huà)出Q、Q'端對(duì)應(yīng)的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q =0。六、如圖所示的脈沖JK觸發(fā)器電路中，CLK和A的電壓波形如圖所示，試畫(huà)出Q端對(duì)應(yīng)的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。七、已知CMOS邊沿觸發(fā)方式JK觸發(fā)器各輸入端的電壓波形如圖題五所示，試畫(huà)出端對(duì)應(yīng)的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q =0。八、已知維持阻塞D觸發(fā)器組成的電路如下圖所示，輸入波形如圖所示。（1）寫(xiě)出Q端的表達(dá)式；（2）說(shuō)明C端輸入信號(hào)的作用；（3）畫(huà)出Y的對(duì)應(yīng)波形。九、已知維持阻塞結(jié)構(gòu)JK觸發(fā)器各輸入端波形如圖所示，試畫(huà)出輸出端Q的電壓波形。十、維持阻塞D觸發(fā)器接成如圖所示電路，其中，輸入電壓波形如圖所示，試畫(huà)出輸出端Q的電壓波形。十一、試畫(huà)出圖所示電路輸出端Q的電

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論