模擬集成電路設計試卷

1、1、與其它類型的晶體管相比，MOS器件的尺寸很容易按_比例_縮小，CMOS電路被證明具有_較低_的制造成本。2、 放大應用時，通常使MOS管工作在_ 飽和_區(qū)，電流受柵源過驅動電壓控制，我們定義_跨導_來表示電壓轉換電流的能力。3、為溝長調制效應系數(shù)，對于較長的溝道，值_較小_（較大、較小）。4、源跟隨器主要應用是起到_電壓緩沖器_的作用。5、共源共柵放大器結構的一個重要特性就是_輸出阻抗_很高，因此可以做成_恒定電流源_。6、由于_尾電流源輸出阻抗為有限值_或_電路不完全對稱_等因素，共模輸入電平的變化會引起差動輸出的改變。7、理想情況下，_電流鏡_結構可以精確地復制電流而不受工藝和溫度的影

2、響，實際應用中，為了抑制溝長調制效應帶來的誤差，可以進一步將其改進為_共源共柵電流鏡_結構。8、為方便求解，在一定條件下可用_極點結點關聯(lián)_法估算系統(tǒng)的極點頻率。9、與差動對結合使用的有源電流鏡結構如下圖所示，電路的輸入電容Cin為_ CF（1A）_。10、為溝長調制效應系數(shù)，值與溝道長度成_反比_（正比、反比）。二名詞解釋（每題3分，共15分）1、阱解：在CMOS工藝中，PMOS管與NMOS管必須做在同一襯底上，其中某一類器件要做在一個“局部襯底”上，這塊與襯底摻雜類型相反的“局部襯底”叫做阱。2、亞閾值導電效應解：實際上，VGS=VTH時，一個“弱”的反型層仍然存在，并有一些源漏電流，甚至

3、當VGSVTH時，ID也并非是無限小，而是與VGS呈指數(shù)關系，這種效應叫亞閾值導電效應。3、溝道長度調制解：當柵與漏之間的電壓增大時，實際的反型溝道長度逐漸減小，也就是說，L實際上是VDS的函數(shù)，這種效應稱為溝道長度調制。4、等效跨導Gm解：對于某種具體的電路結構，定義為電路的等效跨導，來表示輸入電壓轉換成輸出電流的能力5、米勒定理解：如果將圖（a）的電路轉換成圖（b）的電路，則Z1=Z/(1-AV)，Z2=Z/(1-AV-1)，其中AV=VY/VX。這種現(xiàn)象可總結為米勒定理。6、N阱:解：CMOS工藝中，PMOS管與NMOS管必須做在同一襯底上，若襯底為P型，則PMOS管要做在一個N型的“局

4、部襯底”上，這塊與襯底摻雜類型相反的N型“局部襯底”叫做N阱。7、有源電流鏡解：像有源器件一樣用來處理信號的電流鏡結構叫做有源電流鏡。8、輸出擺幅解:輸出電壓最大值與最小值之間的差。三畫圖題（每題8分，共16分）1、以VDS作為參數(shù)畫出NMOS晶體管的IDVGS曲線。要求：（1）畫三條曲線，VDS的值分別為VDS1、VDS2、VDS3，其中VDS1VDS2VDS3；有適當?shù)姆治鐾茖н^程，并標出曲線中關鍵轉折點的坐標。（2）畫兩條曲線，VDS的值分別為VBS=0、VBS1/gm，則Gm1/RS，所以漏電流是輸入電壓的線性函數(shù)。所以相對于基本共源極電路，帶有源極負反饋的共源極放大電路具有更好的線性

5、。4. 在傳輸電流為零的情況下，MOS器件也可能導通么？說明理由。 解：可能。當時，器件工作在深線性區(qū)，此時雖然足夠的VGS可以滿足器件的導通條件，但是VDS很小，以至于沒有傳輸電流五分析計算題（共34分）（下列題目中使用教材表2.1所列的器件數(shù)據(jù)，所有器件尺寸都是有效值，單位均為微米。）1、（7分）假設=0，計算圖示電路的小信號增益（表達式）。解： 2、（9分）差動電路如圖所示，ISS=1mA，VDD=3V，(W/L)1、2=(W/L)3、4=50/0.5。（1）假設=0，求差動電壓增益；（2）=0.45 V-1時，如果ISS上的壓降至少為0.4V，求最小的允許輸入共模電平。解：（1）ID=

6、0.5mA，gmN=3.6610-3，rON=2104，rOP=104，Av=-gmN(rON | rOP)=-24.4（2）VGS1=0.786+0.27=1.056V，Vin,CM=1.056+0.4=1.456V 3、（9分）(W/L)N=10/0.5，(W/L)P=10/0.5，IREF=100A，VDD=3V，加到M1、M2柵極的輸入共模電平等于1.5V。（1）分別計算流過晶體管M3、 M4 、M5、 M6 、M7的電流；（2）假設=0，分別計算=0和=0.45V-1時P點電位。解：（1）I3=I4=50A，I5=I6=200A，I7=500A（2）=0：VP=0.368V 后接=0.766V，VP4=0.302.所以VP0.302V=0.45V-1：VTH1（VP=0.368V）=0.78V，VP1=0.288V；VTH2（VP1=0.288V）=0.764V，VP2=0.304；VTH3（VP2=0.304V）=0.767V，VP3=0.3