直流電機(jī)PWM控制的FPGA實(shí)現(xiàn)VIP

1、湖南人文科技學(xué)院課程設(shè)計(jì)報(bào)告課程名稱：VHDL語(yǔ)言與EDA課程設(shè)計(jì)設(shè)計(jì)題目： 直流電機(jī)調(diào)速控制器 系 別： 通信與控制工程系 專 業(yè)： 電子信息工程 班 級(jí)： 2008級(jí)電信1班 學(xué)生姓名: 馮湘宇 趙晨旭 學(xué) 號(hào): 08409107 08409101 起止日期: 2011年06月15日 11年 06月24日指導(dǎo)教師: 田漢平 教研室主任： 侯海良 指導(dǎo)教師評(píng)語(yǔ)： 指導(dǎo)教師簽名： 年 月 日成績(jī)?cè)u(píng)定項(xiàng) 目權(quán)重成績(jī)馮湘宇趙晨旭1、設(shè)計(jì)過程中出勤、學(xué)習(xí)態(tài)度等方面0.22、課程設(shè)計(jì)質(zhì)量與答辯0.53、設(shè)計(jì)報(bào)告書寫及圖紙規(guī)范程度0.3總 成 績(jī) 教研室審核意見：教研室主任簽字： 年 月 日教學(xué)系審核意

2、見： 主任簽字： 年 月 日摘 要文章詳細(xì)地介紹了直流電機(jī)的類型、結(jié)構(gòu)、工作原理、PWM調(diào)速原理以及FPGA集成芯片。并對(duì)直流電機(jī)PWM調(diào)速系統(tǒng)方案的組成、硬件電路設(shè)計(jì)、程序設(shè)計(jì)及系統(tǒng)仿真分別進(jìn)行了詳細(xì)的敘述。擬開發(fā)的直流電機(jī)PWM調(diào)速裝置具有調(diào)速范圍寬、低功耗、可實(shí)現(xiàn)在線調(diào)試等特點(diǎn)。本系統(tǒng)是以FPGA為其控制核心，輸入電路以鍵盤作為輸入方式向FPGA控制系統(tǒng)發(fā)出控制命令，以有源晶振構(gòu)成的時(shí)鐘電路發(fā)出信號(hào)?？刂葡到y(tǒng)接收命令后直接向H型橋式驅(qū)動(dòng)電路發(fā)出PWM控制信號(hào)。輸出電路主要實(shí)現(xiàn)正反轉(zhuǎn)、起?？刂?、速度在線可調(diào)功能。本設(shè)計(jì)已通過了實(shí)驗(yàn)仿真。關(guān)鍵詞：直流電機(jī)；PWM；FPGA；有源晶振目錄設(shè)計(jì)要

3、求11、方案論證與對(duì)比11.1方案一11.2方案二22、設(shè)計(jì)原理及其實(shí)現(xiàn)過程32.1設(shè)計(jì)總原理32.2設(shè)計(jì)總原理圖52.3模塊設(shè)計(jì)和相應(yīng)模塊程序52.3.1 PWM脈沖調(diào)制信號(hào)電路模塊52.3.2 二進(jìn)制計(jì)數(shù)器電路模塊72.3.3 數(shù)字比較器模塊72.3.4 細(xì)分計(jì)數(shù)器電路模塊82.3.5 邏輯控制模塊92.4 電路的總仿真圖112.4.1正/反轉(zhuǎn)控制仿真112.4.2 啟/停控制仿真112.4.3 加/減速仿真122.4.4 仿真結(jié)果分析133、課程設(shè)計(jì)結(jié)論及心得體會(huì)134、儀器儀表清單145、參考文獻(xiàn)156、致謝15附錄 電路完整程序程序15直流電機(jī)調(diào)速控制器設(shè)計(jì)設(shè)計(jì)要求 設(shè)計(jì)一個(gè)直流電機(jī)

4、PWM調(diào)速控制器，并能進(jìn)行正反轉(zhuǎn)控制；1、方案論證與對(duì)比1.1方案一基于單片機(jī)的直流電機(jī)PWM調(diào)速方案圖 1 基于單片機(jī)控制的PWM調(diào)速系統(tǒng)如圖1所示為基于單片機(jī)的直流電機(jī)PWM調(diào)速方案的系統(tǒng)方框圖。D/A轉(zhuǎn)換器接在單片機(jī)AT89C51的P0引腳上，由軟件編程的產(chǎn)生的信號(hào)從P0腳輸出經(jīng)D/A轉(zhuǎn)換器后輸出周期性線性增加的鋸齒波電壓，同時(shí)在模擬比較器另一端接給定的參考電壓。當(dāng)鋸齒波電壓小于參考電壓時(shí)輸出低電平，當(dāng)鋸齒波電壓大于參考電壓時(shí)輸出高電平。改變滑動(dòng)電阻的值便可以改變參考電壓的大小，從而改變PWM波形中高電平的寬度，改變直流電機(jī)的占空比，改變直流電機(jī)的速度。關(guān)于電機(jī)運(yùn)動(dòng)方向控制，本設(shè)計(jì)在單片

5、機(jī)的P2口引出兩個(gè)端口P2.1、P2.2控制直流的方向。其控制的原理是在PWM波形輸出端加上兩個(gè)與門，其分別與電機(jī)的方向控制端P2.1、P2.2相與，其具體的連接如圖2.5。當(dāng)P2.1、P2.2輸出02H控制模型（P2.1=1，P2.2=0）時(shí)，三極管V1和V4導(dǎo)通，V2和V3截止，電機(jī)全速正轉(zhuǎn)。當(dāng)P2.1、P2.2輸出01H模型（P2.1=0，P2.2=1）時(shí)，V1和V4截止，V2和V3導(dǎo)通，電機(jī)全速反轉(zhuǎn)。在這里需要注意的問題的是，當(dāng)輸出全為1時(shí)，電機(jī)剎車，全為0時(shí)，電機(jī)滑行。工作狀態(tài)表如下：表1 電機(jī)工作狀態(tài)真值表P2.1P2.2狀態(tài)V1V2V3V410正轉(zhuǎn)100101反轉(zhuǎn)011011剎車

6、111100滑行0000從以上的分析可知基于單片機(jī)的直流電機(jī)PWM調(diào)速方案要用到D/A轉(zhuǎn)換器、模擬比較器，外圍電路比較復(fù)雜。1.2方案二基于FPGA的直流電機(jī)調(diào)速方案圖 2 基于FPGA的直流電機(jī)調(diào)速系統(tǒng)如圖2.所示為基于FPGA的直流電機(jī)調(diào)速方案的方框圖，F(xiàn)PGA中的數(shù)字PWM控制基于單片機(jī)PWM控制不同，用FPGA產(chǎn)生PWM波形，只需要FPGA內(nèi)部資源就可以實(shí)現(xiàn)，如數(shù)字比較器、鋸齒波發(fā)生器等均為FPGA內(nèi)部資源，我們只要直接調(diào)用就可以。外部端口U_D、EN1、Z/F、START接在鍵盤電路上，CLK2和CLK0接在外部時(shí)鐘電路上，所用到的時(shí)鐘頻率為100MHz和50MHz，其具體的連接方式

7、如圖3。其工作原理是：設(shè)定值計(jì)數(shù)器的設(shè)置PWM的占空比。當(dāng)U/D=1時(shí),輸入CLK2,使設(shè)定值計(jì)數(shù)器的輸出值增加, PWM的占空比增加,電機(jī)轉(zhuǎn)速加快;當(dāng)U/D =0時(shí)，輸入CLK2，使設(shè)定值計(jì)數(shù)器的輸出值減小,PWM的占空比減小,電機(jī)轉(zhuǎn)速變慢。在CLK0的作用下,鋸齒波計(jì)數(shù)器輸出周期性線性增加的鋸齒波。當(dāng)計(jì)數(shù)值小于設(shè)定值時(shí),數(shù)字比較器輸出高電平;當(dāng)計(jì)數(shù)值大于設(shè)定值時(shí),數(shù)字比較器輸出低電平,由此產(chǎn)生周期性的PWM波形。旋轉(zhuǎn)方向控制電路控制直流電動(dòng)機(jī)轉(zhuǎn)向和啟/停,該電路由兩個(gè)2選1的多路選擇器組成,Z/F鍵控制選擇PWM波形是從正端Z進(jìn)入H橋，還是從負(fù)端F進(jìn)入H橋，以控制電機(jī)的旋轉(zhuǎn)方向。當(dāng)Z/F=

8、1時(shí)，PWM輸出波形從正端Z進(jìn)入H橋，電機(jī)正轉(zhuǎn)。當(dāng) Z/F =0時(shí)，PWM輸出波形從負(fù)端F進(jìn)入H橋，電機(jī)反轉(zhuǎn)。Start鍵通過“與”門控制PWM輸出,實(shí)現(xiàn)對(duì)電機(jī)的工作停止/控制。當(dāng)START=1時(shí)，與門打開，允許電機(jī)工作。當(dāng)START=0時(shí)，與門關(guān)閉，電機(jī)停止轉(zhuǎn)動(dòng)。H橋電路由大功率晶體管組成，PWM輸出波形通過方向控制電路送到 H 橋, 經(jīng)功率放大以后對(duì)直流電機(jī)實(shí)現(xiàn)四象限運(yùn)行。并由EN1信號(hào)控制是否允許變速4。 與基于單片機(jī)的直流電機(jī)PWM調(diào)速方案相比，基于FPGA的直流電機(jī)PWM控制省去了外接的D/A轉(zhuǎn)換器和模擬比較器，F(xiàn)PGA外部連線很少，電路更加簡(jiǎn)單，便于控制。兼于FPGA的直流電機(jī)PW

9、M控制具有精度高，反應(yīng)快，外部連線少，電路簡(jiǎn)單，便于控制等優(yōu)點(diǎn)，因此本設(shè)計(jì)采用基于FPGA的直流電機(jī)PWM控制方案2。2、設(shè)計(jì)原理及其實(shí)現(xiàn)過程2.1設(shè)計(jì)總原理如圖3所示，基于FPGA的直流電機(jī)PWM控制電路主要由四部分組成：控制命令輸入模塊、控制命令處理模塊、控制命令輸出模塊、電源模塊。鍵盤電路、時(shí)鐘電路是系統(tǒng)的控制命令輸入模塊，向FPGA芯片發(fā)送命令，F(xiàn)PGA芯片是系統(tǒng)控制命令的處理模塊，負(fù)責(zé)接收、處理輸入命令并向控制命令輸出模塊發(fā)出PWM信號(hào)，是系統(tǒng)的控制核心?？刂泼钶敵瞿K由H型橋式直流電機(jī)驅(qū)動(dòng)電路組成，它負(fù)責(zé)接收由FPGA芯片發(fā)出的PWM信號(hào)，從而控制直流電機(jī)的正反轉(zhuǎn)、加速以及在線調(diào)

10、速。電源模塊負(fù)責(zé)給整個(gè)電路供電，保證電路能夠正常的運(yùn)行。圖3 FPGA直流電機(jī)PWM 控制電路在圖3中所示的FPGA是根據(jù)設(shè)計(jì)要求設(shè)計(jì)好的一個(gè)芯片，其內(nèi)部邏輯電路如圖4。START是電機(jī)的開啟端，U_D控制電機(jī)加速與減速，EN1用于設(shè)定電機(jī)轉(zhuǎn)速的初值，Z_F是電機(jī)的方向端口，選擇電機(jī)運(yùn)行的方向。CLK2和CLK0是外部時(shí)鐘端，其主要作用是向FPGA控制系統(tǒng)提供時(shí)鐘脈沖，控制電機(jī)進(jìn)行運(yùn)轉(zhuǎn)。通過鍵盤設(shè)置PWM信號(hào)的占空比。當(dāng)U_D=1時(shí), 表明鍵U_D按下，輸入CLK2使電機(jī)轉(zhuǎn)速加快；當(dāng)U/D =0，表明鍵U_D松開,輸入CLK2使電機(jī)轉(zhuǎn)速變慢，這樣就可以實(shí)現(xiàn)電機(jī)的加速與減速。Z_F鍵是電機(jī)運(yùn)轉(zhuǎn)的

11、方向按鍵，當(dāng)把Z_F鍵按下時(shí)，Z_F=1，電機(jī)正轉(zhuǎn)；反之Z/F =0時(shí)，電機(jī)反轉(zhuǎn)。START是電機(jī)的開啟鍵，當(dāng)START=1，允許電機(jī)工作；當(dāng)START=0時(shí)，電機(jī)停止轉(zhuǎn)動(dòng)。H橋電路由大功率晶體管組成，PWM輸出波形通過由兩個(gè)二選一電路組成的方向控制電路送到 H 橋, 經(jīng)功率放大以后對(duì)直流電機(jī)實(shí)現(xiàn)四象限運(yùn)行。并由EN1信號(hào)控制是否允許變速5。2.2設(shè)計(jì)總原理圖 圖5 總電路設(shè)計(jì)圖 2.3模塊設(shè)計(jì)和相應(yīng)模塊程序2.3.1 PWM脈沖調(diào)制信號(hào)電路模塊PWM脈寬調(diào)制信號(hào)產(chǎn)生電路由可控的加減計(jì)數(shù)器CNTA、5位二進(jìn)制計(jì)數(shù)器CNTB、數(shù)字比較器LPM_COMPARE三部分組成?？煽氐募訙p計(jì)數(shù)器做細(xì)分計(jì)數(shù)

12、器，確定脈沖寬度。當(dāng)U/D=1時(shí)，輸入CLK2,使設(shè)定值計(jì)數(shù)器的輸出值增加，PWM的占空比增加,電機(jī)轉(zhuǎn)速加快；當(dāng)U/D =0，輸入CLK2,使設(shè)定值計(jì)數(shù)器的輸出值減小,PWM的占空比減小，電機(jī)轉(zhuǎn)速變慢。5位二進(jìn)制計(jì)數(shù)器在CLK0的作用下,鋸齒波計(jì)數(shù)器輸出周期性線性增加的鋸齒波。當(dāng)計(jì)數(shù)值小于設(shè)定值時(shí)，數(shù)字比較器輸出高電平；當(dāng)計(jì)數(shù)值大于設(shè)定值時(shí),數(shù)字比較器輸出低電平，由此產(chǎn)生周期性的PWM波形。其內(nèi)部邏輯圖如圖6所示。圖 6 FPGA中的PWM脈寬調(diào)制信號(hào)產(chǎn)生電路可控的加減計(jì)數(shù)器CNTA中的端口U_D控制計(jì)數(shù)器的方向，EN1是計(jì)數(shù)器的使能端，控制計(jì)數(shù)器初值的變化。U_D=1時(shí)，加減計(jì)數(shù)器CNTA在

13、脈沖CLK2的作用下，每來一個(gè)脈沖，計(jì)數(shù)器CNTA加1，U_D=0時(shí)，每來一個(gè)脈沖，計(jì)數(shù)器CNTA減1。使能端EN1設(shè)定計(jì)數(shù)器值的初值，當(dāng)EN1由1變?yōu)?的時(shí)候，無論U_D如何表化，計(jì)數(shù)器的值都不會(huì)發(fā)生變化，這樣就完成了計(jì)數(shù)器的設(shè)定值，其仿真波形如圖7所示。圖 7 細(xì)分計(jì)數(shù)器的仿真波形2.3.2 二進(jìn)制計(jì)數(shù)器電路模塊CNTB是一個(gè)簡(jiǎn)單的5位二進(jìn)制計(jì)數(shù)器，它的工作原理和CNTA的原理很相似，我們只是在CNTA的時(shí)鐘端加了一個(gè)使能端EN1控制其加減的方向。而CNTB的時(shí)鐘端沒有加使能端，所以每來一個(gè)脈沖計(jì)數(shù)器加1，因?yàn)镃NTB是一個(gè)5位的二進(jìn)值計(jì)數(shù)器，所以當(dāng)計(jì)數(shù)器的值當(dāng)大于32時(shí)，計(jì)數(shù)器又重新從0

14、開始記數(shù)，從而產(chǎn)生周期性的線性增加的鋸齒波。其仿真波形如圖8。圖8 5位二進(jìn)制計(jì)數(shù)器仿真波形2.3.3 數(shù)字比較器模塊數(shù)字比較器是產(chǎn)生PWM波形的核心組成部件，可控的加減計(jì)數(shù)器CNTA和5位二進(jìn)制計(jì)數(shù)器CNTB同時(shí)加數(shù)字比較器LPM-COMPARE兩端作為兩路輸入信號(hào)，當(dāng)計(jì)數(shù)器CNTB輸出值小于細(xì)分計(jì)數(shù)器CNTA輸出的規(guī)定值時(shí), 比較器輸出高電平; 當(dāng)CNTB輸出值大于細(xì)分計(jì)數(shù)器CNTA輸出的規(guī)定值時(shí), 比較器輸出低電平。改變細(xì)分計(jì)數(shù)器的設(shè)定值, 就可以改變PWM輸出信號(hào)的占空比。為了便于觀察防真波形，我在CNTB的輸出加上B4.0，仿真波形如圖9。圖9 數(shù)字比較器的仿真波形2.3.4 細(xì)分計(jì)

15、數(shù)器電路模塊細(xì)分計(jì)數(shù)器CNTA是一個(gè)雙向計(jì)數(shù)器, 可以進(jìn)行加減計(jì)數(shù),由U_D控制其加/減計(jì)數(shù)方向, CLK是計(jì)數(shù)時(shí)鐘輸入端。為了便于連續(xù)變速控制, 在計(jì)數(shù)器的CLK端通過“與”門, 加入了CLK2外部變速控制附加時(shí)鐘, 并由EN1信號(hào)控制是否允許變速。在本次設(shè)計(jì)中直流電機(jī)轉(zhuǎn)速進(jìn)行了32級(jí)細(xì)分。其仿真波形如圖4.6，細(xì)分計(jì)數(shù)器的初值我設(shè)為08H，也就是十進(jìn)值的8，當(dāng)計(jì)數(shù)器CNTB的值小于8時(shí)，AGB輸出高電平，當(dāng)計(jì)數(shù)器CNTB的值大于8時(shí)，AGB的輸出值為低電平，從而產(chǎn)生PWM波形。圖10 A4.0=08H時(shí)電機(jī)加速PWM波形通過改變細(xì)分計(jì)數(shù)器的值就可以改變PWM的占空比，從而改變直流電機(jī)的速度

16、。在圖11中占空比D=8/32=0.25，在圖4.7中占空比D=4/32=0.125。通過以上兩組數(shù)據(jù)比較以及分析仿真波形我們可以看出，只要改變使能端電平的高低，便可以改變細(xì)分計(jì)數(shù)器的值，也就是改變細(xì)分計(jì)數(shù)器CNTA的初值，從而可以改變直流電機(jī)的占空比，改變直流電機(jī)的速度。圖11 A4.0=04H時(shí)電機(jī)減速PWM波形調(diào)節(jié)PWM波的占空比是電機(jī)調(diào)速的重要手段，若脈寬計(jì)數(shù)器CNTA的值逐漸增大，輸出脈沖的開啟時(shí)間變大，PWM占空比逐漸變大，功率器件輸出給電機(jī)電樞的能量增加，電機(jī)加速。若脈寬計(jì)數(shù)器定時(shí)器CNTA的值減小，輸出脈沖的開啟時(shí)間變小，PWM占空比逐漸變小，功率器件輸出給電機(jī)電樞的能量減少，

17、電機(jī)減速。當(dāng)電機(jī)得到加速信號(hào)，占空比增大至它可調(diào)范圍的最大值后保持，電機(jī)得到減速信號(hào)，占空比減小至它的可調(diào)范圍的最小值后保持。2.3.5 邏輯控制模塊如圖12所示FPGA中的工作/停止控制和正/反轉(zhuǎn)方向控制電路，其兩個(gè)二選一多路選擇器加上兩個(gè)與門根據(jù)邏輯原理組合而成。START鍵通過“與”門控制PWM輸出,實(shí)現(xiàn)對(duì)電機(jī)的工作/停止控制。當(dāng)START端接高電平時(shí)，表示電源接通，電機(jī)開始運(yùn)轉(zhuǎn)；當(dāng)START端接低電平時(shí)，電機(jī)停止運(yùn)轉(zhuǎn)。Z/F鍵控制選擇PWM波形是從正端Z進(jìn)入H橋，還是從負(fù)端F進(jìn)入H橋，以控制電機(jī)的旋轉(zhuǎn)方向。當(dāng)Z/F=1時(shí)PWM輸出波形從正端Z進(jìn)入H橋，電機(jī)正轉(zhuǎn)。當(dāng) Z/F =0時(shí)PWM

18、輸出波形從負(fù)端F進(jìn)入H橋，電機(jī)反轉(zhuǎn)。仿真如圖13所示。圖12 FPGA中的工作/停止控制和正/反轉(zhuǎn)方向控制電路圖13 正/反轉(zhuǎn)工作控制電路波形當(dāng)START=1時(shí)，與門打開，允許電機(jī)工作。當(dāng)START=0時(shí)，與門關(guān)閉，電機(jī)停止轉(zhuǎn)動(dòng)。仿真如圖14所示。圖14工作/停止電路波形2.4 電路的總仿真圖2.4.1正/反轉(zhuǎn)控制仿真鍵盤Z_F是電機(jī)的方向控制鍵。當(dāng)要求電機(jī)正轉(zhuǎn)時(shí)，只需要按下鍵Z_F，表示Z_F輸出高電平，即Z_F=1，電機(jī)正轉(zhuǎn)，如圖17所示。當(dāng)鍵Z_F松開時(shí)，Z_F0時(shí)，電機(jī)反轉(zhuǎn)，如圖15、圖16所示。圖17 電機(jī)正轉(zhuǎn)圖15 電機(jī)反轉(zhuǎn)圖16 電機(jī)正反轉(zhuǎn)2.4.2 啟/?？刂品抡鍿TART鍵是

19、電機(jī)的啟動(dòng)鍵，當(dāng)按下START鍵時(shí)，START=1,電機(jī)進(jìn)入運(yùn)行狀態(tài)，如圖18所示。反之，START=0時(shí)，電機(jī)停止，如圖19、圖20所示。圖18 啟動(dòng)仿真波形圖19 停止仿真波形圖20 啟/停仿真波形2.4.3 加/減速仿真鍵盤EN1控制電機(jī)是否允許變速。所以通過改變EN1便可以改變?cè)O(shè)定值H4.0的值，也就是設(shè)定值的初值，從而改變了直流電機(jī)的占空比，改變直流電機(jī)的速度，達(dá)到調(diào)速的目的。因?yàn)镃NTB是5位的計(jì)數(shù)器，所在本設(shè)計(jì)中直流電機(jī)轉(zhuǎn)速細(xì)分為32級(jí)。如圖21的占空比為2/32=0.0625，同理通過按鍵EN1該變H4.0的值便得到如圖22、23的PWM仿真波形，其占空比依次為0.125、0.

20、25，也就是占空比增大，電機(jī)的速度增加。根據(jù)以上的數(shù)據(jù)比較與仿真波形的分析可以看出，電機(jī)的速度在逐漸的增加。所以通過改變EN1的值可以改變直流電機(jī)的PWM占空比，從而改變直流電機(jī)的速度。圖21 H4.0=02H仿真波形圖22 H4.0=04H仿真波形圖23 H4.0=08H仿真波形2.4.4 仿真結(jié)果分析通過2.5.1到2.5.3的仿真波形分析可知，本設(shè)計(jì)中的各項(xiàng)功能夠很好的實(shí)現(xiàn)。在時(shí)鐘脈沖的作用下，計(jì)數(shù)器CNTA和CNTB都能按照事先設(shè)定好的規(guī)則進(jìn)行計(jì)數(shù)。CNTA是可控的加減計(jì)數(shù)器，U_D控制其計(jì)數(shù)的方向，EN1用于設(shè)定其初值，當(dāng)NE1由高電平變?yōu)榈碗娖綍r(shí)，就完成了設(shè)定值。CNTB是5位二進(jìn)

21、制計(jì)數(shù)器，其在時(shí)鐘脈沖CLK0的作用下一直加數(shù)，當(dāng)它加到32時(shí)就自動(dòng)返回到0再重新加數(shù)。兩路計(jì)數(shù)器同時(shí)加到數(shù)字比較器LMP_COMPARE上，當(dāng)CNTB的值小于設(shè)定值時(shí)，數(shù)字比較器輸出高電平，當(dāng)CNTB的值大于設(shè)定值時(shí)，數(shù)字比較器輸出低電平。因此改變?cè)O(shè)定值的大小就可以改變PWM波形的大小，也就是完成了電機(jī)的調(diào)速。Z_F是電機(jī)的方向按鍵，選擇PWM波形的進(jìn)入方向，當(dāng)其為1時(shí)，電機(jī)正轉(zhuǎn)，反之，反轉(zhuǎn)。至于電機(jī)的控制，是在它的輸入端加上兩個(gè)與門來控制電機(jī)的啟動(dòng)與停止。其具體的操作如下：當(dāng)按下鍵Z_F鍵時(shí)，電機(jī)正轉(zhuǎn)，松開鍵時(shí)，電機(jī)反轉(zhuǎn)。當(dāng)按下鍵START時(shí)，電機(jī)開始工作，松開時(shí)，電機(jī)停止工作。通過按鍵E

22、N1的閉合與斷開可以改變H4.0的值從而改變直流電機(jī)的PWM占空比，達(dá)到改變直流電機(jī)速度的目的。本設(shè)計(jì)采用VHDL設(shè)計(jì)FPGA 脈寬調(diào)制控制方案, 計(jì)算機(jī)仿真和對(duì)直流電機(jī)控制的結(jié)果表明,該電路能有效地產(chǎn)生PWM 控制信號(hào)控制電機(jī)的轉(zhuǎn)速, 控制精度由FPGA 中的數(shù)字比較器決定。在本設(shè)計(jì)中，采用的數(shù)字比較器為5位, 若增加數(shù)字比較器的位數(shù), 就可以提高電機(jī)轉(zhuǎn)速的控制精度。電路中省去了D/A 轉(zhuǎn)換器使電路變得更加簡(jiǎn)潔, 同時(shí)也降低控制器的成本。FPGA 內(nèi)部采用狀態(tài)機(jī)結(jié)構(gòu), 遇到干擾時(shí), 能很快從異常狀態(tài)轉(zhuǎn)入正常工作狀態(tài), 保證了控制系統(tǒng)具有高的可靠性。從以上的仿真中可以看出，基于FPGA的直流電

23、機(jī)的控制能夠達(dá)到很好的預(yù)期效果。3、課程設(shè)計(jì)結(jié)論及心得體會(huì)本次EDA課程設(shè)計(jì)題目為直流電機(jī)調(diào)速器設(shè)計(jì)，實(shí)現(xiàn)用PWM對(duì)于電機(jī)的控制。此次課設(shè)需要用硬件描述語(yǔ)言（VHDL）編寫程序，并在Quartus II軟件平臺(tái)上進(jìn)行程序的編譯和仿真，鎖定引腳并下載到可編程邏輯器件（試驗(yàn)箱）中，進(jìn)行硬件的測(cè)試。此次EDA課程設(shè)計(jì)歷時(shí)兩周時(shí)間，兩人一組合作進(jìn)行系統(tǒng)的設(shè)計(jì)。程序的編寫我們采用元件例化的形式，經(jīng)過思考和相互間的分析討論，將整個(gè)系統(tǒng)劃分3個(gè)功能模塊，彼此配合進(jìn)行3個(gè)功能模塊設(shè)計(jì)和程序的編寫。其間，我們亦遇到許多問題，諸如整個(gè)系統(tǒng)核心模塊計(jì)數(shù)過程的實(shí)現(xiàn)，時(shí)鐘頻率的設(shè)定等等。經(jīng)歷兩周時(shí)間的不懈努力和隊(duì)友之間

24、愈加默契的配合，我們終于完成預(yù)定的目的。雖然其中遇到很多困難，很多問題，但在我們兩人相互支持和鼓勵(lì)想下，都能夠得以順利的找到解決辦法或者改進(jìn)的方法，并在合作中相互提高，彼此進(jìn)步，在困難在中體會(huì)到合作的樂趣。EDA技術(shù)對(duì)于我們電子信息工程專業(yè)的學(xué)生來說是一本很重要的專業(yè)技術(shù)課程，EDA技術(shù)極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度，是一門實(shí)際應(yīng)用很廣泛的技術(shù)。現(xiàn)在對(duì)EDA的概念或范疇用得很寬。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有EDA的應(yīng)用。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機(jī)制造過程中，從設(shè)計(jì)、性能

25、測(cè)試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。所以，EDA課程的學(xué)習(xí)對(duì)于我們自身素質(zhì)和能力的提高有十分重要的積極作用，應(yīng)該很認(rèn)真的學(xué)習(xí)。4、儀器儀表清單 器件型號(hào)/參數(shù)數(shù)量SOPC/EDA開發(fā)系統(tǒng)GW481套微型計(jì)算機(jī)聯(lián)想1臺(tái)Quartus軟件6.01套表一 儀器儀表清單5、參考文獻(xiàn)1 潘松著.EDA技術(shù)實(shí)用教程(第二版). 北京：科學(xué)出版社,2005.2 康華光主編.電子技術(shù)基礎(chǔ) 模擬部分. 北京：高教出版社,2006.3 閻石主編.數(shù)字電子技術(shù)基礎(chǔ). 北京：高教出版社,2003.6、致謝這次課程設(shè)計(jì)感謝指導(dǎo)老師田漢平的悉心教導(dǎo)，也感謝其他老師對(duì)我們的幫助，同時(shí)感謝課程設(shè)計(jì)帶隊(duì)的老師們

26、。特別提出的是在本課題方案的選擇上，岳老師給予了我們很多建議，且在解決課程設(shè)計(jì)遇到的困難上，岳老師田老師給了我們很大的幫助。同樣感謝同學(xué)們的通力合作，成功不是屬于一個(gè)人的，而是屬于大家的。附錄 電路完整程序程序LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNTA ISPORT(CLK: IN STD_LOGIC; U,T:IN STD_LOGIC; EN: IN STD_LOGIC; M: OUT STD_LOGIC; CQ:OUT STD_LOGIC_VECTOR(4 D

27、OWNTO 0);END CNTA;ARCHITECTURE BEHAV OF CNTA ISSIGNAL CQL:STD_LOGIC_VECTOR( 4 DOWNTO 0);SIGNAL U_TEM :STD_LOGIC;SIGNAL T_TEM :STD_LOGIC;BEGINPROCESS(CLK)BEGIN IF CLK'EVENT AND CLK='1' THEN U_TEM<=U; T_TEM<=T; IF EN='1' THEN IF U_TEM='0' AND U='1' THENIF CQL="11111" THEN CQL<="11111" ELSE CQL<=CQL+1;END IF;ELSIF T_TEM='0' AND T='1' THENIF CQL="00000" THEN CQL<="00000&