觸發(fā)器和時(shí)序邏輯電路的分析

1、單元十一 觸發(fā)器和時(shí)序邏輯電路的分析內(nèi)容提要組合邏輯電路的輸出僅與輸入有關(guān)，而時(shí)序邏輯電路的輸出不僅與輸入有關(guān)而且與電路原來的狀態(tài)有關(guān)。組成數(shù)字電路的重要單元電路是觸發(fā)器。本單元主要介紹觸發(fā)器和同步時(shí)序邏輯電路的分析方法，同時(shí)對(duì)寄存器、計(jì)數(shù)器等常用集成時(shí)序邏輯電路以及異步時(shí)序邏輯電路的分析也給予了簡單介紹。學(xué)習(xí)目標(biāo)掌握多種觸發(fā)器及其時(shí)序邏輯電路的原理與分析方法。掌握數(shù)碼寄存器、移位寄存器、計(jì)數(shù)器與數(shù)/模和模/數(shù)轉(zhuǎn)換器的工作原理。了解時(shí)序邏輯電路器件功能表的讀法。應(yīng)用提示在擁有記憶功能的邏輯元件中，觸發(fā)器與時(shí)序邏輯電路是集成數(shù)字器件中數(shù)字系統(tǒng)的構(gòu)成和應(yīng)用的基礎(chǔ)，被廣泛應(yīng)用。11.1 觸發(fā)器雙穩(wěn)態(tài)

2、觸發(fā)器是組成時(shí)序邏輯電路的基本單元。它是一種具有記憶功能的邏輯元件，這是它區(qū)別于門電路的最大特點(diǎn)。雙穩(wěn)態(tài)觸發(fā)器有兩種相反的穩(wěn)定輸出狀態(tài)。按邏輯功能可分為觸發(fā)器、觸發(fā)器、D觸發(fā)器和T觸發(fā)器等。應(yīng)主要了解各種觸發(fā)器的邏輯功能及特點(diǎn)，內(nèi)部電路結(jié)構(gòu)只作為一般了解。因此本節(jié)重點(diǎn)介紹各類觸發(fā)器的邏輯功能。11.1.1 R-S觸發(fā)器1.基本 R-S觸發(fā)器觸發(fā)器有兩個(gè)穩(wěn)定的狀態(tài)，可用來表示數(shù)字0和1。按結(jié)構(gòu)的不同可分為，沒有時(shí)鐘控制的基本觸發(fā)器和有時(shí)鐘控制的門控觸發(fā)器?；綬S觸發(fā)器是組成門控觸發(fā)器的基礎(chǔ)，一般有與非門和或非門組成的兩種，以下介紹與非門組成的基本RS觸發(fā)器。用與非門組成的RS觸發(fā)器見圖11-1

3、-1。圖中為置1輸入端，為置0輸入端，都是低電平有效，、 為輸出端，一般以Q的狀態(tài)作為觸發(fā)器的狀態(tài)。圖11-1-1 與門非門組成的基本RS觸發(fā)器工作原理與真值表。(1)當(dāng)=0，=1時(shí)，因=0，2門的輸出端，門的兩輸入為1，因此門的輸出端。 (2)當(dāng)=1，=0時(shí)，因=0，門的輸出端Q=1，門的兩輸入為1，因此門的輸出端,(3)當(dāng)=1，=1時(shí)，門和門的輸出端被它們的原來狀態(tài)鎖定，故輸出不變。(4)當(dāng)=0，=0時(shí)，則有。若輸入信號(hào)=0，=0之后出現(xiàn)=1，=1，則輸出狀態(tài)不確定。因此=0，=0的情況不能出現(xiàn)。由以上分析可得到表11-1-1所示真值表。這里表示輸入信號(hào)到來之前Q的狀態(tài)，一般稱為現(xiàn)態(tài)。同時(shí)

4、，也可用表示輸入信號(hào)到來之后Q的狀態(tài)，一般稱為次態(tài)。Qn+10101101011Qnn00不定禁止表11-1-1 基本RS觸發(fā)器的真值表時(shí)間圖也稱為波形圖，用時(shí)間圖也可以很好的描述觸發(fā)器，時(shí)間圖分為理想時(shí)間圖和實(shí)際時(shí)間圖，理想時(shí)間圖是不考慮門電路延遲的時(shí)間圖，而實(shí)際時(shí)間圖考慮門電路的延遲時(shí)間。由與非門組成的RS觸發(fā)器理想時(shí)間圖見圖11-1-2。圖11-1-2 RS觸發(fā)器理想時(shí)間圖2.門控觸發(fā)器在數(shù)字系統(tǒng)中，為了協(xié)調(diào)一致地工作，常常要求觸發(fā)器有一個(gè)控制端，在此控制信號(hào)的作用下，各觸發(fā)器的輸出狀態(tài)有序地變化。具有該控制信號(hào)的觸發(fā)器稱為門控觸發(fā)器。門控觸發(fā)器按觸發(fā)方式可分為電位觸發(fā)、主從觸發(fā)和邊沿觸

5、發(fā)三類；按邏輯功能可分為觸發(fā)器、D觸發(fā)器、觸發(fā)器、T觸發(fā)器等四種類型。觸發(fā)器的重點(diǎn)是它的邏輯功能和觸發(fā)方式。(1)電路結(jié)構(gòu)與符號(hào)圖門控觸發(fā)器見圖11-1-3。圖中C為控制信號(hào)，也稱為時(shí)鐘信號(hào)，記為。當(dāng)門控信號(hào)為1時(shí)，信號(hào)可以通過，門，這時(shí)的門控觸發(fā)器就是與非門結(jié)構(gòu)的觸發(fā)器，當(dāng)門控信號(hào)為0時(shí)，信號(hào)被封鎖。 圖11-1-3 門控RS觸發(fā)器 (2)真值表由圖11-1-3可見，=1時(shí)、的作用。正好與基本觸發(fā)器中的、的作用相反，由此可得到門控觸發(fā)器的真值表如表11-1-3所示。表11-1-3 門控RS觸發(fā)器的真值表SRQ0101101000Qnn1111表11-1-2 門控RS觸發(fā)器的特性表 S R 0

6、 0 0 0 0 101允許 0 1 0 0 1 100允許 1 0 0 1 0 111允許 1 1 0 1 1 111不允許 (3)特性表根據(jù)以上分析可見觸發(fā)器的次態(tài)不僅與觸發(fā)器的輸入S、R有關(guān)，也與觸發(fā)器的現(xiàn)態(tài)有關(guān)。觸發(fā)器的次態(tài)與現(xiàn)態(tài)以及輸入S、R之間的真值表稱為特性表。由表11-1-3 門控RS觸發(fā)器的真值表可得到其特性表，如表11-1-2所示。(4)特性方程觸發(fā)器的次態(tài)與現(xiàn)態(tài)以及輸入S、R之間的關(guān)系式稱為特性方程。由特性表可得門控RS觸發(fā)器的特性方程為： (11-1-1)上式的約束條件為 (11-1-2)因此我們可以得到，基本RS觸發(fā)器的功能特點(diǎn)：有兩個(gè)互補(bǔ)的輸出端，有兩個(gè)穩(wěn)態(tài)。有復(fù)位

7、（使）、置位（使）、保持原狀態(tài)等三種功能。R為復(fù)位輸入端，S為置位輸入端。由于反饋線的存在，無論是復(fù)位還是置位，有效信號(hào)只須作用很短的時(shí)間。即“一觸即發(fā)”。例11.1 用與非門組成的基本RS觸發(fā)器，設(shè)初始狀態(tài)為0，已知輸入、端的電壓波形如圖11-1-5，試畫、端的輸出波形圖。解：由表11-2-3可畫出、的波形如圖11-1-5所示。為考慮門電路的延遲時(shí)間的情形。3.同步RS觸發(fā)器在實(shí)際應(yīng)用中，觸發(fā)器的工作狀態(tài)不僅要由R、S端的信號(hào)來決定，而且還希望觸發(fā)器按一定的節(jié)拍翻轉(zhuǎn)。為此，給觸發(fā)器加一個(gè)時(shí)鐘控制端，只有在端上出現(xiàn)時(shí)鐘脈沖時(shí)，觸發(fā)器的狀態(tài)才能變化。具有時(shí)鐘脈沖控制的觸發(fā)器，其狀態(tài)的改變與時(shí)鐘脈

8、沖同步，所以稱為同步觸發(fā)器。同步觸發(fā)器的電路結(jié)構(gòu)，如圖11-1-6(a)所示，圖（b）是它的邏輯符號(hào)。它由基本RS觸發(fā)器加、門構(gòu)成。、為控制門。只有在脈沖作用下，使控制門打開時(shí)，觸發(fā)信號(hào)才能輸入，基本觸發(fā)器的狀態(tài)才能翻轉(zhuǎn)。（a）邏輯圖 （b）邏輯符號(hào)圖11-1-6 同步RS觸發(fā)器邏輯功能，當(dāng)時(shí)，控制門、關(guān)閉，輸出都為1。這時(shí)，不管R端和S端的信號(hào)如何變化，觸發(fā)器的狀態(tài)保持不變。當(dāng)時(shí)，控制門、打開，R、S端的輸入信號(hào)能通過控制門，使基本RS觸發(fā)器的狀態(tài)得以翻轉(zhuǎn)。同步RS觸發(fā)器的功能表如表11-1-4所示。表11-1-4 同步RS觸發(fā)器的功能表R S功能說明0 00 00101保持原狀態(tài)0 10

9、10111置1（置位）1 01 00100清0（復(fù)位）1 11 101××輸出狀態(tài)不穩(wěn)定由表可以看出，圖11-1-5所示同步RS觸發(fā)器為高電平觸發(fā)有效，輸出狀態(tài)的轉(zhuǎn)換分別由和R、S控制。特性方程，是觸發(fā)器次態(tài)與輸入狀態(tài)R、S及現(xiàn)態(tài)之間的邏輯關(guān)系式稱為觸發(fā)器的特性方程。根據(jù)真值表可畫出RS觸發(fā)器的卡諾圖，如圖11-1-7所示。由此可得RS觸發(fā)器的特性方程為 (11-1-3) 波形圖，是觸發(fā)器的功能也可以用輸入輸出波形圖直觀地表示出來，圖11-1-9所示為同步RS觸發(fā)器的波形圖。圖11-1-9 所示為同步RS觸發(fā)器的波形圖在一個(gè)時(shí)鐘周期的整個(gè)高電平期間或整個(gè)低電平期間都能接收輸

10、入信號(hào)并改變狀態(tài)的觸發(fā)方式稱為電平觸發(fā)。由此引起的在一個(gè)時(shí)鐘脈沖周期中，觸發(fā)器發(fā)生多次翻轉(zhuǎn)的現(xiàn)象叫做空翻，見圖11-1-10?？辗且环N有害的現(xiàn)象，它使得時(shí)序電路不能按時(shí)鐘節(jié)拍工作，造成系統(tǒng)的誤動(dòng)作。圖11-1-10 同步RS觸發(fā)器的空翻波形造成空翻現(xiàn)象的原因是同步觸發(fā)器結(jié)構(gòu)的不完善，下面將討論的幾種無空翻的觸發(fā)器，都是從結(jié)構(gòu)上采取措施，從而克服了空翻現(xiàn)象。11.1.2 JK觸發(fā)器JK觸發(fā)器是一種功能比較完善，應(yīng)用極為廣泛的觸發(fā)器。(1)電路結(jié)構(gòu)和邏輯符號(hào)主從RS觸發(fā)器加二反饋線組成的JK觸發(fā)器如圖11-1-11所示。(2)特性方程將=Jn，代入主從RS觸發(fā)器的特性方程后得到主從觸發(fā)器的特性方

11、程為 (11-1-4)JK觸發(fā)器的邏輯功能與RS觸發(fā)器的邏輯功能基本相同，不同之處是JK觸發(fā)器沒有約束條件，在J=K=1時(shí)，每輸入一個(gè)時(shí)鐘脈沖后，觸發(fā)器向相反的狀態(tài)翻轉(zhuǎn)一次。圖11-1-12是 JK觸發(fā)器狀態(tài)卡諾圖，表11-1-5為JK觸發(fā)器的功能表。（a） 邏輯圖 （b） 邏輯符號(hào)圖11-1-11 主從JK觸發(fā)器 表11-1-5 JK觸發(fā)器的功能表J KQnQn+1功能說明0 00 00101保持原狀態(tài)0 10 10100清0（復(fù)位）1 01 00111置1（置位）1 11 10110每輸入一個(gè)脈沖輸出狀態(tài)改變一次例11-2 設(shè)主從JK觸發(fā)器的初始狀態(tài)為0，已知輸入J,K的波形圖如圖11-1

12、-14，畫出輸出Q的波形圖。解：所畫波形如圖11-1-14所示。畫主從觸發(fā)器的波形圖時(shí)，應(yīng)注意以下兩點(diǎn)：圖11-1-14 例11-2波形圖觸發(fā)器的觸發(fā)翻轉(zhuǎn)發(fā)生在時(shí)鐘脈沖的觸發(fā)沿（這里是下降沿）。在期間，如果輸入信號(hào)的狀態(tài)沒有改變，判斷觸發(fā)器次態(tài)的依據(jù)是時(shí)鐘脈沖下降沿前一瞬間輸入端的狀態(tài)。主從JK觸發(fā)器存在的問題一次變化現(xiàn)象。例11-3 主從JK觸發(fā)器如圖11-1-11（a）所示，設(shè)初始狀態(tài)為0，已知輸入J、K的波形圖如圖11-1-15，畫出輸出Q的波形圖。解：所畫波形如圖11-1-13所示。由此看出，主從JK觸發(fā)器在期間，僅管觸發(fā)信號(hào)有多次改變（見J端信號(hào)），但主觸發(fā)器只變化（翻轉(zhuǎn)）一次，這種

13、現(xiàn)象稱為“一次變化現(xiàn)象”。一次變化現(xiàn)象也是一種有害的現(xiàn)象，如果在CP=1期間，輸入端出現(xiàn)干擾信號(hào)，就可能造成觸發(fā)器的誤動(dòng)作。為了避免發(fā)生一次變化現(xiàn)象，在使用主從JK觸發(fā)器時(shí)，要保證在期間，J、K保持狀態(tài)不變。要解決一次變化問題，仍應(yīng)從電路結(jié)構(gòu)上入手，讓觸發(fā)器只接收CP觸發(fā)沿到來前一瞬間的輸入信號(hào)。這種觸發(fā)器稱為邊沿觸發(fā)器。圖11-1-15 主從JK觸發(fā)器的一次變化波形11.1.3觸發(fā)器1.觸發(fā)器邊沿觸發(fā)器不僅將觸發(fā)器的觸發(fā)翻轉(zhuǎn)控制在CP觸發(fā)沿到來的一瞬間，而且將接收輸入信號(hào)的時(shí)間也控制在CP觸發(fā)沿到來的前一瞬間。因此，邊沿觸發(fā)器既沒有空翻現(xiàn)象，也沒有一次變化問題，從而大大提高了觸發(fā)器工作的可靠

14、性和抗干擾能力。邊沿觸發(fā)器常用有“維持阻塞結(jié)構(gòu)邊沿型”和“CMOS主從結(jié)構(gòu)邊沿型”，下面以“CMOS主從邊沿D觸發(fā)器”為例介紹邊沿觸發(fā)器。D觸發(fā)器的邏輯功能：D觸發(fā)器只有一個(gè)觸發(fā)輸入端D，因此，邏輯關(guān)系非常簡單，如表11-1-6所示。表11-1-6 D觸發(fā)器功能表D功能說明001101010011輸出狀態(tài)同D電路結(jié)構(gòu)：圖11-1-16所示是用CMOS邏輯門和CMOS傳輸門組成的主從D觸發(fā)器。圖中，、和、組成主觸發(fā)器，、和、組成從觸發(fā)器。和為互補(bǔ)的時(shí)鐘脈沖。由于引入了傳輸門，該電路雖為主從結(jié)構(gòu)，卻沒有一次變化問題，具有邊沿觸發(fā)器的特性。圖11-1-16 CMOS主從結(jié)構(gòu)的邊沿觸發(fā)器工作原理：觸發(fā)

15、器的觸發(fā)翻轉(zhuǎn)分為兩個(gè)節(jié)拍：(1)當(dāng)變?yōu)?時(shí)，則變?yōu)?。這時(shí)開通，關(guān)閉。主觸發(fā)器接收輸入端D的信號(hào)。設(shè)，經(jīng)傳到的輸入端，使0，=1。同時(shí)，關(guān)閉，切斷了主、從兩個(gè)觸發(fā)器間的聯(lián)系，開通，從觸發(fā)器保持原狀態(tài)不變。(2)當(dāng)由1變?yōu)?時(shí)，則變?yōu)?。這時(shí)關(guān)閉，切斷了D信號(hào)與主觸發(fā)器的聯(lián)系，使D信號(hào)不再影響觸發(fā)器的狀態(tài)，而開通，將的輸入端與的輸出端連通，使主觸發(fā)器保持原狀態(tài)不變。與此同時(shí)，開通，關(guān)閉，將主觸發(fā)器的狀態(tài)0送入從觸發(fā)器，使=0，經(jīng)反相后，輸出。至此完成了整個(gè)觸發(fā)翻轉(zhuǎn)的全過程?？梢?，該觸發(fā)器是利用4個(gè)傳輸門交替地開通和關(guān)閉，將觸發(fā)器的觸發(fā)翻轉(zhuǎn)控制在CP下跳沿到來的一瞬間，并接收CP下跳沿到來前一瞬間

16、的D信號(hào)。如果將傳輸門的控制信號(hào)和互換，可使觸發(fā)器變?yōu)樯咸赜|發(fā)。通常，集成邊沿觸發(fā)器一般具有直接置0端和直接置1端如圖11-1-17所示。端和端的作用主要是用來給觸發(fā)器設(shè)置初始狀態(tài)，或?qū)τ|發(fā)器的狀態(tài)進(jìn)行特殊的控制。在使用時(shí)要注意，任何時(shí)刻，只能一個(gè)信號(hào)有效，不能同時(shí)有效。注意，該電路的和端都為高電平有效，作用沿為下跳沿。圖11-1-17 帶有RD和SD端的邊沿D觸發(fā)器邏輯符號(hào)例11-3 已知邊沿D觸發(fā)器的輸入D的波形圖如圖11-1-18所示，試畫出輸出Q的波形圖（設(shè)其初始狀態(tài)為0，作用沿為上升沿）。解：由于是邊沿觸發(fā)器，畫波形圖時(shí)，應(yīng)注意以下兩點(diǎn)：（1）觸發(fā)器的觸發(fā)翻轉(zhuǎn)發(fā)生在時(shí)鐘脈沖的觸發(fā)沿

17、（這里是上升沿）。（2）判斷觸發(fā)器次態(tài)的依據(jù)是時(shí)鐘脈沖觸發(fā)沿（這里是上升沿）前一瞬間輸入端的狀態(tài)。根據(jù)D觸發(fā)器的功能表可畫出輸出端Q的波形圖如圖11-1-18所示。圖11-1-18 波形圖本節(jié)思考題 1. 為什么說雙穩(wěn)態(tài)觸發(fā)器具有記憶功能？ 2. 畫出R-S、D觸發(fā)器的邏輯符號(hào)并列出其邏輯狀態(tài)表。11.2 寄存器11.2.1數(shù)碼寄存器寄存器由多個(gè)鎖存器或觸發(fā)器組成，用于存儲(chǔ)一組二進(jìn)制信號(hào)，是數(shù)字系統(tǒng)中常用的器件。以下介紹幾種常用的集成器。1.4位D型鎖存器7475是鎖存器結(jié)構(gòu)的寄存器，由4位D鎖存器構(gòu)成，在使能信號(hào)C的控制下鎖存輸入信號(hào)D，該鎖存器的流行符號(hào)與IEEE符號(hào)見圖11-2-1（1/

18、2芯片），功能見表11-2-1。 圖11-2-1 7475的流行符號(hào)與IEEE符號(hào)表11-2-1 7475功能表輸入輸出說明DCQ010存0存1保持111X0圖11-2-2是內(nèi)部結(jié)構(gòu)圖，從7475的內(nèi)部結(jié)構(gòu)來看，它是用門控D鎖存器組成，兩個(gè)鎖存器一組，共用一個(gè)門控信號(hào)，因此在門控信號(hào)C高電平期間，輸出端Q的狀態(tài)隨D端變化，當(dāng)門控信號(hào)C變成低電平之后，Q端狀態(tài)保持不變。注意這里C是電位信號(hào)。圖11-2-2 7475內(nèi)部結(jié)構(gòu)圖2.寄存器7417574175是觸發(fā)器結(jié)構(gòu)的數(shù)據(jù)寄存器，具有4個(gè)數(shù)據(jù)輸入端、公共清除端和時(shí)鐘端，輸出具有互補(bǔ)結(jié)構(gòu)。它的流行符號(hào)和符號(hào)如圖11-2-3所示，功能見表11-2-2

19、。表11-2-2 74175功能表輸入輸出說明DQ0XX0清0111置1100置010X保持圖11-2-4是74175的內(nèi)部結(jié)構(gòu)圖，它是由4位維持阻塞D觸發(fā)器組成，當(dāng)脈沖正沿到來時(shí)，D信號(hào)被送到Q端輸出。注意74175輸出端只在時(shí)鐘脈沖上升沿時(shí)隨輸入信號(hào)D變化；而74175只要門控端是高電平輸出端就隨D端的變化而變化。在脈沖的作用下四位信號(hào)同時(shí)輸入稱為并行輸入，在脈沖的作用下四位信號(hào)同時(shí)輸出稱為并行輸出。圖11-2-4 74175 內(nèi)部結(jié)構(gòu)邏輯圖3.寄存器7427374273是觸發(fā)器結(jié)構(gòu)的寄存器，具有公共清除端和時(shí)鐘端的8D觸發(fā)器，在時(shí)鐘正沿，Q端接收D端輸入的數(shù)據(jù)。該芯片常用在單片機(jī)系統(tǒng)中鎖

20、存數(shù)據(jù)信號(hào)等。符號(hào)見圖11-2-5，功能見表11-2-3。表11-2-3 74273功能表輸入輸出說明DQ0XX0清0111置1100置010X保持圖11-2-5 寄存器74273流行符號(hào)與IEEE符號(hào)以上寄存器電路，由于電路的結(jié)構(gòu)不同動(dòng)作特點(diǎn)也不同。使用時(shí)一定注意控制信號(hào)是電位還是脈沖。11.2.2 移位寄存器1. 移位寄存器框圖在時(shí)種信號(hào)的控制下，所寄存的數(shù)據(jù)依次向左（由低位向高位）或向右（由高位向低位）移位的寄存器稱為移位寄存器。根據(jù)移位方向的不同，有左移寄存器、右移寄存器和雙向寄存器之分。移位寄存器的原理圖如圖11-2-6所示。圖11-2-6 移位寄存器框圖一般移位寄存器具有如下全部或

21、部分輸入輸出端：并行輸入端：寄存器中的每一個(gè)觸發(fā)器輸入端都是寄存器的并行數(shù)據(jù)輸入端。并行輸出端：寄存器中的每一個(gè)觸發(fā)器輸出端都是寄存器的并行數(shù)據(jù)輸出端。移位脈沖CP端： 寄存器的移位脈沖。串行輸入端：寄存器中最左側(cè)或最右側(cè)觸發(fā)器的輸入端是寄存器的串行數(shù)據(jù)輸入端。串行輸出端：寄存器中最左側(cè)或最右側(cè)觸發(fā)器的輸出端是寄存器的串行數(shù)據(jù)輸出端。置0端：將寄存器中的所有觸發(fā)器置0。置1端：將寄存器中的所有觸發(fā)器置1。移位/并入控制：控制寄存器是否進(jìn)行數(shù)據(jù)串行移位或數(shù)據(jù)并行輸入。左/右移位控制端：控制寄存器的數(shù)據(jù)移位方向。以上介紹的這些輸入、輸出和控制端并不是每一個(gè)移位寄存器都具有，但是移位寄存器一定有移位

22、脈沖端。由邊沿觸發(fā)器組成的移位寄存器電路如圖11-2-7所示，其中串行輸入的數(shù)據(jù)在時(shí)鐘脈沖的作用下移動(dòng)。圖11-2-7 邊沿RS觸發(fā)器組成的移位寄存器2. 移位寄存器7416474164是8位串入并出的移位寄存器，圖11-2-8為它的邏輯符號(hào)。74164由8個(gè)具有異步清除端的RS觸發(fā)器組成，具有時(shí)鐘端CLK、清除端、串行輸入端A和B和8個(gè)輸出端。圖11-2-9是74164的第一級(jí)電路，通過它可以分析74164的功能。從圖中可以看出74164是低電平清0。輸入端A和B之間是與邏輯關(guān)系， 當(dāng)A和B都是高電平時(shí)，相當(dāng)于串行數(shù)據(jù)端接高電平，而其中若有一個(gè)是低電平就相當(dāng)于串行數(shù)據(jù)端接低電平，一般將A和B

23、端并接在一起使用。的功能見表11-2-4。表11-2-4 74164功能表輸入輸出說明 A B x 0 x x0 1 x x 1 1 1 1 0 x 1 x 00 0 0 1 0 0 清0保持移入1移入0移入0圖11-2-10是使用74164的數(shù)碼管驅(qū)動(dòng)電路，圖中U1的串行輸入端用于接收欲顯示的數(shù)據(jù)，而時(shí)鐘端用于將數(shù)據(jù)移到74164中。使用這種方式顯示數(shù)據(jù)，首先要將數(shù)據(jù)編碼，例如，顯示數(shù)字3，則移入74164的數(shù)據(jù)應(yīng)為00001101，各位數(shù)據(jù)對(duì)應(yīng)于數(shù)碼管的各段筆畫a、b、c、d、e、f、g和小數(shù)點(diǎn)。該電路可以和單片機(jī)、微機(jī)和可編程控制器等裝置連接，用于顯示數(shù)據(jù)。若是幾百個(gè)這樣的電路串連，可以

24、節(jié)約大量的I/O接口。若使用單片機(jī)的串行通訊口與該電路連接，使用起來更加方便。圖11-2-10 用74164顯示數(shù)碼的電路本節(jié)思考題 1. 數(shù)碼寄存器和移位寄存器有什么區(qū)別？ 2. 分析已學(xué)過的各種類型觸發(fā)器中，哪些能用作移位寄存器？為什么？11.3計(jì)數(shù)器計(jì)數(shù)器是最常見的時(shí)序電路，它常用于計(jì)數(shù)、分頻、定時(shí)及產(chǎn)生數(shù)字系統(tǒng)的節(jié)拍脈沖等，其種類很多，劃分如下：按照觸發(fā)器是否同時(shí)翻轉(zhuǎn)可分為同步計(jì)數(shù)器或異步計(jì)數(shù)器按照計(jì)數(shù)順序的增減，分為加、減計(jì)數(shù)器，計(jì)數(shù)順序增加稱為加計(jì)數(shù)器，計(jì)數(shù)順序減少稱為減計(jì)數(shù)器，計(jì)數(shù)順序可增可減稱為可逆計(jì)數(shù)器按計(jì)數(shù)容量（M）和構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)（N）之間的關(guān)系可分為二進(jìn)制和非

25、二十進(jìn)制計(jì)數(shù)器。計(jì)數(shù)器所能記憶的時(shí)鐘脈沖個(gè)數(shù)（容量）稱為計(jì)數(shù)器的模。當(dāng)時(shí)為二進(jìn)制否則非二進(jìn)制計(jì)數(shù)器。當(dāng)然二進(jìn)制計(jì)數(shù)器又可稱為計(jì)數(shù)器。11.3.1 二進(jìn)制計(jì)數(shù)器1. 同步二進(jìn)制加法計(jì)數(shù)器 同步二進(jìn)制加法計(jì)數(shù)器的只要有時(shí)鐘脈沖就翻轉(zhuǎn)，而要在為1時(shí)翻轉(zhuǎn)，要在和都是1時(shí)翻轉(zhuǎn)，由此類推，若要Qn 翻轉(zhuǎn)必須、和都為1。若用JK觸發(fā)器組成同步二進(jìn)制加法計(jì)數(shù)器，則每一個(gè)觸發(fā)器的翻轉(zhuǎn)的條件是 (11-3-1)根據(jù)這個(gè)規(guī)律可以畫出如圖11-3-1所示的同步二進(jìn)制加法計(jì)數(shù)器的邏輯圖。圖11-3-1 同步二進(jìn)制加法計(jì)數(shù)器的邏輯圖計(jì)數(shù)器是四位二進(jìn)制加法計(jì)數(shù)器。 圖11-3-2是的流行符號(hào)和IEEE符號(hào)圖，功能見表11-

26、3-1。它具有同步預(yù)置、清除、使能控制ENT、ENP和紋波進(jìn)位端RCO，計(jì)數(shù)器在時(shí)鐘上升沿時(shí)進(jìn)行預(yù)置、清除和計(jì)數(shù)器操作。2.異步二進(jìn)制加法計(jì)數(shù)器首先分析二進(jìn)制加法計(jì)數(shù)狀態(tài)表。可以看出，當(dāng)從1變0時(shí)，發(fā)生變化，而只有當(dāng)從1 變?yōu)?時(shí)，才發(fā)生變化，由此可以得出結(jié)論，異步二進(jìn)制加法計(jì)數(shù)器各位觸發(fā)器的翻轉(zhuǎn)發(fā)生在前一位輸出從1變0的時(shí)刻。用JK觸發(fā)器實(shí)現(xiàn)4位異步二進(jìn)制加法計(jì)數(shù)器見圖11-3-3。圖11-3-3 4位異步二進(jìn)制加法計(jì)數(shù)器74293是集成4位異步二進(jìn)制加法計(jì)數(shù)器，具有二分頻和八分頻能力，邏輯符號(hào)如圖11-3-4所示。圖11-3-4 74293集成計(jì)數(shù)器邏輯符號(hào)內(nèi)部邏輯圖見圖11-3-5。從邏

27、輯圖可知它由一個(gè)2進(jìn)制和一個(gè)8進(jìn)制計(jì)數(shù)器組成，兩個(gè)計(jì)數(shù)器各具有時(shí)鐘端、，兩個(gè)計(jì)數(shù)器具有相同的清除端(1) (2)。74293的功能表見表11-3-2。該計(jì)數(shù)器可以接成2進(jìn)制，8進(jìn)制和16進(jìn)制，使用起來非常靈活。圖11-3-5 74293內(nèi)部邏輯圖表11-3-2 74293功能表輸入輸出 Q1 1 x x0 x x 0 清0計(jì)數(shù)計(jì)數(shù)11.3.2十進(jìn)制計(jì)數(shù)器1. 同步十進(jìn)制加法計(jì)數(shù)器下面以JK觸發(fā)器為例討論同步十進(jìn)制加法計(jì)數(shù)器。表11-3-3 十進(jìn)制計(jì)數(shù)器狀態(tài)表計(jì)數(shù)脈沖 12345678910110 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00

28、1 1 11 0 0 01 0 0 10 0 0 0從狀態(tài)表11-3-3可以看出，在第10個(gè)脈沖到來之前的情況，與同步二進(jìn)制計(jì)數(shù)器相同，只要在第10個(gè)脈沖后，解決如下問題。（1）使和保持不變。從狀態(tài)表可以看出，為1時(shí)，和保持為零，所以可以取信號(hào)保持為0，只要為0，就保持不變。（2）使和翻轉(zhuǎn)置0，自由翻轉(zhuǎn)，當(dāng)?shù)?0個(gè)脈沖到來前=1所以當(dāng)?shù)?0個(gè)脈沖到來后，=0。從狀態(tài)表可以看出，只有當(dāng)自己為1時(shí)，同時(shí)也為1時(shí)，才置0。從以上分析我們有如下驅(qū)動(dòng)方程： (11-3-2) (11-3-3) (11-3-4) (11-3-5)圖11-3-6 同步十進(jìn)制加法計(jì)數(shù)器電路由此可以畫出如圖11-3-6所示邏輯電

29、路圖。74160是可預(yù)置數(shù)十進(jìn)制同步加法計(jì)數(shù)器，它的流行符號(hào)與IEEE符號(hào)見圖11-3-7。它具有數(shù)據(jù)輸入端A、B、C和D，置數(shù)端、清除端和計(jì)數(shù)控制端和，為方便級(jí)連，設(shè)置了輸出端。圖11-3-7 74160同步十進(jìn)制計(jì)數(shù)器的符號(hào)當(dāng)置數(shù)端=0、=1、脈沖上升沿時(shí)預(yù)置數(shù)。當(dāng)=1而時(shí)，輸出數(shù)據(jù)和進(jìn)位保持。當(dāng)時(shí)計(jì)數(shù)器保持，但。=，電路工作在計(jì)數(shù)狀態(tài)。詳細(xì)功能見功能表11-3-4。表11-3-4 74160功能表輸入輸出 0 x x x1 0 x x1 1 1 11 1 0 x 1 1 x 0xxx異步清除同步預(yù)置計(jì)數(shù)保持保持同步二進(jìn)制計(jì)數(shù)器的功能同，它也是直接清零的計(jì)數(shù)器。是可預(yù)置數(shù)同步可逆（加減）十

30、進(jìn)制計(jì)數(shù)器。2.異步十進(jìn)制加法計(jì)數(shù)器根據(jù)十進(jìn)制加法計(jì)數(shù)的規(guī)律，要組成十進(jìn)制加法計(jì)數(shù)器，關(guān)鍵是從狀態(tài)跳過6個(gè)狀態(tài)進(jìn)入態(tài)，要使態(tài)進(jìn)入態(tài)需要解決如下問題：第一問題：的時(shí)鐘。當(dāng)和都為1時(shí)，從0變?yōu)?，當(dāng)和為0時(shí)，要從1變?yōu)?，由此可以知道，的時(shí)鐘脈沖不能來自與，只能來自。第二問題：保持和為0。當(dāng)變?yōu)闀r(shí)，要1和保持0不變，保持信號(hào)來自，因?yàn)闉?時(shí)，需要保持和為0不變?nèi)粲糜糜|發(fā)器實(shí)現(xiàn)四位異步十進(jìn)制計(jì)數(shù)器，從以上討論可以得到如下驅(qū)動(dòng)信號(hào)。是自由翻轉(zhuǎn)的觸發(fā)器，所以需要用保持和為0，所以根據(jù)觸發(fā)器的特性方程有： (11-3-6) (11-3-7)只要保持為0，就會(huì)保持不變，因?yàn)榈臅r(shí)鐘端是的輸出，所以是自由翻轉(zhuǎn)的

31、觸發(fā)器 (11-3-8)在和為1時(shí)，從0變?yōu)?，當(dāng)和為0時(shí)，從1變?yōu)?，根據(jù)觸發(fā)器的特性方程，有 (11-3-9) (11-3-10)由驅(qū)動(dòng)方程有圖11-3-8所示的邏輯圖。圖11-3-8 異步十進(jìn)制加法計(jì)數(shù)器就是按上述原理制成的異步十進(jìn)制計(jì)數(shù)器，符號(hào)示于圖11-3-9。該計(jì)數(shù)器是由一個(gè)二進(jìn)制計(jì)數(shù)器和一個(gè)五進(jìn)制計(jì)數(shù)器組成，其中時(shí)鐘和輸出組成二進(jìn)制計(jì)數(shù)器，時(shí)鐘和輸出端、組成五進(jìn)制計(jì)數(shù)器。另外這兩個(gè)計(jì)數(shù)器還有公共置0端(1)(2)和公共置1端(1)。該計(jì)數(shù)器之所以分成二、五進(jìn)制兩個(gè)計(jì)數(shù)器，就是為了使用靈活，例如它本身就是二、五進(jìn)制計(jì)數(shù)器，若將QA連接到CKB就得到十進(jìn)制計(jì)數(shù)器。該計(jì)數(shù)器功能見表11

32、-3-6。圖11-3-9 74290的邏輯符號(hào)表11-3-6 74290功能表輸入輸出 1 1 0 x1 1 x 0x x 1 1x 0 x 00 x 0 x0 x x 0x 0 0 x0 0 0 00 0 0 01 0 0 1計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)計(jì)數(shù)本節(jié)思考題1. 某機(jī)械設(shè)備用一個(gè)20位的二進(jìn)制計(jì)數(shù)器，它最多能記多少個(gè)脈沖？2. 加法計(jì)數(shù)器和加法器的區(qū)別是什么？11.4 數(shù)/模和模/數(shù)變換器11.4.1數(shù)/模變換器數(shù)字電路處理的信號(hào)一般是多位二進(jìn)制信息。因此，數(shù)/模轉(zhuǎn)換器的輸入數(shù)字信號(hào)是二進(jìn)制數(shù)字量，輸出模擬信號(hào)則是與輸入數(shù)字量成正比的電壓或電流。數(shù)/模轉(zhuǎn)換器的組成如圖11-4-1所示。圖11-4-

33、1 DA轉(zhuǎn)換器框圖圖中寄存器用來暫時(shí)存放數(shù)字量D。寄存器的輸入可以是并行輸入，也可以是串行輸入，但輸出只能是并行輸出。通常輸入寄存器的數(shù)字量D都是存放數(shù)字碼。n位寄存器的輸出分別控制N個(gè)模擬開關(guān)的接通或斷開。每個(gè)模擬開關(guān)相當(dāng)于一個(gè)單刀雙擲開關(guān)，它們分別與電阻譯碼電路的n個(gè)支路相連。當(dāng)輸入數(shù)字量為l時(shí)，開關(guān)將參考電壓UR按位切換到電阻譯碼電路；當(dāng)輸入數(shù)字量為0時(shí)，開關(guān)接通到地，從而使電阻譯碼網(wǎng)絡(luò)輸出電壓(或電流)的大小與輸入數(shù)字量成正比。電阻譯碼電路是一個(gè)加權(quán)求和電路。它把輸入數(shù)字量的各位I按權(quán)變成相應(yīng)的電流，再通過運(yùn)算放大器轉(zhuǎn)換成模擬電壓U0。1.權(quán)電阻DA轉(zhuǎn)換器(1)電路組成：圖11-4-2

34、所示為一個(gè)4位權(quán)電阻DAC的電路圖。它包括四部分:參考電壓UR；電子開關(guān)；權(quán)電阻求和網(wǎng)絡(luò)；運(yùn)算放大器。(2)工作原理：有一個(gè)以二進(jìn)制數(shù)碼表示的4位數(shù)字量，。用4位二進(jìn)制代碼0分別控制電子開關(guān)。如，接； =0，接地。當(dāng)接時(shí)，該支路中的電阻便得到電流，否則該支路得不到電流，各支路的總電流流到上便建立起輸出電壓。圖11- 4 -2 4位權(quán)電阻DAC例如，則R上有電流，上有電流，I為R與兩電阻上電流之和。因?yàn)檫\(yùn)算放大器輸入阻抗很大，不需輸入電流，所以該電流流入中，又因?yàn)檫\(yùn)放反相輸入端是"虛地"，所以，圖11-4-2中的權(quán)電阻求和網(wǎng)絡(luò)存在如下關(guān)系式，這里，可能取“1”或“0”。正是說

35、明了輸入數(shù)字量轉(zhuǎn)換成了模擬量輸出。對(duì)于則：即模擬量輸出的大小直接與輸入二進(jìn)制數(shù)的大小成正比，其比例系數(shù)為，其中為參考電壓。由于這里電阻的數(shù)值是按照二進(jìn)制不同的位權(quán)值進(jìn)行匹配的，所以叫做權(quán)電阻求和網(wǎng)絡(luò)。(3)特點(diǎn)：權(quán)電阻DAC的數(shù)字量各位同時(shí)轉(zhuǎn)換，速度快，這種轉(zhuǎn)換叫做并行數(shù)/模轉(zhuǎn)換;這種轉(zhuǎn)換器的位數(shù)越多，需要的權(quán)電阻越多，而且各個(gè)電阻的阻值差也越大，如有10位，最小的電阻，則最大的電阻，阻值范圍大，如果想制成集成片非常困難；這種轉(zhuǎn)換的精度與各電阻關(guān)系極大，在大范圍內(nèi)又要高精度，實(shí)在無法做到，因此權(quán)電阻用得很少，但它的轉(zhuǎn)換思路是頗為有用的。2.T型電阻網(wǎng)絡(luò)DA轉(zhuǎn)換器電路工作原理：T型電阻網(wǎng)絡(luò)的基本

36、結(jié)構(gòu)如圖11-4-3所示。圖11-4-3 T型電阻網(wǎng)絡(luò)基本結(jié)構(gòu)這是一個(gè)四級(jí)的T型網(wǎng)絡(luò)。電阻值為R和的電阻構(gòu)成T型。由圖11-4-3可知，由節(jié)點(diǎn)AA'向右看的等效電阻為R，而由各點(diǎn)向右看的等效電阻值也都是R。因此有： (11-4-1) (11-4-2) (11-4-3) (11-4-4) (11-4-5)這種網(wǎng)絡(luò)可以類推到N級(jí)。圖11-4-4是一個(gè)數(shù)字量輸入為4位的T型網(wǎng)絡(luò)DA轉(zhuǎn)換器原理圖。同樣，圖中電阻值為R和2R的電阻構(gòu)成了型網(wǎng)路。表示4位二進(jìn)制輸入信號(hào)，為高位，為低位。是四個(gè)電子模擬開關(guān)，當(dāng)某一位數(shù)，即表示接l，這時(shí)相應(yīng)電阻的電流流向，當(dāng)，即表示接0，則流過相應(yīng)電阻的電流流向到地。

37、圖11-4-4 N級(jí)結(jié)構(gòu)圖因此，運(yùn)算放大器的輸入電流I01由下式?jīng)Q定 (11-4-6)圖11-4-4中的運(yùn)算放大器接成反相放大器的形式，其輸出電壓由下式?jīng)Q定: (11-4-7)即輸出的模擬電壓與輸入的數(shù)字信號(hào)的狀態(tài)以及位權(quán)成正比。若取，則轉(zhuǎn)換后的輸出電壓表示為： (11-4-8)如果電阻網(wǎng)絡(luò)由N級(jí)組成，則轉(zhuǎn)換后的輸出電壓表示為： (11-4-9)數(shù)模轉(zhuǎn)換器的主要參數(shù)。(1)分辨率是指對(duì)輸出最小電壓的分辨能力。它用輸入數(shù)碼只有最低有效位為1時(shí)的輸出電壓與輸入數(shù)碼為全1時(shí)輸出滿量程電壓之比來表示，即分辨率 (11-4-10)如果輸出模擬電壓滿量程為l0V，那么10位能夠分辨的最小電壓為，而8位能分

38、辨的最小電壓為?？梢姷奈粩?shù)越多，分辨出最小電壓的能力越強(qiáng)，故有時(shí)也用輸入數(shù)碼的位數(shù)來表示分辨率，如10位的分辨率為10位。(2)絕對(duì)誤差又稱絕對(duì)精度，是指當(dāng)輸入數(shù)碼為全1時(shí)所對(duì)應(yīng)的實(shí)際輸出電壓與電路理論電壓值之差。設(shè)計(jì)時(shí)，一般要求小于所對(duì)應(yīng)的輸出電壓值。因此，絕對(duì)誤差與位數(shù)有關(guān)，位數(shù)N越多，愈小，精度則愈高。(3)轉(zhuǎn)換速度是指從送入數(shù)字信號(hào)起，到輸出電流或電壓達(dá)到穩(wěn)態(tài)值所需要的時(shí)間。因此，也稱作輸出建立時(shí)間。一般位數(shù)愈多，轉(zhuǎn)換時(shí)間愈長。也就是說精度與速度是相互矛盾的。3.集成DA轉(zhuǎn)換器集成DA轉(zhuǎn)換器芯片通常只將T型(倒T型)電阻網(wǎng)絡(luò)、模擬開關(guān)等集成到一塊芯片上，多數(shù)芯片中并不包含運(yùn)算放大器。構(gòu)

39、成D/A轉(zhuǎn)換器時(shí)要外接運(yùn)算放大器，有時(shí)還要外接電阻。常用的DA轉(zhuǎn)換器芯片有8位、l0位、12位、16位等品種。這里主要介紹8位DA轉(zhuǎn)換器，其型號(hào)為的內(nèi)部原理框圖和外部引線排列如圖11-4-5所示。由圖可知，芯片內(nèi)部主要由三部分組成:兩個(gè)8位鎖(寄)存器，即輸入鎖存器和鎖存器，可以進(jìn)行兩次緩沖操作，使操作形式靈活、多樣；控制電路由等門電路組成，實(shí)現(xiàn)對(duì)鎖存器的多種控制；8位轉(zhuǎn)換器，主要由倒T型電阻網(wǎng)絡(luò)組成，參考電壓U和求和運(yùn)算放大器需要外接。原理框圖：圖11-4-5 DAC0832原理框圖和引線圖的管腳使用說明：0 數(shù)字信號(hào)輸入端，為最高位，為最低位。允許輸入鎖存，高電平有效。：片選輸入，低電平有

40、效。：寫信號(hào)（1）輸入，低電平有效。由圖11-4-5（a）可知， 。只有當(dāng)，=0時(shí)，A點(diǎn)為高電平1，輸入鎖存器處于導(dǎo)通狀態(tài)，允許數(shù)據(jù)輸入；而當(dāng)=1時(shí)，輸入數(shù)據(jù)0被鎖存。：寫信號(hào)（2）輸入，低電平有效。：傳送控制信號(hào)輸入端，低電平有效。數(shù)據(jù)D7D0被鎖存后，能否進(jìn)行D/A轉(zhuǎn)換還要看B點(diǎn)的電平。=1時(shí)，使鎖存于輸入器中的數(shù)據(jù)被鎖存于鎖存器進(jìn)行轉(zhuǎn)換，否則將停止轉(zhuǎn)換。使用該芯片時(shí)，可采用雙緩沖方式，即兩級(jí)鎖存都受控;也可以用單級(jí)緩沖方式，即只控制一級(jí)鎖存，另一級(jí)始終直通；還可以讓兩級(jí)都直通，隨時(shí)對(duì)輸入數(shù)字信號(hào)進(jìn)行D/A轉(zhuǎn)換。因此，這種結(jié)構(gòu)的轉(zhuǎn)換器使用起來非常靈活方便。F 參考電壓輸入端，可在范圍內(nèi)選擇

41、。 電流輸出1。 電流輸出2。反饋電阻引線端。:電源電壓，可在范圍內(nèi)選擇。最佳工作狀態(tài)電壓為。 模擬信號(hào)接地端。 數(shù)字信號(hào)接地端。3的應(yīng)用用構(gòu)成單極性D/A轉(zhuǎn)換器的典型接線如圖11-4-6所示。如果在圖11-4-6電路的基礎(chǔ)上再加一級(jí)放大器，就構(gòu)成了雙極性電壓輸出，如圖11-4-7所示。 當(dāng)參考電壓為UR時(shí)， (11-4-11) 圖11- 4 -7 雙極性輸出D/A轉(zhuǎn)換器由輸出模擬電壓的表達(dá)式可知，若參考電壓為負(fù)，則輸入數(shù)字信號(hào)最高值為1時(shí)，為負(fù)值；當(dāng)時(shí)，為正值。所以，最高位起到了符號(hào)位的作用。當(dāng)為正時(shí)，同樣可起到符號(hào)位的作用，但時(shí)為正值，時(shí)為負(fù)值。11.4.2模數(shù)轉(zhuǎn)換器1. 轉(zhuǎn)換的一般過程轉(zhuǎn)

42、換的目的是將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，所以轉(zhuǎn)換電路的輸入是連續(xù)變化的模擬信號(hào)，輸出則是離散的二進(jìn)制數(shù)字信號(hào)。從輸入到輸出，一般要經(jīng)過采樣、保持、量化和編碼四個(gè)步驟，才能完成轉(zhuǎn)換。把隨時(shí)間連續(xù)變化的模擬信號(hào)變換成對(duì)應(yīng)的離散數(shù)字信號(hào)，首先要按一定的時(shí)間間隔取出模擬信號(hào)的值，這一過程叫采樣。采樣定理是為了保證采樣后的信號(hào)能恢復(fù)原來的模擬信號(hào)，要求采樣的頻率與被采樣的模擬信號(hào)的最高頻率應(yīng)滿足下面關(guān)系： (11-4-12)由于模/數(shù)轉(zhuǎn)換需要一定的時(shí)間，在這段時(shí)間內(nèi)模擬信號(hào)應(yīng)保持不變，因此要求采樣后的模擬信號(hào)值必須保持一段時(shí)間，這一過程稱為保持。圖11-4-8是模擬信號(hào)、采樣信號(hào)及采樣后保持的信號(hào)波形圖。圖

43、中，為輸入模擬信號(hào)；為采樣信號(hào)，頻率為；為采樣保持后的輸出信號(hào)，每個(gè)采樣值保持的時(shí)間為。只要高于最高頻率的兩倍，則從輸出信號(hào)中可以恢復(fù)輸入模擬信號(hào)。圖11-4-8 模擬信號(hào)、采樣信號(hào)、保持信號(hào)波形圖經(jīng)采樣、保持所得電壓信號(hào)仍是模擬量，不是數(shù)字量。量化和編碼就是由模擬量轉(zhuǎn)換成數(shù)字量的過程，亦即轉(zhuǎn)換的主要階段。量化是將采樣、保持電路輸出信號(hào)Uo進(jìn)行離散化的過程。離散后的電平稱為量化電平。用二進(jìn)制數(shù)表示量化電平即為編碼。任何一個(gè)數(shù)字量的大小，都是以某個(gè)最小數(shù)字量單位的整數(shù)倍來表示的，在用數(shù)字量表示模擬電壓時(shí)，也是如此。最小數(shù)字量單位，就是量化單位。將采樣電壓按一定的等級(jí)進(jìn)行分割，也就是說用近似的方法

44、取值，這就不可避免地帶來了誤差，這種誤差稱之為量化誤差。誤差的大小取決于量化的方法。各種量化方法中，對(duì)模擬量分割的等級(jí)越多，誤差則越小。量化方法一般有兩種。一種是采用只舍不入的方法。另一種是采用四舍五入的方法。例如，量化單位為，對(duì)于，只舍不入方法取，而四舍五入方法則取。由于前者只舍不入，而后者有舍有入，所以后者較前者誤差來得小。前者誤差最大為，后者為。采樣、保持電路的基本組成如圖11-4-9所示。該電路由一個(gè)存儲(chǔ)電容C、一個(gè)場效應(yīng)管T構(gòu)成的電子模擬開關(guān)及電壓跟隨運(yùn)算放大器組成。采樣控制信號(hào)為高電平時(shí)，開關(guān)管T導(dǎo)通，輸入模擬信號(hào)通過T存儲(chǔ)在電容C上。經(jīng)過運(yùn)放電壓跟隨器，輸出電壓。采樣控制信號(hào)為低

45、電平時(shí)，開關(guān)管T截止，電容C上的電壓因無放電通路，會(huì)在一段時(shí)間內(nèi)保持不變。所以輸出電壓也保持原數(shù)值，直到下一個(gè)采樣控制信號(hào)的高電平到來為止。圖11- 4 -9 采樣、保持電路原理圖2.逐次漸近型(逼近型)轉(zhuǎn)換器逐次漸近型轉(zhuǎn)換器是目前使用最多的一種，在其轉(zhuǎn)換過程中，量化和編碼是同時(shí)實(shí)現(xiàn)的，故屬于直接轉(zhuǎn)換器。這種轉(zhuǎn)換器由電壓比較器、邏輯控制器、及數(shù)碼寄存器組成。其原理框圖如圖11-4-10所示。其轉(zhuǎn)換原理是:將輸入模擬量同反饋電壓(參考電壓)做次比較，使量化的數(shù)字量逐次逼近輸入模擬量。具體地講，首先把數(shù)碼寄存器最高位置1(即從最高位開始比較)，其余各位置圖11- 4 -10 逐次漸近型A/D轉(zhuǎn)換器

46、原理框圖該數(shù)碼經(jīng)轉(zhuǎn)換后的輸出電壓（參考電壓）恰為輸入滿量程()的一半，將輸入模擬電壓與相比較，若，比較器輸出，則保留數(shù)碼寄存器最高位的1；若，比較器輸出，則去掉寄存器最高位的1，變?yōu)?。然后控制器再將數(shù)碼寄存器的次高位置1，低位還是0。數(shù)碼寄存器這時(shí)的輸出再經(jīng)轉(zhuǎn)換為相應(yīng)參考電壓，再與進(jìn)行比較，若，則，保留數(shù)碼寄存器次高位的1，否則，去掉這個(gè)1依此類推，在一系列的作用下，直至數(shù)碼寄存器的最低位置1，經(jīng)過n次(n為數(shù)碼寄存器的位數(shù))比較后，數(shù)碼寄存器中產(chǎn)生的數(shù)碼就是ADC要輸出的數(shù)字量。在第個(gè)CP(n位比較用了n個(gè))作用下，寄存器中的狀態(tài)送至輸出端，即模擬量轉(zhuǎn)化為相應(yīng)數(shù)字量。在第個(gè)作用下，邏輯控制

47、電路復(fù)初，同時(shí)將輸出清0，為下一次轉(zhuǎn)換做好準(zhǔn)備。圖11-4-11所示電路由5個(gè)D觸發(fā)器和門構(gòu)成控制邏輯電路。其中5個(gè)D觸發(fā)器組成環(huán)形移位寄存器；3個(gè)鐘控觸發(fā)器做為逐次逼近寄存器；3位用來產(chǎn)生反饋參考（比較）電壓；門輸出3位數(shù)字量；C為電壓比較器。圖11- 4 -11 逐次逼近型ADC設(shè)滿量程可輸入電壓，試將采樣保持模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。轉(zhuǎn)換開始，環(huán)形移位寄存器初態(tài)為狀態(tài)。當(dāng)?shù)趌個(gè)到來時(shí)，逐次逼近型寄存器被量化成。與此同時(shí)，環(huán)形移位寄存器右移一位，即狀態(tài)。逐次逼近型寄存器的輸出100經(jīng)轉(zhuǎn)換為即。UI與Uf在比較器中比較，由于，所以，因此。當(dāng)?shù)?個(gè)到來時(shí)，由于，又，使得，相當(dāng)于保留l，置為l，仍

48、為0。與此同時(shí)，逐次逼近型寄存器的狀態(tài)110經(jīng)當(dāng)?shù)?個(gè)到來時(shí)，由于，又，使得，相當(dāng)于保持不變，置為1。與此同時(shí)，環(huán)形寄存器又右移一位。逐次逼近型寄存器的輸出111經(jīng)轉(zhuǎn)換輸出為。即又變成。經(jīng)與比較，因此。當(dāng)?shù)?個(gè)到來時(shí)，由于，又，相當(dāng)于的1被清為0。與此同時(shí)，環(huán)形移位寄存器最后一位置1，這使得門開通，逐次逼近型寄存器的內(nèi)容經(jīng)此輸出為數(shù)字信號(hào)，相當(dāng)于，比較逼近輸入的模擬信號(hào)。逐次逼近型寄存器的位數(shù)越多，越接近，輸出的數(shù)字信號(hào)就越精確。逐次逼近型是使用最為廣泛的一種。它的轉(zhuǎn)換速度快，精度高（其精確度可達(dá)）。3.并聯(lián)比較型轉(zhuǎn)換器并聯(lián)比較型由電阻分壓器、電壓比較器、數(shù)碼寄存器及編碼器等組成，如圖11-4

49、-12所示。該電路的工作原理如下：電阻分壓器將輸人參考電壓量化為、15共7個(gè)比較電平，T化單位為。之后將這7個(gè)電平分別接到7個(gè)電壓比較器ClC7的反相輸入端上。7個(gè)比較器的另一個(gè)輸入端連在一起，做為采樣保持模擬電壓的輸大端。輸入電壓與參考電壓的比較結(jié)果由比較器輸出，送到寄存器保存，以消除各比較器由于速度不同而產(chǎn)生的邏輯錯(cuò)誤輸出。編碼器把寄存器送出的信號(hào)進(jìn)行二進(jìn)制編碼，以輸出3位二進(jìn)制數(shù)字信號(hào)，其對(duì)應(yīng)關(guān)系見表11-4-1。并聯(lián)比較型的特點(diǎn)是:轉(zhuǎn)換速度極快，但當(dāng)輸出位數(shù)增加時(shí)，所需電壓比較器數(shù)目將以極大比例增加。因此該適用于高轉(zhuǎn)換速度、低分辨率的場合。圖11-4-121并聯(lián)比較型ADC表11- 4

50、 -1 3位并聯(lián)比鉸ADC的輸入與輸出關(guān)系輸入模擬電壓比較器輸出數(shù)字信號(hào)C7C6C5C4C3C2C1D2D1D000000000000000001001000001101000001110110001111100001111110101111111101111111111轉(zhuǎn)換器的主要參數(shù)(1)分辨率。A/D轉(zhuǎn)換器的分辨率又稱分解度。其輸出二進(jìn)制數(shù)位越多，轉(zhuǎn)換精度越高，即分辨率越高。故可用分辨率表示轉(zhuǎn)換精度。常以所對(duì)應(yīng)的電壓值表示。如輸入的模擬電壓滿量程為，8位的所對(duì)應(yīng)的輸入電壓為，而l0位則為。可見位數(shù)越多，分辨率越高。(2)轉(zhuǎn)換速度。轉(zhuǎn)換速度是指從接到轉(zhuǎn)換控制信號(hào)起，到輸出穩(wěn)定的數(shù)字量為止所用的時(shí)間多少。顯然，用的時(shí)間越少，轉(zhuǎn)換速度越快。通常，高轉(zhuǎn)換速度可達(dá)數(shù)百毫微秒，中速為數(shù)十微秒，低速為數(shù)十毫秒。(3)相對(duì)誤差。表示轉(zhuǎn)換器實(shí)際輸出的數(shù)字量和理想輸出數(shù)字量之間的差別。常用最低有效位的倍數(shù)表達(dá)。例如AD轉(zhuǎn)