電氣性能報告模板tes10t102測試報告

1、項目名稱 DDR DDR SDRAM 測試報告密級：B目錄目錄21.2.測試匯總表3測試環(huán)境和條件32.1 測性質(zhì)32.22.32.4試樣（DUT）3儀器和輔助設(shè)備3測試、時間和地點33.4.測試依據(jù)和參考標準4測試模型及配置44.1 DUT 配置44.2 實驗儀器設(shè)備配置4時鐘測試55.1 測試結(jié)果55.2 測試步驟55.5.3 檢測點和判據(jù)65.4 測試.66.CPU 端電平測試96.1 測試結(jié)果96.2 測試步驟106.36.4檢測點和測試判據(jù)11. 117.DDR SDRAM 端電平測試197.1 測試結(jié)果197.2 測試步驟197.3 檢測點和7.4 測試判據(jù)20.208.DDR S

2、DRAM 讀操作時序測試328.1 測試結(jié)果328.2 測試步驟338.3 檢測點和8.4 測試判據(jù)33.339.DDR SDRAM 寫操作時序測試379.1 測試結(jié)果379.2 測試步驟379.3 檢測點和9.4 測試測試判據(jù)38.38. 4910.11.測試發(fā)現(xiàn)的問題和分析49第 2 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝項目名稱 DDR DDR SDRAM 測試報告密級：B1. 測試匯總表2. 測試環(huán)境和條件2.1 測性質(zhì)如：樣機例試、bug回歸等2.2試樣（DUT）2.3儀器和輔助設(shè)備2.4測試、時間和地點第 3 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝測

3、試項執(zhí)行人開始時間結(jié)束時間環(huán)境溫度環(huán)境濕度測試地點時鐘測試Cpu 端電平測試DDR SDRAM 端電平測試DDR SDRAM 讀時序測試DDR SDRAM 寫時序測試設(shè)備名稱設(shè)備型號規(guī)格說明數(shù)量示波器SDA62001 臺探頭HFP25003 把萬用表FLUKE 15B1 個型號硬件版本軟件版本（boot、CTL、Main）測試程序版本生產(chǎn)序列號測試項目結(jié)果（Pass/Fail）測試審核時鐘測試Cpu 端電平測試DDR SDRAM 端電平測試DDR SDRAM 讀時序測試DDR SDRAM 寫時序測試項目名稱 DDR DDR SDRAM 測試報告密級：B3. 測試依據(jù)和參考標準4. 測試模型及配

4、置4.1 DUT 配置硬件配置為：M7606-CM IIIV1.0樣機軟件配置為：Boot：10.2.45514Ctrl: RGNOS 10.3.00(3),Main：無Hardware_test：31117Release(50932)4.2實驗儀器設(shè)備配置第 4 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝測試項目示波器測試模板萬用表時鐘測試CPU 端時鐘測試DDR SDRAM 端時鐘測試：電阻檔-在試樣上電之前測試示波器地和試樣地之間的電阻值； AC 電壓檔-在試樣上電之后測試示波器地和試樣地之間的AC 電壓值。Cpu 端電平測試電阻檔-在試樣上電之前測試示波器地和試樣地之間的電

5、阻值； AC 電壓檔-在試樣上電之后測試示波器地和試樣地之間的AC 電壓值。DDR SDRAM 端電平測試電阻檔-在試樣上電之前測試示波器地和試樣地之間的電阻值； AC 電壓檔-在試樣上電之后測試示波器地和試樣地之間的AC 電壓值。DDR SDRAM 讀時序測試電阻檔-在試樣上電之前測試示波器地和試樣地之間的電阻值； AC 電壓檔-在試樣上電之后測試項目名稱 DDR DDR SDRAM 測試報告密級：B5. 時鐘測試5.1 測試結(jié)果5.2 測試步驟1) 按照測試準備.doc文檔進試前的準備：測試準備.doc2）將 HFP2500 探頭SDA6000 的第一通道；3） 打開 SDA6000 示波

6、器，并調(diào)用測試模板：Cpu_clock_6000.lss；4） 點擊示波器的 clear 按鈕將示波器清屏；5） 進行 CPU 的輸入時鐘測試，并保存時鐘波形； 6）調(diào)用測試模板：ddr_sdram_clock_6000.lss； 7）點擊示波器的 clear 按鈕將示波器清屏；8）進行 DDR SDRAM 的輸入時鐘測試，并保存時鐘波形；9）拍攝 1 張體現(xiàn)如下信息：(命名為：（被測信號名）.jpg；如 CLKIN.jpg) 時鐘信號對應(yīng)探頭的點觸位置靠近 CPU 端； 大致體現(xiàn)出示波器上的顯示波形; 測試完成！第 5 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝測試項目規(guī)格結(jié)果P

7、ass / Fail時鐘測試外部輸入時鐘需要滿足 CPU_CLKIN 時鐘指標要求外部輸入時鐘需要滿足 Sdram 的 clk 時鐘指標要求變更說明變更無無結(jié)論和說明： 無示波器地和試樣地之間的AC 電壓值。DDR SDRAM 寫時序測試電阻檔-在試樣上電之前測試示波器地和試樣地之間的電阻值； AC 電壓檔-在試樣上電之后測試示波器地和試樣地之間的AC 電壓值。項目名稱 DDR DDR SDRAM 測試報告密級：B5.3 檢測點和判據(jù)5.4 測試5.4.1 測試指標指標可直接參見測試表ØCK/CK#_信號測試（時鐘測試）【以 NBR2500_HY5DU161622 為例】表（8.1.

8、1）Miron_Ddr_Sdram_時鐘最大值要求（MT46V16M16）表（8.1.1）hynix_ HY5DU161622_時鐘指標要求第 6 頁 共 49福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以頁拷貝-上圖說明：時鐘的電平最值指標備注：Hynix 的 DDR_Sdram中對時鐘的電平最大最小值沒有要求，因此參考 MicronDDR_Sdram中的時鐘要求。檢驗點判據(jù)是否（Y/N）備注防靜電是否已經(jīng)帶上靜電環(huán)？接地試樣地和示波器地是否接觸充分？電平測試指標當前被測 CPU，電平指標是否已經(jīng)更新？項目名稱 DDR DDR SDRAM 測試報告密級：B由 表（8.1.1）Miron_Ddr_Sdra

9、m_時鐘最大值要求和表（8.1.1）hynix_ddr_sdram_時鐘指標要求得出如下時鐘指標：表（8.1.1）CK/CK#_時鐘指標提?。ㄌ筋^測試）表（8.1.1）測試說明第 7 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝被測信號：CK/CK#時鐘交叉點電平(V)電平最大值(V)電平最小值(V)時鐘周期（ns）上升時間下降時間測試函數(shù)CrossMaxMinPeriodleve lRise#levelfalllevel測試函數(shù)設(shè)置/設(shè)置電平高電平設(shè)置為：1.56V 低電平設(shè)置為：0.94V注意：測試之前要進行探頭校準，并保存探頭校準波形。被測信號時鐘交叉點電平(V)電平最大值(V

10、)電平最小值(V)時鐘周期（ns）上升時間（ns）下降時間（ns）CK/CK#1.05,1.452.8-0.36,12按照上升下降時間用于選擇建立保持時間-上圖說明：上升下降時間需要測試。-上圖說明：時鐘周期指標-上圖說明：時鐘交叉點電平指標項目名稱 DDR DDR SDRAM 測試報告密級：BØ8.1.2 CK/CK#_信號測試（差分探頭測試）【以 HY5DU161622 為例】表（8.1.2）HY5DU161622 時鐘指標由表（8.1.2）HY5DU161622 時鐘指標，得到時鐘的信號指標如下：表（8.1.2）CK/CK#_時鐘指標提?。ú罘痔筋^測試）表（8.1.2）測試說明

11、5.4.2 測試表格1.CK/CK#_信號測試（時鐘測試）第 8 頁 共49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝被測信號: CK/CK#時鐘交叉點電平(V)電平最大值(V)電平最小值(V)時鐘周期（ns）上升時間（ns）下降時間（ns）測試指標1.05,1.452.8-0.36,12按照上升下降時間用于選擇建立保持時間CK0/CK0#實測值Pass/fail/CK1/CK1#實測值被測信號： CK/CK#高電間低電間電平最大值電平最小值Jitter測試函數(shù)widthlevelwidthlevelMaxMinJitterlevel測試函數(shù)設(shè)置電平設(shè)置為 0V，邊沿為 pos電平設(shè)置為 0V

12、，邊沿為 neg/被測信號： CK/CK#高電間低電間電平最大值電平最小值Jitter測試指標0.45,0.5 5TCK0.45,0.5 5TCK3.1V0.7VDDR_SDRAM 的 jitter 指標在JEDEC 指南和 DDR_SDRAM 顆粒的上沒有說明。經(jīng)過sumsang 的技術(shù)工程師確認： jitter 一般需要小于 TCK 的 5%！-上圖說明：時鐘高低電間-上圖說明：差分探頭測得時鐘的電平最值項目名稱 DDR DDR SDRAM 測試報告密級：B2CK/CK#_信號測試（差分探頭測試）5.4.3波形6. CPU 端電平測試6.1 測試結(jié)果第 9 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)

13、本公司同意，嚴禁以拷貝測試項目規(guī)格結(jié)果Pass / FailCPU 端信號電平測試DDR SDRAM 發(fā)出信號的 DC 電平需要滿足CPU 的輸入指標要求備注：每個信號需要保存 1 幅波形波形被測信號：高電間低電間電平最大值電平最小值Jitter測試指標0.45,0.5 5TCK0.45,0.5 5TCK3.1V0.7VDDR_SDRAM 的 jitter 指標在JEDEC 指南和 DDR_SDRAM 顆粒的上沒有說明。經(jīng)過sumsang 的技術(shù)工程師確認： jitter 一般需要小于 TCK 的 5%！CK0/CK0#實測值Pass/failCK1/CK1#實測值Pass/failCK2/C

14、K2#實測值Pass/failPass/failCK2/CK2#實測值Pass/fail項目名稱 DDR DDR SDRAM 測試報告密級：B6.2 測試步驟1) 按照測試準備.doc文檔進試前的準備：測試準備.doc2）將 PP007SDA6050 的通道 1；3） 打開 SDA6050 示波器，并調(diào)用測試模板：Cpu_dianping_6050.lss；4） 安裝測試程序，并進入測試程序界面；5） 按照預(yù)先選擇的測試點，進行信號測試；6）在測試程序下，用 ddr_sdram_rd 0x3000000 0x3F00000 0xAAAAAAAA 0x55555555 10000發(fā)起對 DDR

15、SDRAM 的讀操作，并確認讀操作7） 點擊示波器的 clear 按鈕將示波器清屏；8） DC 電平測試：；由于測試程序發(fā)出的 DDR SDRAM 讀操作中沒有參雜寫操作，因此可以用 Top 和Base 函數(shù)來統(tǒng)計 DC 電平值；9） 保存 DC 電平測試波形；10） 點擊示波器的 clear 按鈕將示波器清屏；11） 上沖測試：由于測試程序發(fā)出的 DDR sdram 讀操作中沒有參雜寫操作，因此可以用 max函數(shù)來統(tǒng)計出上沖的最大值；用數(shù)據(jù)信號作為觸發(fā)，得到上沖盡量嚴重的信號，用游標卡出數(shù)據(jù)信號在2.625V 處的時間寬度，保存波形；如果過沖沒有超過 2.625V，那么將光標放在 2.625

16、V處，保存波形；12） 點擊示波器的 clear 按鈕將示波器清屏；13） 下沖測試：由于測試程序發(fā)出的 DDR SDRAM 讀操作中沒有參雜寫操作，因此可以用 min函數(shù)來統(tǒng)計出下沖的最小值；用數(shù)據(jù)信號作為觸發(fā)，得到下沖盡量嚴重的信號，用游標卡出數(shù)據(jù)信號在-0.3V 處的時間寬度，保存波形；如果下沖沒有低于-0.3V，那么將光標放在-0.3V 處，保存波形；14） 按照步驟7）到 13）完成所有信號測試；15）拍攝 1 張體現(xiàn)如下信息：(命名為：（被測信號名）.jpg；如 DQ1.jpg) 數(shù)據(jù)信號對應(yīng)探頭的點觸位置靠近 CPU 端； 大致體現(xiàn)出示波器上的顯示波形;第 10 頁 共 49 頁

17、福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝DDR SDRAM 發(fā)出信號的上下沖需要滿足CPU 的輸入指標要求變更說明變更無無結(jié)論和說明： 無項目名稱 DDR DDR SDRAM 測試報告密級：B測試完成！6.3 檢測點和判據(jù)6.4 測試6.4.1 測試指標指標可以直接參見測試表【以 MPC8541（core：300mhz）為例】數(shù)據(jù)線和 DQS 信號按照 1：1 的比例進Cpu_DC 電平指標試。Ø圖（8.2.2）MPC8541_CPU_DC 指標表（8.2.1）MPC8541_CPU_DDR_DC 指標提取ØCpu_上沖/下沖指標圖（8.2.2）MPC8541_CPU 上沖和

18、下沖指標第 11 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝參數(shù)Symbol指標(V)備注High-level input voltageVih1.43，2.8Low-level input voltageVil-0.3,1.07檢驗點判據(jù)是否（Y/N）備注防靜電是否已經(jīng)帶上靜電環(huán)？接地試樣地和示波器地是否接觸充分？數(shù)據(jù)信號測試點測試點是否靠近 CPU 端？抓取的波形抓取的波形是否是對 DDR sdram讀操作的波形？信號質(zhì)量差的信號（過沖大，有臺階）信號質(zhì)量差的信號是否已經(jīng)加入到 DDR sdram 讀操作的時序測試中？電平測試指標當前被測 CPU，電平指標是否已經(jīng)更新？項目名稱

19、 DDR DDR SDRAM 測試報告密級：B按照圖（8.2.2）MPC8541_CPU 上沖和下沖指標進行指標提取，得到：表（8.2.2）MPC8541_CPU 上沖和下沖指標提取表（8.2.2）測試說明6.4.2 測試表格【以 MPC8541（core：300mhz）為例】數(shù)據(jù)線和 DQS 信號按照 1：1 的比例進試。1CPU_DC 電平測試表（6.4.2.1）DC 測試_表格第 12 頁共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝數(shù)據(jù)信號測試點Vih 指標(V)Vil 指標 Vih 測試值Vil 測試值PASS/FAIL測試說明當 CE#信號和 WE#信號為高電平，此時的數(shù)據(jù)線為

20、 CPU 的輸入信號，測試此時的數(shù)據(jù)線電平。指南要求測試軟件能嚴格區(qū)分 Ddr_Sdram 讀寫操作（即：測試軟件發(fā)起寫操作中不參雜讀操作， 測試軟件發(fā)起讀操作中不參雜寫操作），此項測試就不需要使用 CE#和 WE#作為參考信號，直接點測數(shù)據(jù)和 DQS 信號。測試方法用 TOP 和 BASE 統(tǒng)計出信號的 DC 值；用 max 和 min 統(tǒng)計出信號的最大最小值；如果上沖超過 2.625V，則卡出 2.625V 處的電平寬度（或調(diào)用 widelevel 函數(shù)測量），上沖沒 有超過 2.625V，則將光標放在 2.625V 處；如果下沖小于-0.3V，則卡出-0.3V 處的電平寬度（或調(diào)用wid

21、elevel 函數(shù)測量），如果下沖大于-0.3V，則將光標放在-0.3V 處；參數(shù)指標備注CPU 輸入信號上沖上沖：-,3VGVdd=2.5VTsys=10ns2.625V 處的上度:-, 1 nsCPU 輸入信號下沖下沖:-0.7,-V-0.3V 處的下度: -, 1 ns項目名稱 DDR DDR SDRAM 測試報告密級：B第 13 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝(V)(V)(V)（1）DQ01.43，2.8-0.3,1.07DQ1同上同上DQ2同上同上DQ3同上同上DQ4同上同上DQ5同上同上DQ6同上同上DQ7同上同上DQ8同上同上DQ9同上同上DQ10同上同上

22、DQ11同上同上DQ12同上同上DQ13同上同上DQ14同上同上DQ15同上同上DQ16同上同上DQ17同上同上DQ18同上同上DQ19同上同上DQ20同上同上DQ21同上同上DQ22同上同上DQ23同上同上DQ24同上同上DQ25同上同上DQ26同上同上DQ27同上同上DQ28同上同上DQ29同上同上DQ30同上同上DQ31同上同上DQ32同上同上DQ33同上同上DQ34同上同上DQ35同上同上DQ36同上同上DQ37同上同上DQ38同上同上DQ39同上同上DQ40同上同上DQ41同上同上項目名稱 DDR DDR SDRAM 測試報告密級：BNote(1):Vih 和 Vil 這兩個參數(shù)都達

23、標，則填入：PASS；否則填入：FAIL。2CPU_DC 電平過沖/下沖測試表（6.4.2.2）過沖下沖測試_表格第 14 頁共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝數(shù) 據(jù)信號測試點上沖指標下沖指標上沖實測值下沖實測值PASS/FAILDQ0上沖：-,3V下沖:-0.7,-V2.625V 處的上度:-, 1 ns-0.3V 處的下度: -, 1 nsDQ42同上同上DQ43同上同上DQ44同上同上DQ45同上同上DQ46同上同上DQ47同上同上DQ48同上同上DQ49同上同上DQ50同上同上DQ51同上同上DQ52同上同上DQ53同上同上DQ54同上同上DQ55同上同上DQ56同上同

24、上DQ57同上同上DQ58同上同上DQ59同上同上DQ60同上同上DQ61同上同上DQ62同上同上DQ63同上同上DQS0同上同上DQS1同上同上DQS2同上同上DQS3同上同上DQS4同上同上DQS5同上同上DQS6同上同上DQS7同上同上項目名稱 DDR DDR SDRAM 測試報告密級：B第 15 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝DQ1同上同上同上同上DQ2同上同上同上同上DQ3同上同上同上同上DQ4同上同上同上同上DQ5同上同上同上同上DQ6同上同上同上同上DQ7同上同上同上同上DQ8同上同上同上同上DQ9同上同上同上同上DQ10同上同上同上同上DQ11同上同上同

25、上同上DQ12同上同上同上同上DQ13同上同上同上同上DQ14同上同上同上同上DQ15同上同上同上同上DQ16同上同上同上同上DQ17同上同上同上同上DQ18同上同上同上同上DQ19同上同上同上同上DQ20同上同上同上同上DQ21同上同上項目名稱 DDR DDR SDRAM 測試報告密級：B第 16 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝同上同上DQ22同上同上同上同上DQ23同上同上同上同上DQ24同上同上同上同上DQ25同上同上同上同上DQ26同上同上同上同上DQ27同上同上同上同上DQ28同上同上同上同上DQ29同上同上同上同上DQ30同上同上同上同上DQ31同上同上同上

26、同上DQ32同上同上同上同上DQ33同上同上同上同上DQ34同上同上同上同上DQ35同上同上同上同上DQ36同上同上同上同上DQ37同上同上同上同上DQ38同上同上同上同上DQ39同上同上同上同上DQ40同上同上同上同上DQ41同上同上同上同上項目名稱 DDR DDR SDRAM 測試報告密級：B第 17 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝DQ42同上同上同上同上DQ43同上同上同上同上DQ44同上同上同上同上DQ45同上同上同上同上DQ46同上同上同上同上DQ47同上同上同上同上DQ48同上同上同上同上DQ49同上同上同上同上DQ50同上同上同上同上DQ51同上同上同上同

27、上DQ52同上同上同上同上DQ53同上同上同上同上DQ54同上同上同上同上DQ55同上同上同上同上DQ56同上同上同上同上DQ57同上同上同上同上DQ58同上同上同上同上DQ59同上同上同上同上DQ60同上同上同上同上DQ61同上同上同上同上項目名稱 DDR DDR SDRAM 測試報告密級：B6.4.3波形第 18 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝備注：上下沖測試保存在同一幅波形。波形每個信號可保存 3 幅波形：DC 電平測試波形，上沖測試波形和下沖測試波形；也可將電平測試和DQ62同上同上同上同上DQ63同上同上同上同上DQS0同上同上同上同上DQS1同上同上同上同上

28、DQS2同上同上同上同上DQS3同上同上同上同上DQS4同上同上同上同上DQS5同上同上同上同上DQS6同上同上同上同上DQS7同上同上同上同上DQS0同上同上同上同上項目名稱 DDR DDR SDRAM 測試報告密級：B7. DDR SDRAM 端電平測試7.1 測試結(jié)果7.2 測試步驟1）按照測試準備.doc文檔進試前的準備：測試準備.doc2）將 PP007SDA6050 的通道 1；3） 打開 SDA6050 示波器，并調(diào)用測試模板：ddr_sdram_dianping_6050.lss；4） 安裝測試程序，并進入測試程序界面；5） 按照預(yù)先選擇的測試點，進行信號測試；6）在測試程序下

29、，用 ddr_sdram_wr 0x3000000 0x3F00000 0xAAAAAAAA 0x55555555 1000發(fā)起對 DDR SDRAM 的寫操作,并確認寫操作7） 點擊示波器的 clear 按鈕將示波器清屏；8） DC 電平測試：；由于測試程序發(fā)出的 DDR SDRAM 寫操作中沒有參雜讀操作，因此可以用 Top和 Base 函數(shù)來統(tǒng)計 DC 電平值；9） 保存 DC 電平測試波形；10） 點擊示波器的 clear 按鈕將示波器清屏；11） 上沖測試：用光標卡出盡可能大的 2.5V 處的上度，超過 2.5V 的電平值為信號的 max 值減去2.5V，由于示波器沒有計算面積的函數(shù)

30、，因此采用2.5V 處的上度x超過 2.5V 的電平值/2,得到上度的面積。Ex：2.5V 處的上度=3ns，超過 2.5V 的電平值=1V，那么上沖的面積為 1.5V-ns；12）點擊示波器的 clear 按鈕將示波器清屏；第 19 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝測試項目規(guī)格結(jié)果Pass / FailDDR SDRAM 端電平測試CPU 發(fā)出信號的DC 電平需要滿足 DDR SDRAM 的輸入指標要求CPU 發(fā)出信號的上下沖需要滿足 DDR SDRAM 的輸入指標要求變更說明變更無無結(jié)論和說明： 無項目名稱 DDR DDR SDRAM 測試報告密級：B13）下沖測試：

31、用光標卡出盡可能大的 0V 處的下度，低于 0V 的電平值為信號的 min 值，由于示波器沒有計算面積的函數(shù)，因此采用0V 處的下度x低于 0V 的電平值/2,得到下度的面積。Ex：0V 處的電平寬度=3ns，低于 0V 的電平值=1V，那么下沖的面積為 1.5V-ns；14）按照步驟7）到 13）完成除 OE#外的所有待測信號測試；15）拍攝 1 張體現(xiàn)如下信息：(命名為：（被測信號名）.jpg；如 DQ1.jpg)需要體現(xiàn)出：被測信號的點觸位置靠近 DDRSDRAM 端； 需要大致體現(xiàn)出示波器上的顯示波形測試完成！7.3 檢測點和判據(jù)7.4 測試7.4.1 測試指標指標可以直接參見測試【以

32、 HY5DU161622 為例】數(shù)據(jù)信號，DQS，地址信號，表信號和命令信號全測。ØDdr_Sdram_DC 電平指標表（8.3.1）HY5DU161622 的 DC 電平指標由表（8.3.1）HY5DU161622 的電平指標得出：表（8.3.1）Ddr_Sdram_DC 電平指標提取ØDdr_Sdram_上沖/下沖指標第 20 頁 共49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝參數(shù)Symbol指標(V)備注High-level input voltageVih1.4，2.8/Low-level input voltageVil-0.3,1.1/檢驗點判據(jù)是否（Y/N）

33、備注防靜電是否已經(jīng)帶上靜電環(huán)？接地試樣地和示波器地是否接觸充分？數(shù)據(jù)信號測試點測試點是否靠近 DDR SDRAM 端？信號質(zhì)量差的信號（過沖大，有臺階）信號質(zhì)量差的信號是否已經(jīng)加入到 DDR SDRAM 讀操作的時序測試中？電平測試指標當前被測 DDR SDRAM，電平指標是否已經(jīng)更新？項目名稱 DDR DDR SDRAM 測試報告密級：B表（8.3.2）地址和信號的上下沖表（8.3.2）數(shù)據(jù)和 DQS 和 DM 信號的上下沖由表（8.3.2）地址和信號的上下沖 和表（8.3.2）數(shù)據(jù)和 DQS 和 DM 信號的上下沖得出 HY5DU161622 的上下沖指標如下表：表（8.3.2）HY5DU

34、161622 的上下沖指標提取第 21 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本公司同意，嚴禁以拷貝信號上下沖指標備注地址和信號上沖最大值4.0V下沖最大值-1.5V上沖超過 2.5V 的信號面積小于 4.5V-ns下沖低于 0V 的信號面積小于 4.5V-ns數(shù)據(jù) & DQS & DM 信號上沖最大值3.7V項目名稱 DDR DDR SDRAM 測試報告密級：B表（8.3.2）測試說明7.4.2 測試表格【以 HY5DU161622 為例】數(shù)據(jù)，地址信號和信號全測。1DDR_SDRAM_DC 測試_表格表（7.4.2.1）DC 測試_表格第 22 頁 共 49 頁福建星網(wǎng)銳捷網(wǎng)絡(luò)本

35、公司同意，嚴禁以拷貝數(shù)據(jù)信號測 試點Vih 指標 (V)Vil 指標 (V)Vih 測試值(V)Vil 測試值(V)PASS/FAIL（1）DQ01.4,2.8-0.3,1.1DQ1同上同上DQ2同上同上DQ3同上同上DQ4同上同上DQ5同上同上DQ6同上同上DQ7同上同上DQ8同上同上DQ9同上同上DQ10同上同上DQ11同上同上DQ12同上同上DQ13同上同上DQ14同上同上DQ15同上同上DQ16同上同上測試說明需要的參考信號為：CE#和 WE#，在 CE#和 WE#信號都為低電平區(qū)域，為寫操作數(shù)據(jù)； 在 CE#為低電平區(qū)域，為寫操作地址， 和命令信號；指南要求測試軟件能嚴格區(qū)分 Ddr_Sdram 讀寫操作（即：測試軟件發(fā)起寫操作中不參雜讀操作，測試軟件發(fā)起讀操作中不參雜寫操作），此項測試就不需要使用 CE#和 WE#作為參考信號，