《微計(jì)算機(jī)技術(shù)》課程復(fù)習(xí)重點(diǎn)要求

1、<<微計(jì)算機(jī)技術(shù) >>課程復(fù)習(xí)重點(diǎn)要求（微計(jì)算機(jī)及接口技術(shù)部分）1. 8086微處理器結(jié)構(gòu)片內(nèi)結(jié)構(gòu)框圖的組成，EU BIU的功能及相互關(guān)系：微處理器是一個(gè)微計(jì)算機(jī)系統(tǒng)的核心部件，微處理器的基本功能是執(zhí)行機(jī)器 指令，完成特定操作。學(xué)習(xí)一個(gè)典型的微處理器的結(jié)構(gòu)、基本指令系統(tǒng)、總線(xiàn)操 作時(shí)序?qū)τ谡莆瘴⒂?jì)算機(jī)的組成是很重要的。本課程的基本要求之一是掌握 8086微處理器的基本結(jié)構(gòu)和總線(xiàn)的操作過(guò)程。通過(guò)邏輯框圖掌握8086微處理器的結(jié)構(gòu)。從功能角度，8086微處理器結(jié)構(gòu)分 為 EU與 BIU兩部分。執(zhí)行部件（EU）:由ALU通用寄存器組、狀態(tài)寄存器及操作控制器電路 組成?？偩€(xiàn)接口

2、部件（BIU）:由專(zhuān)用寄存器、指令隊(duì)列緩沖器、地址加法器等功能 部件組成，形成對(duì)外總線(xiàn)，與存儲(chǔ)器、I/O接口電路進(jìn)行數(shù)據(jù)傳輸。EU與BIU是兩個(gè)獨(dú)立的功能部件，二者可并行操作。BIU在保證EU與片外傳送 操作數(shù)前提下，可進(jìn)行指令預(yù)取，與 EU可重疊操作。8086指令隊(duì)列出現(xiàn)2個(gè)空字 節(jié)，且EI未占總線(xiàn)，BIU自動(dòng)取指令填充隊(duì)列。總結(jié)周期的概念、組成、操作：8086微處理器與片外存儲(chǔ)器或I/O接口進(jìn)行數(shù)據(jù)傳輸時(shí)，經(jīng)BIU執(zhí)行8086規(guī)定 的總線(xiàn)操作。8086的基本總線(xiàn)周期由4個(gè)時(shí)鐘周期組成，每個(gè)時(shí)鐘周期間隔稱(chēng)為一個(gè)T狀態(tài)，一個(gè)基本總線(xiàn)周期由T1、T2、T3、T4組成。T1狀態(tài)：BIU將RAM或I

3、/O地址放在地址/數(shù)據(jù)復(fù)用總線(xiàn)（A/D）上，輸出 ALE信號(hào)，表明一個(gè)總線(xiàn)周期開(kāi)始，選通外部地址鎖存器，鎖存AD總線(xiàn)上的地址信息；T2 狀態(tài)：讀總線(xiàn)周期：A/D總線(xiàn)為接收數(shù)據(jù)做準(zhǔn)備，改變總線(xiàn)的方向，輸出讀選通 RD#寫(xiě)總線(xiàn)周期：A/D總線(xiàn)上形成待寫(xiě)的數(shù)據(jù)，且保持到總線(xiàn)周期的結(jié)束（T4）， 輸出寫(xiě)選通WR#T3, T4 :對(duì)于讀或?qū)懣偩€(xiàn)周期，AE總線(xiàn)上均為數(shù)據(jù)，T3上升沿檢測(cè)READ信 號(hào)是否有效，無(wú)效時(shí)在T3與T4間插入等待狀態(tài)Tw。Tw:當(dāng)RAM或 I/O接口速度不夠時(shí)，T3與T4之間可插入等待狀態(tài) Tw ;Ti :當(dāng)BIU無(wú)訪(fǎng)問(wèn)操作數(shù)和取指令的任務(wù)時(shí)，8086不執(zhí)行總線(xiàn)操作，總線(xiàn)周 期處于

4、空閑狀態(tài)Ti 。8086在最小方式下主要引線(xiàn)定義、功能、系統(tǒng)組成：8086/8088微處理器引線(xiàn),在邏輯上可分為3類(lèi)：地址總線(xiàn)信號(hào)、數(shù)據(jù)總線(xiàn)信 號(hào)、控制總線(xiàn)信號(hào)。還有一些專(zhuān)用信號(hào)：電源、地、時(shí)鐘。8086/8088采用引線(xiàn)分時(shí)復(fù)用技術(shù)，一條引線(xiàn)不同時(shí)間代表不同信號(hào)，解決引線(xiàn)不夠問(wèn)題。掌握最小模式下基本引線(xiàn)信號(hào)定義及功能：AD 15AD0 （I/O,三態(tài)）：地址/數(shù)據(jù)復(fù)用引腳。BHE# IS（O,三態(tài)）：高字節(jié)允許/狀態(tài)復(fù)用引腳。ALE （O）:地址鎖存允許信號(hào)。RD# （O,三態(tài)）：讀選通信號(hào)，低電平有效。WR# （O三態(tài)）：寫(xiě)命令信號(hào)，低電平有效。M/IO# （O,三態(tài)）：存儲(chǔ)器或I/O接口

5、選擇信號(hào)。DEN# （O,三態(tài)）：數(shù)據(jù)總線(xiàn)緩沖器允許信號(hào)。DT/R# （O,三態(tài)）：數(shù)據(jù)總線(xiàn)緩沖器方向控制信號(hào)READY （In）:就緒信號(hào)，高電平有效。處理器與存儲(chǔ)器及I/O接口速度同步的控制信號(hào)。INTR （In）:可屏蔽中斷請(qǐng)求線(xiàn)，高電平有效。INTA# （O）:最小模式下的中斷響應(yīng)信號(hào)。HOLD （In）:總線(xiàn)請(qǐng)求信號(hào)。HLDA （O）:總線(xiàn)請(qǐng)求響應(yīng)信號(hào)。8086中斷分類(lèi)、中斷向量、中斷向量表及 INTR硬件中斷的響應(yīng)過(guò)程。8086微處理器有處理256種中斷的能力。每個(gè)中斷分配給一個(gè)中斷類(lèi)型碼， 在0255之間，用一字節(jié)表示，也稱(chēng)為256種類(lèi)型中斷。256種類(lèi)型中斷分為硬件 中斷和軟件

6、中斷。硬件中斷：外部硬件電路產(chǎn)生的中斷。軟件中斷：8086操作過(guò)程中發(fā)生異常事件或執(zhí)行中斷指令I(lǐng)NT n。中斷向量：每種中斷處理程序的入口地址稱(chēng)為中斷向量。中斷向量表：8086將內(nèi)存最低地址的1K單元作為中斷向量表，存放256種中 斷處理程序的入口地址，每個(gè)地址占4字節(jié)。8086對(duì)外部硬件中斷請(qǐng)求INTR的響應(yīng)：當(dāng)INTR有一高電平，即有可屏蔽中斷 請(qǐng)求。若此時(shí)IF=1且當(dāng)前指令執(zhí)行完，進(jìn)入中斷響應(yīng)周期。 保護(hù)現(xiàn)場(chǎng)：標(biāo)志寄存器入棧，清除IF和TF標(biāo)志位，保護(hù)斷點(diǎn)（下一條指令 地址入棧）； 8086將中斷類(lèi)型碼乘4,得到中斷向量表的入口地址，例如：類(lèi)型碼 =0CH 中斷向量表入口 =0030H

7、8086從0030H開(kāi)始讀取4字節(jié)中斷處理程序的入口地址，前兩字節(jié)裝入 IP， 后兩字節(jié)裝入CS, 8086執(zhí)行中斷處理程序。8086在最小方式下的總線(xiàn)請(qǐng)求機(jī)制：在一個(gè)系統(tǒng)中，若存在多個(gè)可控制總線(xiàn)的主模塊時(shí)，總線(xiàn)使用權(quán)的轉(zhuǎn)移存在 著一個(gè)請(qǐng)求與響應(yīng)的過(guò)程。最小模式下總線(xiàn)請(qǐng)求信號(hào)是HOLD響應(yīng)信號(hào)是HLDA 8086在每個(gè)CLKk升沿檢測(cè)HOL信號(hào)； 當(dāng)前總線(xiàn)周期結(jié)束時(shí)HLDA變高，響應(yīng)請(qǐng)求，8086讓出總線(xiàn)控制權(quán)。2 微處理器主要外圍控制芯片中斷系統(tǒng)及8259A可編程中斷控制器：結(jié)構(gòu)、引線(xiàn)、編址、初始化流程及初 始化命令字；中斷系統(tǒng)應(yīng)具有的功能：* 多中斷源請(qǐng)求，軟件可禁止與允許每個(gè)請(qǐng)求；* 中

8、斷優(yōu)先級(jí)判別功能，響應(yīng)優(yōu)先級(jí)別最高的請(qǐng)求；* 中斷嵌套功能，高級(jí)別中斷可中斷較低級(jí)別的中斷；* 響應(yīng)中斷后，能自動(dòng)轉(zhuǎn)向中斷處理程序，處理結(jié)束后自動(dòng)返回主程序。中斷控制器：Intel 8259A可編程中斷控制器：*8259A 優(yōu)先級(jí)方式選擇：全嵌套方式：固定優(yōu)先級(jí)，IRO最高,IR7最低。特殊全嵌套：與上種基本相同，響應(yīng)同級(jí)中斷請(qǐng)求；優(yōu)先級(jí)自動(dòng)循環(huán)：某級(jí)被響應(yīng)后，降為最低；優(yōu)先級(jí)特殊循環(huán)方式：編程指定最低優(yōu)先級(jí)；*8259A 屏蔽中斷方式選擇：普通屏蔽方式：對(duì)應(yīng)IMF為1位的中斷請(qǐng)求將被屏蔽。特殊屏蔽方式：執(zhí)行中斷程序時(shí)，動(dòng)態(tài)改變優(yōu)先級(jí)結(jié)構(gòu)，屏蔽本級(jí)， 允許較低級(jí)請(qǐng)求被服務(wù)。*中斷結(jié)束方式選擇：

9、ISR n被清0，中斷結(jié)束。自動(dòng)結(jié)束方式：8259A攵到INTA#后自動(dòng)把ISRn位清0。一般結(jié)束方式：8086發(fā)命令清除ISR中級(jí)最高的位，結(jié)束中斷。特殊結(jié)束方式：將ISR中指定位清0。*8259A的命令字： 8259A工作方式的設(shè)定及運(yùn)行中的控制，均由8086發(fā)來(lái)的命令字（1字節(jié)代 碼）決定，命令字分初始化命令字和操作命令字兩種。系統(tǒng)向8259A兩個(gè)端口之一寫(xiě)入。8259A根據(jù)接收命令字的端口號(hào)，特征 位及順序決定命令字的屬性。初始化命令字（ICW）作為基本要求，應(yīng)熟練掌握。DMA傳送：*DMA的概念：DMA專(zhuān)送方式不需處理器干預(yù)可完成 M與I/O間的數(shù)據(jù)傳送。 DMA期間系統(tǒng)總線(xiàn)由其他主

10、模塊控制（驅(qū)動(dòng)），該主模塊要為系統(tǒng)提供地址及控 制信號(hào)。DMA控制器芯片是一個(gè)主模塊，與處理器配合可實(shí)現(xiàn)系統(tǒng)的 DMA操作；*可編程DMA空制器應(yīng)具備的基本功能模塊：地址寄存器、傳送字節(jié)數(shù)計(jì)數(shù) 器、工作模式寄存器、命令寄存器等；*DMA的工作過(guò)程：I/O向DMA（發(fā)請(qǐng)求；DMA向 CPL發(fā)請(qǐng)求；CPJ向應(yīng)DMAC勺請(qǐng)求； DMAC向 I/O發(fā)響應(yīng)信號(hào)；DMA發(fā)內(nèi)存地址；DMA（發(fā)控制信號(hào)；DMA專(zhuān)送開(kāi)始；DMA傳送結(jié)束；*DMA的三種傳輸方式：?jiǎn)巫止?jié)傳輸、塊傳輸、請(qǐng)求傳輸；掌握三種傳輸方式的特點(diǎn)。*8237A芯片本身的內(nèi)容不作為考試的基本要求。3 微處理器主要外圍接口芯片8253A可編程計(jì)數(shù)器

11、/定時(shí)器：結(jié)構(gòu)、引線(xiàn)、編址、模式字、時(shí)常數(shù)，會(huì)初 始化編程；*8253計(jì)數(shù)器/定時(shí)器結(jié)構(gòu)與功能：有3個(gè)減一計(jì)數(shù)器；每個(gè)計(jì)數(shù)器有6種工作模式；占用4個(gè)端口號(hào)，需連接2條 地址線(xiàn)；*8253的編程：依所需工作方式及時(shí)間間隔，設(shè)置計(jì)數(shù)器的模式字與時(shí)間常數(shù)，在一外部脈 沖驅(qū)動(dòng)下，產(chǎn)生所需輸出信號(hào)，供系統(tǒng)使用。8255A可編程并行接口：結(jié)構(gòu)、引線(xiàn)、編址、模式字、端口 C位操作控制字， 會(huì)初始化編程；*8255A并行接口結(jié)構(gòu)：三個(gè)獨(dú)立的8位I/O端口 , 口 A、口 B、口 C；共占4個(gè)端口號(hào)，連接2條地址線(xiàn)；*8255A的工作方式：0方式、1方式、2方式；口 A有3種工作方式；口 B有 2種工作方式；口

12、 C勺8條線(xiàn)可獨(dú)立進(jìn)行置1/置0的操 作。當(dāng)工作在方式1或2時(shí)，口 C的8條線(xiàn)分為兩組，每組4條線(xiàn)，分別作為口 A與口 B 在傳輸時(shí)的控制信號(hào)線(xiàn)；*8255A的模式字/控制字：一般模式字、端口 C位操作控制字；兩種控制字要寫(xiě)入控制口；*8255A的編程：掌握初始化編程、端口 C位操作編程、模式0的應(yīng)用； 串行接口：*串行通信的特點(diǎn)：串行通信是主機(jī)與外設(shè)交換信息的一種方式；串行通信中字節(jié)數(shù)據(jù)經(jīng)一條傳輸線(xiàn)按位串行發(fā)送與串行接收；串行通信節(jié)省通信線(xiàn)路，可遠(yuǎn)距離傳送，成本低，廣泛應(yīng)用在通信及計(jì)算機(jī) 網(wǎng)絡(luò)系統(tǒng)中；*串行通信所涉及的問(wèn)題：全雙工、半雙工、同步傳輸、異步傳輸；調(diào)制、解調(diào)。 *8251A可編程

13、通信接口芯片：結(jié)構(gòu)、引線(xiàn)、編址、初始化流程及控制字；*8251A通信接口的結(jié)構(gòu)：全雙工、同步/異步、接收/發(fā)送器（USART；獨(dú)立的接收/發(fā)送器通道；接收/發(fā)送雙緩沖結(jié)構(gòu)；占用兩個(gè)端口號(hào)：數(shù)據(jù)寄存器端口、命令字端口；連接系統(tǒng)一條地址線(xiàn)。*8251A通信接口的編程： 8251A的工作方式及運(yùn)行過(guò)程由程序控制；模式字決定工作方式，命令字控制運(yùn)行過(guò)程；編程過(guò)程就是向控制口寫(xiě)入模式字及命令字的過(guò)程； 8259A依順序接收模式字及命令字； 8259A在復(fù)位后開(kāi)始接受模式字。4.基本外圍設(shè)備接口技術(shù)鍵盤(pán)接口技術(shù)：矩陣式小型鍵盤(pán)的結(jié)構(gòu)；行掃描法識(shí)別鍵按下的原理*矩陣式小型鍵盤(pán)結(jié)構(gòu)與接口：鍵盤(pán)是一個(gè)由開(kāi)關(guān)和行

14、線(xiàn)列線(xiàn)組成的矩陣電路；行線(xiàn)接一輸出口，列線(xiàn)接一輸入口；在小型微機(jī)系統(tǒng)中，如單板微計(jì)算機(jī)、帶有微處理器的專(zhuān)用設(shè)備，所需鍵盤(pán) 的規(guī)模小，可采用簡(jiǎn)單實(shí)用的接口方式，在軟件控制下完成鍵盤(pán)的輸入功能；*行掃描法識(shí)別鍵按下的軟件方法：行線(xiàn)接口電路輸出一個(gè)8位掃描碼，其中有一位為0,其余位全為1;輸出為0行線(xiàn)的邏輯0電平，被有鍵按下的列線(xiàn)輸入接口讀入；軟件根據(jù)列線(xiàn)輸入接口讀入的列值 （只一位為0）判斷出按下鍵的座標(biāo)位置， 形成鍵號(hào)；七段LED多位數(shù)碼顯示器的基本工作原理：*多位七段LED數(shù)碼顯示器結(jié)構(gòu)：多個(gè)七段LED數(shù)碼管的各段引線(xiàn)并聯(lián)在一起，接段驅(qū)動(dòng)器；各七段LED數(shù)碼管的公共引線(xiàn)接一位驅(qū)動(dòng)器；段碼鎖存器

15、輸出接各段驅(qū)動(dòng)器的輸入；位碼鎖存器輸出接各位驅(qū)動(dòng)器的輸入；多位七段LED數(shù)碼顯示器占用兩個(gè)端口號(hào)：段碼口、位碼口。*掃描方式顯示字符串：程序控制方法；保證一定的位掃描循環(huán)頻率，得到較好的顯示質(zhì)量。逐次逼近法A/D轉(zhuǎn)換的基本工作過(guò)程*D/A轉(zhuǎn)換器的傳輸特性；*逐次逼近法A/D轉(zhuǎn)換器的內(nèi)部結(jié)構(gòu)：逐次逼近寄存器、D/A轉(zhuǎn)換器、比較器、 控制邏輯等；*軟件實(shí)現(xiàn)逐次逼近法 A/D轉(zhuǎn)換：硬件組成、編程思路；5微計(jì)算機(jī)總線(xiàn)：總線(xiàn)的含義：總線(xiàn)是一類(lèi)信號(hào)線(xiàn)的集合，是模塊間傳輸信息的公共通道，通 過(guò)它，計(jì)算機(jī)各部件間可進(jìn)行各種數(shù)據(jù)和命令的傳送?？偩€(xiàn)的標(biāo)準(zhǔn)：總線(xiàn)技術(shù)規(guī)范要標(biāo)準(zhǔn)化*機(jī)械結(jié)構(gòu)規(guī)范：模塊尺寸、總線(xiàn)插頭、總

16、線(xiàn)接插件以及機(jī)械安裝尺寸均有統(tǒng)一規(guī)定。*功能規(guī)范：總線(xiàn)每條信號(hào)線(xiàn)的名稱(chēng)、功能以及操作時(shí)序要有統(tǒng)一規(guī)定。*電氣規(guī)范：總線(xiàn)每條信號(hào)線(xiàn)的有效電平、動(dòng)態(tài)轉(zhuǎn)換時(shí)間、負(fù)載能力等。 總線(xiàn)的指標(biāo)*總線(xiàn)寬度：一次可以傳輸數(shù)據(jù)的位數(shù)，S10C為8位，ISA為16位，EISA為32位,PCI-2可達(dá)64位?？偩€(xiàn)寬度不會(huì)超過(guò)微處理器外部數(shù)據(jù)總線(xiàn)的寬度。*總數(shù)工作頻率：總線(xiàn)信號(hào)中有一個(gè) CLK時(shí)鐘信號(hào)，CLK越高每秒鐘傳輸?shù)臄?shù) 據(jù)量越大。ISA、EISA為8MHz PCI為33.3MHz, PCI-2 為66.6MHz=單個(gè)數(shù)據(jù)傳輸周期：不同的傳輸方式，每個(gè)數(shù)據(jù)傳輸所用CLK周期數(shù)不同。ISA 要 2個(gè)周期，PCI用1個(gè)周期。這決定總線(xiàn)最高數(shù)據(jù)傳輸率?？偩€(xiàn)的分類(lèi)與層次系統(tǒng)總線(xiàn)：是微處理器芯片對(duì)外引線(xiàn)信號(hào)的延伸或映射，是微處理器與片 外存儲(chǔ)器及I/0接口傳輸信息的通路。系統(tǒng)總線(xiàn)信號(hào)按功能可分為三類(lèi)：地址總線(xiàn)（Where*:指出數(shù)據(jù)的來(lái)源與去向。地址總線(xiàn)的位數(shù)決定了存儲(chǔ)空間的大小。數(shù)據(jù)總線(xiàn)（What）:提供模塊間傳輸數(shù)據(jù)的路徑，數(shù)據(jù)總線(xiàn)的位數(shù)決定 微處理器結(jié)構(gòu)的復(fù)雜度及總體性能?？刂瓶偩€(xiàn)（When：提供系統(tǒng)操作所必需的控制信號(hào)，對(duì)操作過(guò)程進(jìn)行 控制與定時(shí)。擴(kuò)充總線(xiàn)：亦稱(chēng)設(shè)備總線(xiàn)，用于系統(tǒng)I/O擴(kuò)充。與系統(tǒng)總線(xiàn)工作頻率不同， 經(jīng)接口電路對(duì)系統(tǒng)總統(tǒng)信號(hào)緩沖、變換、隔離，進(jìn)行不同層次的操作（ISA、EISA、MCA