基于CPLD的液晶顯示驅(qū)動模塊的設(shè)計_圖文

1、基于CPLD的液晶顯示驅(qū)動模塊的設(shè)計萬盛國1,劉 凱1,李 芳2(1 南京航空航天大學(xué)機電學(xué)院,江蘇南京 210016(2 南京航空航天大學(xué)金城學(xué)院數(shù)理力學(xué)系,江蘇南京 211156摘要:以復(fù)雜大規(guī)模可編程邏輯器件(CPLD為核心,采用 CPLD+SRAM的方案進(jìn)行液晶顯示驅(qū)動電路的設(shè)計。論述了液晶顯示驅(qū)動模塊的系統(tǒng)總體設(shè)計、控制器的設(shè)計及SRAM中數(shù)據(jù)的讀寫,并對CPLD的掃描時序進(jìn)行了說明。關(guān)鍵詞:CPLD+SRAM;液晶顯示驅(qū)動電路;掃描時序中圖分類號:TP273 文獻(xiàn)標(biāo)識碼:A 文章編號:1672-1616(201013-0055-03嵌入式系統(tǒng)是近來發(fā)展最快的技術(shù)之一。顯示器作為人機

2、交互的關(guān)鍵部分,現(xiàn)已成為嵌入式設(shè)備中必不可少的外圍接口器件之一。薄膜晶體管液晶顯示器(TFT-LCD性能優(yōu)良,自動化程度高,原材料成本低廉,可大規(guī)模生產(chǎn),發(fā)展空間廣闊;而現(xiàn)今TFT-LCD的價格更是日趨下降,因而其在嵌入式設(shè)備中的發(fā)展將有廣闊的發(fā)展前景1。由于TFT控制時序相對復(fù)雜,因而應(yīng)運而生了TFT的控制器,但帶有控制器的TFT顯示屏價格昂貴,另外,液晶顯示屏的接口沒有統(tǒng)一的標(biāo)準(zhǔn),不同的控制器與顯示屏之間的接口不一定兼容2,所以大多數(shù)用戶選擇自己制作控制器的方案。本文采用的是 CPLD+SRAM的方案來實現(xiàn)通用液晶驅(qū)動電路的設(shè)計。由于CPLD操作靈活、開發(fā)迅速、適用范圍廣、投資風(fēng)險低、可多

3、次編程擦寫并可在系統(tǒng)編程,同時可針對特定型號的液晶模塊進(jìn)行編程,故可實現(xiàn)特定效果和參數(shù)的底層驅(qū)動3。1 系統(tǒng)總體構(gòu)架本系統(tǒng)中,LCD模塊采用的是SHARP公司的不帶LCD控制器的T FT-LCD(LQ104V1DG51模塊。在設(shè)計控制器時,采用的是Altera公司的M AX II系列的CPLD(EPM570作為核心部件,以ISSI公司的IS61LV25616AL大容量SRAM作為顯示緩沖存儲器,設(shè)計 CPLD+SRAM T FT-LCD控制器。圖1為液晶屏顯示系統(tǒng)的系統(tǒng)框圖。CPLD 的主要功能是對CPU輸入的8位并行數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理4,將5組8位并行數(shù)據(jù)依次轉(zhuǎn)化為列地址(兩組8位并行數(shù)據(jù)、行

4、地址(兩組8位并行數(shù)據(jù)、顏色數(shù)據(jù)(一組8位并行數(shù)據(jù),通過地址譯碼將顏色數(shù)據(jù)對應(yīng)地存儲在外部緩存SRAM中。這樣,5組數(shù)據(jù)確定1個像素點的位置及其對應(yīng)的顏 色。圖1 液晶顯示系統(tǒng)框圖液晶屏的顯示是通過CPLD以一定的驅(qū)動時序讀SRAM中的8位顏色數(shù)據(jù),通過一個三態(tài)緩沖電路將8位顏色數(shù)據(jù)以R3G3B2的形式映射到液晶屏端(R6G6B6。其中,CPU寫數(shù)據(jù)和CPLD 從SRAM中讀數(shù)據(jù)是2個獨立的過程。如果CPU 中有數(shù)據(jù)發(fā)送,則SRAM中數(shù)據(jù)更新,屏顯示發(fā)生相應(yīng)的變化;如果CPU中沒有數(shù)據(jù)發(fā)送,CPLD仍不斷從SRAM中讀數(shù)據(jù)發(fā)送到屏上進(jìn)行刷新,否則液晶屏將熄滅。2 CPLD+SRAM控制器的設(shè)計

5、CPLD作為顯示控制器設(shè)計的核心,通過一定的時序來完成液晶屏的顯示等相關(guān)功能。本設(shè)計中采用的CPLD,其電氣參數(shù)、引腳數(shù)目等符合本收稿日期:2010-03-08作者簡介:萬盛國(1988-,男,江西撫州人,南京航空航天大學(xué)碩士研究生,主要研究方向為數(shù)控技術(shù)。55!智能控制技術(shù)! 萬盛國 劉 凱 李 芳 基于CPLD的液晶顯示驅(qū)動模塊的設(shè)計設(shè)計要求,其I/O 電壓為3.3V,適合與外部SRAM 電壓匹配,同時也滿足液晶屏的電壓要求4。由于CPLD 不具有存儲功能,則CPLD 需與一個SRAM 相配合使用,才能保證CPLD 能通過地址譯碼源源不斷地從SRAM 中讀出數(shù)據(jù)并發(fā)送到液晶屏端,使得屏保持

6、不熄滅。因此, CPLD +SRAM 才是一個完整的控制器。在本設(shè)計中,外部緩存SRAM 的主要作用是將CPU 發(fā)送的數(shù)據(jù)進(jìn)行緩存,以供CPLD 讀取。圖2為SRAM 的硬件接口原理圖,其中外部緩存SRAM 的18位地址線(RAM A0RAM A17和16位數(shù)據(jù)線(RAM D0RAM D15通過與CPLD 的I/O 口相連以完成數(shù)據(jù)的傳送,另外,SRAM 上的控制信號也都與CPLD 相連,并由CPU 對其讀寫操作進(jìn)行控制。圖2 SRAM 硬件接口原理圖3 SRAM 中的數(shù)據(jù)讀寫一屏數(shù)據(jù)640480=307200,為300K (0x4B000,需要19位地址(8位數(shù)據(jù),而本系統(tǒng)采用的IS61LV

7、25616AL (SRAM 只有18位地址線(16位數(shù)據(jù)線。因此,本系統(tǒng)中將300K 的數(shù)據(jù)分為高240行和低240行2個部分,它們所采用的地址線相同,但數(shù)據(jù)線不相同,其中高240行數(shù)據(jù)采用的是高8位數(shù)據(jù)線,低240行數(shù)據(jù)采用的是低8位數(shù)據(jù)線。系統(tǒng)工作時,SRAM 中數(shù)據(jù)的讀寫操作通過CPLD 所產(chǎn)生的地址RAM A0RAM A17對SRAM 的相應(yīng)地址依次進(jìn)行讀寫顏色數(shù)據(jù),但由于高240行和低240行數(shù)據(jù)所采用的地址線相同,則SRAM 中數(shù)據(jù)的讀入和寫出要通過相應(yīng)的參數(shù)來進(jìn)行判定。緩存SRAM 寫入數(shù)據(jù)時,通過參數(shù)ram lb 和ram ub 來判斷是高240行還是低240行的顏色數(shù)據(jù),具體

8、實現(xiàn)代碼如下:ram d(7dow nto 0<=ram w r d lb w hen ram lb=#0#and ram w e=#0#else (others =>#Z #; /*-高240行數(shù)據(jù)-*/ram d(15dow nto 8<=ram w r d lb w hen ram ub=#0#and ram w e=#0#else(others=>#Z #; /*-低240行數(shù)據(jù)-*/CPLD 讀取SRAM 中的數(shù)據(jù)是通過參數(shù)ram lb 來判斷是讀高8位數(shù)據(jù)線中數(shù)據(jù)還是低8位數(shù)據(jù)線中的數(shù)據(jù),具體實現(xiàn)代碼如下:if(ram lb =#0#thenlcd r &l

9、t;=ram d(7dow nto 5;lcd g <=ram d(4dow nto 2;lcd b <=ram d(1dow nto 0;/*-讀低8位數(shù)據(jù)線中的數(shù)據(jù)-*/elselcdr <=ramd(15dow nto 13;lcd g <=ram d(12dow nto 10;lcd b <=ram d(9dow nto 8;/*-讀高8位數(shù)據(jù)線中的數(shù)據(jù)-*/end if;4 掃描時序液晶屏的顯示是通過CPLD 的驅(qū)動時序讀SRAM 中的顏色數(shù)據(jù),并以一定的時序發(fā)送到液晶屏上顯示。顯示過程包括2個循環(huán):一個是行掃描循環(huán),另一個是列掃描循環(huán)。以本系統(tǒng)采用的L

10、Q104V1DG51為例,其掃描時序如下所述。在進(jìn)行行掃描時,以5MHz 的clock 信號作為驅(qū)動時鐘,clock 信號上升沿出現(xiàn)后的有效時間內(nèi),數(shù)據(jù)使能信號有效5,行掃描有hsync start 、hsync low 、hsync bef 、hsync valid 、hsy nc in valid5種狀態(tài)。由于狀態(tài)hsync start 是只有在CPU 發(fā)出復(fù)位信號才存在的狀態(tài),則正常運行情況下,行掃描存在hsync low 、hsync bef 、hsync valid 、hsync invalid 4種狀態(tài),分別對應(yīng)圖3行掃描時序信號中的TH c 、THe 、THd 、TH p 。在進(jìn)

11、行列掃描時,列掃描根據(jù)vsy nc cnt(行掃描結(jié)束信號的上升沿有vsync low 、vsync valid 、vsync invalid3種狀態(tài),對應(yīng)的持續(xù)時間分別為行掃描周期TH 的44倍、480倍、14倍。然而,在一個掃描循環(huán)過程中,當(dāng)且僅當(dāng)同時562010年7月 中國制造業(yè)信息化 第39卷 第13期滿足hsy nc state=hsync valid 和vsync state=sync valid 時,CPLD 才從SRAM 中讀數(shù)據(jù), 共計圖3 行掃描時序信號640480個數(shù)據(jù),完成一個掃描周期。如此循環(huán)往復(fù),即可實現(xiàn)對液晶顯示器的刷新。以行掃描為例,具體實現(xiàn)代碼如下:hsync

12、 cnt <=hsync cnt +1; /*-計數(shù)-*/case(hsync stateisw hen hsy nc start=>/*-計數(shù)計到4時,轉(zhuǎn)向hsync low 狀態(tài)-*/w hen hsy nc low =>/*-計數(shù)計到2時,轉(zhuǎn)向hsync bef 狀態(tài)-*/w hen hsy nc bef=>/*-計數(shù)計到103時,轉(zhuǎn)向hsy nc valid 狀態(tài)-*/w hen hsy nc valid=>/*-讀SRAM 中數(shù)據(jù),發(fā)送到顏色信號線上-*/*-計數(shù)計到639時,轉(zhuǎn)向hsync invalid狀態(tài)-*/when hsync invalid=

13、>/*-計數(shù)計到49時,則一行掃描結(jié)束-*/5 結(jié)束語本文針對通用的液晶顯示模塊,構(gòu)建了 CPLD+SRAM 的液晶顯示驅(qū)動電路,并以LQ104V1DG51為例,介紹了其具體的邏輯時序。該驅(qū)動模塊可對不同型號、類型、尺寸的TFT -LCD 液晶顯示模塊寫入相應(yīng)的程序,從而在硬件不作大改動的情況下方便地實現(xiàn)與多種顯示屏的接口,提高系統(tǒng)的兼容性,降低開發(fā)成本。參考文獻(xiàn):1 日堀浩雄,鈴木幸治.彩色液晶顯示M .金振裕,譯.北京:科學(xué)出版社,2003.2 周曉光,王永明,祝明德.基于CPLD 的液晶顯示屏與嵌入式處理器的接口設(shè)計J.電子測量技術(shù),2006,29(5:23-25.3 王 妍,鄭

14、君,李志揚,等.基于CPLD 和LCX016的通用投影儀的液晶驅(qū)動電路J .電子元器件應(yīng)用,2008,10(3:22-26.4 宋丹娜,代永平,劉艷艷.基于CPLD 的LCOS 場序彩色視頻控制器設(shè)計J.液晶與顯示,2009,24(8:74-100.5 王 妍,李志揚,鄭 君.基于CPLD 的通用液晶驅(qū)動電路J.鄭州輕工業(yè)學(xué)院學(xué)報,2008,23(2:110-119.The Design of TFT -LC D Driving Module Based On CPLDWAN Sheng -guo,LIU Kai,LI Fang(Nanjing University of Aeronautics and Astronautics,Jiangsu Nanjing,210016,ChinaAbstract:Based on CPLD+SRAM and complex programmable logic device(CPLD,it designs LCD drive circuit,dissusses the overall design of LCD driving modu