SOPC課件 第一章 緒論

1、第第1章章 概述概述1.1 FPGA/CPLD簡介簡介1.2 IP復用技術(shù)與復用技術(shù)與SOC1.3 SOPC技術(shù)簡介技術(shù)簡介1.4 Nios II 軟核處理器軟核處理器o隨著數(shù)字電路應用越來越廣泛，傳統(tǒng)通用的數(shù)字集成芯片已經(jīng)難以滿足系統(tǒng)的功能要求，而且隨著系統(tǒng)復雜程度的提高，所需通用集成電路的數(shù)量呈爆炸性增值，使得電路的體積膨大，可靠性難以保證。此外，現(xiàn)代產(chǎn)品的生命周期都很短，一個電路可能需要在很短的周期內(nèi)作改動以滿足新的功能需求，對于采用通用的數(shù)字集成電路設(shè)計的電路系統(tǒng)來說即意味著重新設(shè)計和重新布線。因此，系統(tǒng)設(shè)計師們希望自己設(shè)計專用集成電路(ASIC)芯片，而且希望ASIC的設(shè)計周期盡可能

2、短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件(FPLD)，其中應用最廣泛的當屬現(xiàn)場可編程門陣列(FPGA)和復雜可編程邏輯器件(CPLD)。o 可編程邏輯器件（Programmable Logic Device，LPD）是20世紀70年代發(fā)展起來的一種新型器件，它的應用和發(fā)展不僅簡化了電路設(shè)計，降低的開發(fā)成本，提高了系統(tǒng)的可靠性，而且給數(shù)字系統(tǒng)設(shè)計的設(shè)計方式帶來革命性的變化。從20世紀70年代發(fā)展到現(xiàn)在，已經(jīng)形成了許多類型的產(chǎn)品，其結(jié)構(gòu)、工藝、集成度、速度和性能都在不斷改進和提高。o最早的PLD是1970年制成的可編程只讀存儲器PRO

3、M，PROM它由固定的與陣列和可編程的或陣列組成。采用熔絲工藝編程，只能寫一次，不能擦除和重寫。 o可編程邏輯陣列PLA于20世紀70年代中期出現(xiàn)，它是由可編程的與陣列和可編程的或陣列組成的，但由于器件的資源利用率低，價格較貴，編程復雜，支持PLA的開發(fā)軟件有一定難度，因而沒有得到廣泛應用。o可編程陣列邏輯PAL器件是1977年美國MMI公司（單片存儲器公司）率先推出的，它由可編程的與陣列和固定的或陣列組成，采用熔絲編程方式，雙極性工藝制造，器件的工作速度很高。由于它的輸出結(jié)構(gòu)種類很多，設(shè)計很靈活，因而成為第一個得到普遍應用的可編程邏輯器件，如PAL16L8。o通用陣列邏輯（GAL）器件是19

4、85年Lattice公司最先發(fā)明的可電擦寫、可重復編程、可設(shè)置加密位的PLD。GAL在PAL基礎(chǔ)上，采用了輸出邏輯宏單元形式E2CMOS工 藝 結(jié) 構(gòu) 。 具 有 代 表 性 的 G A L 芯 片 有GAL16V8和GAL20V8， o復雜可編程邏輯器件(CPLD，Complex PLD)是Lattice公司提出的在線可編程(ISP，In System Programmability)技術(shù)以后，于20世紀80年代初出現(xiàn)的。CPLD采用E2COMS工藝制作。其典型器件有Altera的MAX7000系列，Xilinx的7000和9500系列、Lattice的PLS/ispLSI系列和AMD的MA

5、CH系列。o現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)器件是Xilinx公司在1985年首家推出的，它是一種新型的高密度PLD，采用CMOS-SRAM工藝制作。FPGA的結(jié)構(gòu)一般分為三部分：可編程邏輯塊、可編程I/O模塊和可編程內(nèi)部連線。CLB的功能很強，不僅能夠?qū)崿F(xiàn)邏輯函數(shù)，還可以配置成RAM等復雜的形式。配置數(shù)據(jù)存放在片內(nèi)的SRAM或熔絲圖上，基于SRAM的FPGA器件工作前需要從芯片外部加載配置數(shù)據(jù)。配置數(shù)據(jù)可以存儲在片外的E2PROM/FLASH或計算機上，設(shè)計人員可以控制加載過程，在現(xiàn)場修改器件的邏輯功能，即所謂現(xiàn)場可編程。FPGA出現(xiàn)后

6、受到電子設(shè)計工程師們的普遍歡迎，發(fā)展十分迅速。Xilinx、Altera、Actel等公司都能提供高性能的FPGA芯片。 o20世紀末出現(xiàn)了SOPC(片上可編程系統(tǒng))器件，它將EDA技術(shù)、計算機系統(tǒng)、嵌入式系統(tǒng)、工業(yè)自動化控制系統(tǒng)、DSP及無線電等融為一體，涵蓋了嵌入式系統(tǒng)設(shè)計技術(shù)的全部內(nèi)容。SOPC結(jié)合了SOC、和FPGA各自的優(yōu)點，集成了硬核或軟核CPU、DSP、存儲器、外圍I/O及可編程邏輯，用戶可以利用SOPC平臺自行設(shè)計各種高速高性能的DSP處理器或特定功能的CPU處理器，從而使電子系統(tǒng)設(shè)計進入了一個全新的模式。Xilinx公司和Altera公司的新一代FPGA集成了中央處理器(CP

7、U)或數(shù)字處理器(DSP)內(nèi)核，在一片F(xiàn)PGA上進行軟硬件協(xié)同設(shè)計，為實現(xiàn)SOPC提供了強大的硬件支持。熔絲編程的熔絲編程的PROM和和PLA器件器件 AMD公公司推出司推出PAL器件器件 GAL器件器件 FPGA器器件件 EPLD器器件件 CPLD器器件件 內(nèi)嵌復雜內(nèi)嵌復雜功能模塊功能模塊的的SOPC Ross Freeman是Xilinx創(chuàng)始人之一，發(fā)明了“現(xiàn)場可編程門陣列”（FPGA）這種新型可編程邏輯。 Bernie Vonderschmitt是Xilinx創(chuàng)始人之一，提出了“無工廠”半導體這一創(chuàng)新理論 o 1984年在硅谷工作的2個工程師和1個營銷主管Bernie Vondersch

8、mitt、Ross Freeman和Jim Barnett創(chuàng)立一家不同于一般的公司。 oAltera由Robert Hartmann、Michael Magranet、Paul Newhagen和Jim Sansbury于1983年創(chuàng)立，這些有遠見的人們對當時的研究進行投資，認為半導體客戶將從用戶可編程標準產(chǎn)品中受益，逐步取代邏輯門陣列。為滿足這些市場需求，Altera的創(chuàng)始人發(fā)明了首款可編程邏輯器件(PLD)EP300，開創(chuàng)了半導體業(yè)界全新的市場領(lǐng)域。這一靈活的新解決方案在市場上打敗了傳統(tǒng)的標準產(chǎn)品，為Altera帶來了半導體創(chuàng)新領(lǐng)先企業(yè)的盛譽。n1983 : Altera公司成立 n198

9、4:EP300 器件和管芯, 世界上第一款可編程邏輯器件(PLD) 可編程邏輯器件的發(fā)展趨勢 1. 最先進的生產(chǎn)工藝廣泛應用于以FPGA為代表的可編程邏輯器件 40nm系列產(chǎn)品大獲成功的基礎(chǔ)上，Altera 28nm系列產(chǎn)品實現(xiàn)了很多創(chuàng)新。 Stratix V系列FPGA是Altera推出的首款28nm產(chǎn)品，今后還會推出更多的產(chǎn)品。2.越來越多的高端FPGA產(chǎn)品將包含CPU或DSP等處理器內(nèi)核3. 傳統(tǒng)ASCI和FPGA進一步相互融合 4.低成本的FPGA的密度越來越高，價格越來越合理IP（Intellectual Property）：原來的含義是）：原來的含義是指知識產(chǎn)權(quán)、著作權(quán)，在指知識產(chǎn)

10、權(quán)、著作權(quán)，在IC設(shè)計領(lǐng)域指實現(xiàn)設(shè)計領(lǐng)域指實現(xiàn)某種功能的設(shè)計。某種功能的設(shè)計。IP核（核（IP模塊）：指功能完整，性能指標可模塊）：指功能完整，性能指標可靠，已驗證的、可重用的電路功能模塊?？?，已驗證的、可重用的電路功能模塊。1.2 IP復用技術(shù)與復用技術(shù)與SoC軟軟IP-用用VERILOG、VHDL等硬件描述語言描述等硬件描述語言描述的功能塊，但是并不涉及用什么具體電路元件實現(xiàn)的功能塊，但是并不涉及用什么具體電路元件實現(xiàn)這些功能。這些功能。 固固IP-完成了綜合的功能塊。完成了綜合的功能塊。 硬硬IP-供設(shè)計的最終階段產(chǎn)品：掩膜。供設(shè)計的最終階段產(chǎn)品：掩膜。 SoC: System on a

11、 Chip隨著設(shè)計與制造技術(shù)的發(fā)展，集成電路設(shè)計從晶體管的集成發(fā)展到邏輯門的集成，現(xiàn)在又發(fā)展到IP的集成，即SoC(System on a Chip)設(shè)計技術(shù)。SoC可以有效地降低電子/信息系統(tǒng)產(chǎn)品的開發(fā)成本，縮短開發(fā)周期，提高產(chǎn)品的競爭力，是未來工業(yè)界將采用的最主要的產(chǎn)品開發(fā)方式。 集成電路設(shè)計發(fā)展過程器件的物理版圖設(shè)計集成電路單元庫可編程片上系統(tǒng) SoC是在一個芯片上由于廣泛使用預定制模塊IP(Intellectual Property)而得以快速開發(fā)的集成電路。從設(shè)計上來說，SoC就是一個通過設(shè)計復用達到高生產(chǎn)率的硬件軟件協(xié)同設(shè)計的過程。從方法學的角度來看，SoC是一套極大規(guī)模集成電路的

12、設(shè)計方法學，包括IP核可復用設(shè)計/測試方法及接口規(guī)范、系統(tǒng)芯片總線式集成設(shè)計方法學、系統(tǒng)芯片驗證和測試方法學。SOC是一種設(shè)計理念，就是將各個可以集成在一起的模塊集成到一個芯片上，他借鑒了軟件的復用概念，也有了繼承的概念。也可以說是包含了設(shè)計和測試等更多技術(shù)的一項新的設(shè)計技術(shù)。IP復用（復用（IP reuse）SoC的特征：o實現(xiàn)復雜系統(tǒng)功能的VLSI；o采用超深亞微米工藝技術(shù)；o使用一個以上嵌入式CPU/數(shù)字信號處理器（DSP）；o外部可以對芯片進行編程； SoC技術(shù)的優(yōu)勢是它可以降低系統(tǒng)板上因信號在多個芯片之間進出帶來的延遲而導致的性能局限，它提高了系統(tǒng)的可靠性和降低了總的系統(tǒng)成本。 CP

13、UWiFi藍牙GSMI/OI/OPCBCPUWiFi藍牙GSMI/OI/OPCBSOC舉例：手機，SoC常常是唯一的高性價比解決方案。 憑借一系列Snapdragon處理器產(chǎn)品，高通占據(jù)了智能手機CPU市場40%以上的份額，成為近半數(shù)平板電腦微處理器的供貨商，還進入了無線醫(yī)療與成像領(lǐng)域。高通正在一塊Snapdragon芯片上整合進更多的功能模塊，現(xiàn)在高通已在一塊Snapdragon芯片中集成了3G網(wǎng)絡(luò)、Wi-Fi網(wǎng)絡(luò)、Flash視頻播放、藍牙通訊、近距離感知（NFC）等多個功能模塊。在下一代Snapdragon中，高通還將把不久前收購獲得的手勢感知技術(shù)和當下最流行的“增強現(xiàn)實”技術(shù)都整合進來。

14、 SOC可采用專用集成電路（ASIC）實現(xiàn)或現(xiàn)場可編程門陣列（FPGA）。 基于ASIC的SOC產(chǎn)業(yè)仍然面臨著挑戰(zhàn)，甚至會因此難以完全發(fā)揮潛力，以下列舉其面臨的一些問題和挑戰(zhàn)：o1.系統(tǒng)復雜性不斷增加，因此更容易引起設(shè)計錯誤和產(chǎn)品延遲，而重新投片則會導致成本上升。o2.上市時間壓力更大?？s短上市時間面臨著許多內(nèi)部及外部壓力要求，因為現(xiàn)在的設(shè)計方法仍然按照傳統(tǒng)ASIC時間進度實施。o3.產(chǎn)品生命周期更短，對生命周期為半年到一年的產(chǎn)品進行設(shè)計復用的要求更強了。o4.多種業(yè)界標準并存。各種新的業(yè)界標準不斷產(chǎn)生和更新，因此產(chǎn)品難以與業(yè)界標準的變化保持同步。o5.可用于不同產(chǎn)品的設(shè)計靈活性較差。o6.可

15、重配置及現(xiàn)場升級性能缺乏。o SOPC是可編程芯片系統(tǒng)(System On a Programmable Chip)的縮寫，就是在一個可編程芯片上實現(xiàn)一個電子系統(tǒng)的技術(shù)。SOPC是可編程邏輯器件技術(shù)和SOC(System On Chip)技術(shù)發(fā)展與融合的產(chǎn)物。System On Programmable Chip,可編程的片上系統(tǒng)。是Altera公司提出來的一種靈活、高效的SOC解決方案。SOPC將處理器、存儲器、I/O、LVDS、CDR等系統(tǒng)設(shè)計需要的功能模塊集成到一個可編程器件上，構(gòu)成一個可編程的片上系統(tǒng)?，F(xiàn)今SOPC可以認為是基于FPGA解決方案的SOC與ASIC的SOC解決方案相比，S

16、OPC系統(tǒng)及其開發(fā)技術(shù)具有更多的特色，構(gòu)成SOPC的方案也有多種途徑。n構(gòu)成SOPC的三種方案 基于FPGA嵌入IP硬核的SOPC系統(tǒng)1 基于FPGA嵌入IP軟核的SOPC系統(tǒng)2 基于HardCopy技術(shù)的SOPC系統(tǒng)3該方案是指在FPGA中預先植入處理器。最常用的是含有ARM32位知識產(chǎn)權(quán)處理器核的器件。為了到達通用性，必須為常規(guī)的嵌入式處理器集成諸多通用和專用的接口，但增加了成本和功耗。如果將ARM或其它處理器核以硬核方式植入FPGA中，利用FPGA中的可編程邏輯資源，按照系統(tǒng)功能需求來添加接口功能模塊，既能實現(xiàn)目標系統(tǒng)功能，又能降低系統(tǒng)的成本和功耗。 這樣就能使得FPGA靈活的硬件設(shè)計與

17、處理器的強大軟件功能有機地結(jié)合在一起，高效地實現(xiàn)SOPC系統(tǒng)。 n構(gòu)成SOPC的三種方案 基于FPGA嵌入IP硬核的SOPC系統(tǒng)1 基于FPGA嵌入IP軟核的SOPC系統(tǒng)2 基于HardCopy技術(shù)的SOPC系統(tǒng)3IP硬核直接植入FPGA存在以下不足：n IP硬核多來自第三方公司，F(xiàn)PGA廠商無法控制費用，從而導致FPGA器件價格相對偏高。n IP硬核預先植入，使用者無法根據(jù)實際需要改變處理器結(jié)構(gòu)。更不能嵌入硬件加速模塊(DSP)。n 無法根據(jù)實際設(shè)計需要在同一FPGA中集成多個處理器。n 無法根據(jù)實際設(shè)計需要裁減處理器硬件資源以降低FPGA成本。n 只能在特定的FPGA中使用硬核嵌入式處理器

18、。n構(gòu)成SOPC的三種方案 基于FPGA嵌入IP硬核的SOPC系統(tǒng)1 基于FPGA嵌入IP軟核的SOPC系統(tǒng)2 基于HardCopy技術(shù)的SOPC系統(tǒng)3IP軟核處理器能有效克服上述不足：n 目前最有代表性的軟核處理器分別是Altera公司的Nios II核，以及Xilinx公司的MicroBlaze核。特別是Nios II核，能很好的解決上述五方面的問題。n Altera的Nios II核是用戶可隨意配置核構(gòu)建的32位嵌入式處理器IP核，采用Avalon總線結(jié)構(gòu)通信接口；包含由FS2開發(fā)的基于JTAG的片內(nèi)設(shè)備內(nèi)核。n 在費用方面，由于Nios II是由Alter公司直接提供而非第三方廠商產(chǎn)品

19、，故用戶通常無需支付知識產(chǎn)權(quán)費用，Nios II的使用費用僅僅是其瞻仰的FPGA邏輯資源的費用。n構(gòu)成SOPC的三種方案 基于FPGA嵌入IP硬核的SOPC系統(tǒng)1 基于FPGA嵌入IP軟核的SOPC系統(tǒng)2 基于HardCopy技術(shù)的SOPC系統(tǒng)3HardCopy就是利用原有的FPGA開發(fā)工具，將成功實現(xiàn)于FPGA器件上的SOPC系統(tǒng)通過特定的技術(shù)直接向ASIC轉(zhuǎn)化，從而克服傳統(tǒng)ASIC設(shè)計中普遍存在的問題。ASIC(SOC)開發(fā)中難于克服的問題包括：開發(fā)周期長、產(chǎn)品上市慢、一次性成功率低、有最少投片量要求、設(shè)計軟件工具繁多且昂貴、開發(fā)流程復雜等。n構(gòu)成SOPC的三種方案 基于FPGA嵌入IP硬

20、核的SOPC系統(tǒng)1 基于FPGA嵌入IP軟核的SOPC系統(tǒng)2 基于HardCopy技術(shù)的SOPC系統(tǒng)3利用HardCopy技術(shù)設(shè)計ASIC，開發(fā)軟件費用少，SOC級規(guī)模的設(shè)計周期不超過20周，轉(zhuǎn)化的ASIC與用戶設(shè)計習慣的掩模層只有兩層，且一次性投片的成功率近乎100%，即所謂的FPGA向ASIC的無縫轉(zhuǎn)化。用ASIC實現(xiàn)后的系統(tǒng)性能將必原來在HardCopy FPGA上驗證的模型提高近50%，而功耗則降低40%。n構(gòu)成SOPC的三種方案 基于FPGA嵌入IP硬核的SOPC系統(tǒng)1 基于FPGA嵌入IP軟核的SOPC系統(tǒng)2 基于HardCopy技術(shù)的SOPC系統(tǒng)3HardCopy技術(shù)是一種全新的

21、SOC級ASIC設(shè)計解決方案，即將專用的硅片設(shè)計和FPGA至HardCopy自動遷移過程結(jié)合在一起的技術(shù)，首先利用Quartus II將系統(tǒng)模型成功實現(xiàn)于HardCopy FPGA上，然后幫助設(shè)計者把可編程解決方案無縫地遷移到低成本的ASIC上。這樣，HardCopy器件就把大容量FPGA的靈活性和ASIC的市場優(yōu)勢結(jié)合起來，實現(xiàn)對于有較大批量要求并對成本敏感的電子產(chǎn)品上，從而避開了直接設(shè)計ASIC的困難。三種SOC方案的比較指標基于ASIC的SOC基于FPGA的SOC(SOPC)基于HardCopy的SOC單片成本低較高較低開發(fā)周期長(20周)短(10周)較短(20周)開發(fā)成本設(shè)計工程成本高

22、掩模成本高軟件工具成本高設(shè)計工程成本低無掩模成本軟件工具成本低設(shè)計工程成本低掩模成本低軟件工具成本低一次投片情況一次投片成功率低，成本高，耗時長可現(xiàn)場配置一次投片成功率近100%，成本低，耗時短集成技術(shù)0.25um90nm0.25um90nm0.25um90nm可重構(gòu)性不可重構(gòu)可重構(gòu)不可重構(gòu)oXilinx公司的軟核和硬核處理器的性能。nNios II軟核處理器簡介NiosAltera公司在2000年開發(fā)了第一代可配置嵌入式軟核處理器Nios(16位)。繼Nios之后，2004年6月Altera公司又推出了性能更好的Nios II (32位)嵌入式軟核處理器。Nios II16位軟核處理器32位

23、軟核處理器nNios II軟核處理器簡介Nios II 的特點：的特點：最大處理性能提高了最大處理性能提高了3倍倍CPU內(nèi)核面積最大可縮小內(nèi)核面積最大可縮小1/232位位RISC嵌入式處理器具有超過嵌入式處理器具有超過200DMIP的性能，的性能，在低成本在低成本FPGA中實現(xiàn)成本只有中實現(xiàn)成本只有35美分。美分。由于由于Nios II是軟核形式，其可在多種系統(tǒng)設(shè)置組是軟核形式，其可在多種系統(tǒng)設(shè)置組合中進行選擇，滿足成本和功能要求。合中進行選擇，滿足成本和功能要求?？裳娱L產(chǎn)品生命周期，防止出現(xiàn)處理器逐漸過時可延長產(chǎn)品生命周期，防止出現(xiàn)處理器逐漸過時的情況。的情況。Nios II32位軟核處理器

24、nNios II軟核處理器簡介 Nios II 開發(fā)包有一套通用外設(shè)和接口庫。定時器/計數(shù)器外部SRAM接口CFI接口FlashSDRAM接口片內(nèi)RAM/ROM用戶邏輯接口CS8900 10M以太網(wǎng)接口并行I/O（GPIO）JTAG UART系統(tǒng)IDEPCS 控制器DMAUARTSPI接口LCD接口外部三態(tài)橋LAN91C111 10/100M 以太網(wǎng)接口Avalon轉(zhuǎn)AHB橋AHB轉(zhuǎn)Avalon橋PCIDDR SDRAMCANRNGUSBDDR2 SDRAMDES16550 UARTRSASHA-1I2C10/100/1000M Ethnet MAC浮點單元注：表中橙色底色部分的外設(shè)由Mega

25、Core或者Altera Megafunction Partners Program（AMMP）提供，其余的包含在Nios II開發(fā)包中。本表并不包含所有可用的IP。nNios II軟核處理器簡介 基于Nios II處理器的嵌入式系統(tǒng)開發(fā)SOPC BuilderNios II IDEQuartus II 8.0使用Altera的Quartus II 軟件、SOPC Builder工具以及Nios II IDE，用戶可以輕松地完成基于Nios II處理器的嵌入式系統(tǒng)開發(fā)。并且利用SOPC Builder軟件中的用戶邏輯接口向?qū)?，用戶還可以生成自己的定制外設(shè)，并將其集成在Nios II處理器系統(tǒng)中。注：SOPC Builder包含在Quartus II軟件中nNios II軟核處理器簡介 Nios II 處理器系列包括三種內(nèi)核Nios II32位軟核處理器Nios II/f (快速)Nios II/e (經(jīng)濟)Nios II/s (標準)性能最高，但占用的邏輯資源最多。性能最高，但占用的邏輯資源最多。占用的邏輯資源最少，但性能最低。占用的邏輯資源最少，但性能