第十三章S3C2410的I2C總線控制

1、第十三章第十三章 S3C2410的的I2C總線控制總線控制 主要內(nèi)容：主要內(nèi)容：v13.1 I2C接口和接口和EEPROMv13.2 EEPROM讀讀/寫操作寫操作v13.5 I2C實(shí)驗(yàn)程序?qū)嶒?yàn)程序v13.4 S3C2410 I2C總線讀總線讀/寫參考程寫參考程序編寫序編寫v13.3 S3C2410處理器處理器I2C接口接口13.1 I2C接口和接口和EEPROM v1C總線的主要特點(diǎn)總線的主要特點(diǎn)vC總線是由總線是由PHILIPS公司開發(fā)的一種簡(jiǎn)單、雙向二公司開發(fā)的一種簡(jiǎn)單、雙向二線制同步串行總線。它只需要兩根線即在連接于總線制同步串行總線。它只需要兩根線即在連接于總線上器件之間傳送信息。這

2、種總線的主要特點(diǎn)有：線上器件之間傳送信息。這種總線的主要特點(diǎn)有：v(1) 總線只有兩根線，即串行時(shí)鐘線（總線只有兩根線，即串行時(shí)鐘線（SCL）和串）和串行數(shù)據(jù)線行數(shù)據(jù)線 (SDA)，這在設(shè)計(jì)中大大減少了硬件接口。，這在設(shè)計(jì)中大大減少了硬件接口。v(2) 每個(gè)連接到總線上的器件都有一個(gè)用于識(shí)別的每個(gè)連接到總線上的器件都有一個(gè)用于識(shí)別的器件地址，器件地址由芯片內(nèi)部硬件電路和外部地器件地址，器件地址由芯片內(nèi)部硬件電路和外部地址引腳同時(shí)決定，避免了片選線的連接方法，并建址引腳同時(shí)決定，避免了片選線的連接方法，并建立了簡(jiǎn)單的主從關(guān)系，每個(gè)器件既可以作為發(fā)送器，立了簡(jiǎn)單的主從關(guān)系，每個(gè)器件既可以作為發(fā)送器

3、，又可以作為接收器。又可以作為接收器。v(3) 同步時(shí)鐘允許器件用不同的波特率進(jìn)行通同步時(shí)鐘允許器件用不同的波特率進(jìn)行通信。信。v(4) 同步時(shí)鐘可以作為停止或重新啟動(dòng)串行口同步時(shí)鐘可以作為停止或重新啟動(dòng)串行口發(fā)送的握手信號(hào)。發(fā)送的握手信號(hào)。v(5) 串行數(shù)據(jù)傳輸位速率在標(biāo)準(zhǔn)模式下可達(dá)串行數(shù)據(jù)傳輸位速率在標(biāo)準(zhǔn)模式下可達(dá)100Kbit/s，快速模式下可達(dá)，快速模式下可達(dá)400Kbit/s，高，高速模式下可達(dá)速模式下可達(dá)3.4Mbit/s。2C總線的基本結(jié)構(gòu)總線的基本結(jié)構(gòu)vC總線是由數(shù)據(jù)線總線是由數(shù)據(jù)線SAD和時(shí)鐘線和時(shí)鐘線SCL構(gòu)成的構(gòu)成的串行總線，可發(fā)送和接收數(shù)據(jù)。各種采用串行總線，可發(fā)送和接

4、收數(shù)據(jù)。各種采用C總線標(biāo)準(zhǔn)的器件均并聯(lián)在總線上，每個(gè)器件總線標(biāo)準(zhǔn)的器件均并聯(lián)在總線上，每個(gè)器件內(nèi)部都有內(nèi)部都有C接口電路，用于實(shí)現(xiàn)與接口電路，用于實(shí)現(xiàn)與C總線的連總線的連接，結(jié)構(gòu)形式如圖接，結(jié)構(gòu)形式如圖13-1所示所示。 3C總線信息傳送總線信息傳送 C總線沒有進(jìn)行信息傳送時(shí)，數(shù)據(jù)線總線沒有進(jìn)行信息傳送時(shí)，數(shù)據(jù)線SDA和和時(shí)鐘線時(shí)鐘線SCL都為高電平。當(dāng)主控制器向某個(gè)都為高電平。當(dāng)主控制器向某個(gè)器件傳送信息時(shí)，首先應(yīng)向總線傳送開始信器件傳送信息時(shí)，首先應(yīng)向總線傳送開始信號(hào)，開始信號(hào)和結(jié)束信號(hào)規(guī)定如下：號(hào)，開始信號(hào)和結(jié)束信號(hào)規(guī)定如下：v開始信號(hào)：開始信號(hào)：SCL為高電平時(shí)，為高電平時(shí)，SDA由高

5、電平由高電平向低電平跳變，開始傳送數(shù)據(jù)。向低電平跳變，開始傳送數(shù)據(jù)。v結(jié)束信號(hào)：結(jié)束信號(hào)：SCL為高電平時(shí)，為高電平時(shí)，SDA由低電平由低電平向高電平跳變，結(jié)束傳送數(shù)據(jù)。向高電平跳變，結(jié)束傳送數(shù)據(jù)。 v具體情況如圖具體情況如圖13-2所示所示。v主控制器每次傳送的信息的第一個(gè)字節(jié)必須主控制器每次傳送的信息的第一個(gè)字節(jié)必須是器件地址碼，第二個(gè)字節(jié)為器件單元地址，是器件地址碼，第二個(gè)字節(jié)為器件單元地址，用于實(shí)現(xiàn)選擇所操作的器件的內(nèi)部單元，第用于實(shí)現(xiàn)選擇所操作的器件的內(nèi)部單元，第三個(gè)字節(jié)是讀三個(gè)字節(jié)是讀/寫命令，從第四個(gè)字節(jié)開始為寫命令，從第四個(gè)字節(jié)開始為傳送的數(shù)據(jù)。其中器件地址碼格式如下：傳送的數(shù)

6、據(jù)。其中器件地址碼格式如下：4C總線讀、寫操作時(shí)序總線讀、寫操作時(shí)序（1）指定單元讀）指定單元讀v該操作從所選器件指定地址讀，讀的字節(jié)數(shù)該操作從所選器件指定地址讀，讀的字節(jié)數(shù)不限，格式如下，見圖不限，格式如下，見圖13-3：v圖圖13-3中，只給出讀一個(gè)字節(jié)中，只給出讀一個(gè)字節(jié)SDA的時(shí)序，的時(shí)序，當(dāng)當(dāng)SCL為高，為高，SDA從高到低跳變時(shí)，啟動(dòng)從高到低跳變時(shí)，啟動(dòng)C，C向總線寫第一個(gè)字節(jié)數(shù)據(jù)，向總線寫第一個(gè)字節(jié)數(shù)據(jù)，1010是器件的是器件的類型，是類型，是EPROM，LSB=0是寫命令，接到是寫命令，接到ACK應(yīng)答后，再發(fā)一字節(jié)數(shù)據(jù)，這個(gè)數(shù)據(jù)是應(yīng)答后，再發(fā)一字節(jié)數(shù)據(jù)，這個(gè)數(shù)據(jù)是EPROM內(nèi)的

7、單元地址，然后收到內(nèi)的單元地址，然后收到ACK后就后就可以從可以從SDA線上串行讀出數(shù)據(jù)，收到一個(gè)完線上串行讀出數(shù)據(jù)，收到一個(gè)完整字節(jié)后不用等整字節(jié)后不用等ACK，直接發(fā)高電平結(jié)束本，直接發(fā)高電平結(jié)束本次操作，注意，讀操作完后沒有次操作，注意，讀操作完后沒有ACK。（2）指定單元寫）指定單元寫v該操作從所選器件當(dāng)前地址寫，寫的字節(jié)數(shù)該操作從所選器件當(dāng)前地址寫，寫的字節(jié)數(shù)不限，格式如下，見圖不限，格式如下，見圖13-4：13.2 EEPROM讀讀/寫操作寫操作13.2.1 AT24C04結(jié)構(gòu)與應(yīng)用簡(jiǎn)述結(jié)構(gòu)與應(yīng)用簡(jiǎn)述v目前，通用存儲(chǔ)器芯片多為目前，通用存儲(chǔ)器芯片多為EEPROM，其常用的協(xié)，其常用

8、的協(xié)議主要有兩線串行連接協(xié)議議主要有兩線串行連接協(xié)議(I2C)和和v三線串行連接協(xié)議。帶三線串行連接協(xié)議。帶C總線接口的總線接口的EEPROM有許有許多型號(hào)，其中多型號(hào)，其中AT24CXX系列使用十分普遍。產(chǎn)品包系列使用十分普遍。產(chǎn)品包括括AT24C01, AT24C02、AT24C04,AT24C08,AT24C16等，其容量等，其容量(字節(jié)數(shù)字節(jié)數(shù)頁頁) 分別為分別為1288,2568,5128,10248,20488,適用于適用于25V的低電壓操作，具有低功耗和高可靠性等優(yōu)點(diǎn)。的低電壓操作，具有低功耗和高可靠性等優(yōu)點(diǎn)。vAT24系列存儲(chǔ)器芯片采用CMOS工藝制造，內(nèi)置有高壓泵，可在單電壓

9、供電條件下工作。其標(biāo)準(zhǔn)封裝為8腳DIP封裝形式，如圖13-5所示。各引腳的功能說明如下：各引腳的功能說明如下：vSCL：串行時(shí)鐘。遵循：串行時(shí)鐘。遵循ISO/IEC7816同步協(xié)同步協(xié)議，漏極開路，需接上拉電阻。在該引腳的議，漏極開路，需接上拉電阻。在該引腳的上升沿，系統(tǒng)將數(shù)據(jù)輸人到每個(gè)上升沿，系統(tǒng)將數(shù)據(jù)輸人到每個(gè)EEPROM器器件，在下降沿輸出。件，在下降沿輸出。vSDA：串行數(shù)據(jù)線。漏極開路，需接上拉電：串行數(shù)據(jù)線。漏極開路，需接上拉電阻。雙向串行數(shù)據(jù)線，漏極開路，可與其他阻。雙向串行數(shù)據(jù)線，漏極開路，可與其他開路器件開路器件“線或線或”。vA0、A1、A2：器件：器件/頁面尋址地址輸人端

10、。頁面尋址地址輸人端。在在AT24C01和和AT24C02中，做頁面尋址地址。中，做頁面尋址地址。vWP：讀：讀/寫保護(hù)。接低電平時(shí)可對(duì)整片空間進(jìn)行讀寫保護(hù)。接低電平時(shí)可對(duì)整片空間進(jìn)行讀/寫，高電平時(shí)不能讀寫，高電平時(shí)不能讀/寫，受保護(hù)。寫，受保護(hù)。vVcc/GND：一般輸入：一般輸入5V工作電壓。工作電壓。vAT24C04由輸入緩沖器和由輸入緩沖器和EEPROM陣列組成。由陣列組成。由于于EEPROM的半導(dǎo)體工藝特性寫入時(shí)間為的半導(dǎo)體工藝特性寫入時(shí)間為510ms，如果從外部直接寫入如果從外部直接寫入EEPROM，則每寫一個(gè)字節(jié)都，則每寫一個(gè)字節(jié)都要等候要等候510ms，成批，成批v數(shù)據(jù)寫人時(shí)

11、則要等候更長的時(shí)間。具有數(shù)據(jù)寫人時(shí)則要等候更長的時(shí)間。具有SRAM輸人輸人緩沖器的緩沖器的EEPROM器件器件,其寫入操作變其寫入操作變v成對(duì)成對(duì)SRAM緩沖器的裝載，裝載完后啟動(dòng)一個(gè)自動(dòng)緩沖器的裝載，裝載完后啟動(dòng)一個(gè)自動(dòng)寫人邏輯將緩沖器中的全部數(shù)據(jù)一次寫入寫人邏輯將緩沖器中的全部數(shù)據(jù)一次寫入EEPROM陣列中。陣列中。13.2.2 設(shè)備地址（設(shè)備地址（DADDR）vAT24C04的器件地址是的器件地址是1010。13.2.3 AT24CXX的數(shù)據(jù)操作格式的數(shù)據(jù)操作格式v在在I2C總線中，對(duì)總線中，對(duì)AT24C04內(nèi)部存儲(chǔ)單內(nèi)部存儲(chǔ)單元讀元讀/寫，除了要給出器件的設(shè)備地址寫，除了要給出器件的設(shè)

12、備地址（DADDR）v外，還須指定讀外，還須指定讀/寫的頁面地址寫的頁面地址(PADDR)。兩者組成操作地址（兩者組成操作地址（OPADDR）如下：）如下：v 1010 A2 A1A0-R/W 13.3 S3C2410處理器處理器I2C接口接口13.3.1 S3C2410 I2C接口簡(jiǎn)介接口簡(jiǎn)介vS3C2410處理器提供符合處理器提供符合I2C協(xié)議的設(shè)備連協(xié)議的設(shè)備連接雙向數(shù)據(jù)線接雙向數(shù)據(jù)線I2CSDA和和I2CSCL，在，在I2CSCL高電平期間，高電平期間，I2CSDA的下降沿啟動(dòng)，的下降沿啟動(dòng)，上升沿停止。上升沿停止。S3C2410處理器可以支持主發(fā)處理器可以支持主發(fā)送、主接收、從發(fā)送和

13、從接收送、主接收、從發(fā)送和從接收4種工作模式。種工作模式。在主發(fā)送模式下，需要使用到如表在主發(fā)送模式下，需要使用到如表13-113-4所列寄存器。所列寄存器。13.3.2 使用使用S3C2410 I2C總線讀總線讀/寫方寫方法法v開始條件開始條件(START_C)：當(dāng)：當(dāng)SCL為高電平時(shí)，為高電平時(shí)，SDA由由高轉(zhuǎn)為低。高轉(zhuǎn)為低。v 停止條件停止條件(STOP_C)：當(dāng)：當(dāng)SCL為高電平時(shí)，為高電平時(shí)，SDA由低轉(zhuǎn)為高。由低轉(zhuǎn)為高。v 確認(rèn)信號(hào)確認(rèn)信號(hào)(ACK)：在做為接收方應(yīng)答時(shí)，每收到：在做為接收方應(yīng)答時(shí)，每收到一個(gè)宇節(jié)后便將一個(gè)宇節(jié)后便將SDA電平拉低。電平拉低。v 數(shù)據(jù)傳送數(shù)據(jù)傳送(R

14、/M)：總線啟動(dòng)或應(yīng)答后，：總線啟動(dòng)或應(yīng)答后，SCL高電平高電平期間數(shù)據(jù)串行傳送；低電平期間為數(shù)據(jù)準(zhǔn)備，并允期間數(shù)據(jù)串行傳送；低電平期間為數(shù)據(jù)準(zhǔn)備，并允許許SDA線上數(shù)據(jù)電平變換?？偩€以字節(jié)線上數(shù)據(jù)電平變換?？偩€以字節(jié)(8位位)為單位為單位傳送數(shù)據(jù)，且高有效位傳送數(shù)據(jù)，且高有效位(MSB)在前。在前。13.4 S3C2410 I2C總線讀總線讀/寫參考程寫參考程序編寫序編寫1CAT24WCXX的器件地址的器件地址vCAT24WCXX的器件地址的具體情況見表的器件地址的具體情況見表13-5，表中，表中A0、 A1 和和A2對(duì)應(yīng)器件的管腳對(duì)應(yīng)器件的管腳1、2、和和3，a8、a9、a10對(duì)應(yīng)為頁地址

15、選擇位。對(duì)應(yīng)為頁地址選擇位。2頁寫頁寫vCAT24WCXX的按字節(jié)讀的按字節(jié)讀/寫操作寫操作13.1節(jié)中已做介紹，節(jié)中已做介紹，這里對(duì)這里對(duì)CAT24WCXX按頁讀寫做簡(jiǎn)單介紹。按頁讀寫做簡(jiǎn)單介紹。v按字節(jié)讀按字節(jié)讀/寫操作模式下，寫操作模式下，CAT24WXX一次可寫入一次可寫入1個(gè)字節(jié)數(shù)據(jù)，頁寫操作的啟動(dòng)和字節(jié)一樣。不同的個(gè)字節(jié)數(shù)據(jù)，頁寫操作的啟動(dòng)和字節(jié)一樣。不同的是在于傳送了一個(gè)字節(jié)數(shù)據(jù)后并不產(chǎn)生停止信號(hào)，是在于傳送了一個(gè)字節(jié)數(shù)據(jù)后并不產(chǎn)生停止信號(hào)，而是繼續(xù)傳送下一個(gè)字節(jié)。每發(fā)送一個(gè)字節(jié)數(shù)據(jù)后而是繼續(xù)傳送下一個(gè)字節(jié)。每發(fā)送一個(gè)字節(jié)數(shù)據(jù)后內(nèi)部地址自動(dòng)加內(nèi)部地址自動(dòng)加1。v接收到一頁字節(jié)數(shù)據(jù)

16、和主器件發(fā)送的停止信號(hào)后，接收到一頁字節(jié)數(shù)據(jù)和主器件發(fā)送的停止信號(hào)后，CAT24啟動(dòng)內(nèi)部寫周期將數(shù)據(jù)寫到數(shù)據(jù)區(qū)。啟動(dòng)內(nèi)部寫周期將數(shù)據(jù)寫到數(shù)據(jù)區(qū)。v3。 I2C總線編程總線編程vI2C總線編程主要完成二項(xiàng)工作，一是系統(tǒng)初總線編程主要完成二項(xiàng)工作，一是系統(tǒng)初始化，包括使能系統(tǒng)中斷，設(shè)置中斷向量等；始化，包括使能系統(tǒng)中斷，設(shè)置中斷向量等；二是對(duì)二是對(duì)I2C的相關(guān)寄存器進(jìn)行設(shè)置：的相關(guān)寄存器進(jìn)行設(shè)置：13.5 I2C實(shí)驗(yàn)程序?qū)嶒?yàn)程序vEmbest EDUKIT-II/III實(shí)驗(yàn)系統(tǒng)中，該實(shí)驗(yàn)電實(shí)驗(yàn)系統(tǒng)中，該實(shí)驗(yàn)電路設(shè)計(jì)如圖路設(shè)計(jì)如圖13-6所示：所示：v本實(shí)驗(yàn)的內(nèi)容就是將本實(shí)驗(yàn)的內(nèi)容就是將0F這這l6個(gè)數(shù)按順序?qū)懭藗€(gè)數(shù)按順序?qū)懭说降紼EPROM(AT24C04)的內(nèi)部存儲(chǔ)單元中，的內(nèi)部存儲(chǔ)單元中，然后再依次將它們讀出，并通過實(shí)驗(yàn)板的串然后再依次將它們讀出，并通過實(shí)驗(yàn)板的串口口UART0輸出到在輸出到在PC機(jī)上運(yùn)行的機(jī)上運(yùn)行的Windows自帶超級(jí)終端上。在本實(shí)驗(yàn)中自帶超級(jí)終端上。在本實(shí)驗(yàn)中EEPROM被作被作為為I2C總線上的從設(shè)備來進(jìn)行處理，其工作過總線上的從設(shè)