數(shù)字電路試題及答案

1、精選優(yōu)質(zhì)文檔-傾情為你奉上數(shù)字電路試卷及答案一、【單項(xiàng)選擇題】(本大題共20小題，每小題2分，共40分)在每小題列出的四個(gè)選項(xiàng)中只有一個(gè)選項(xiàng)是符合題目要求的，請(qǐng)將正確選項(xiàng)前的字母填在答題卷相應(yīng)題號(hào)處。1、對(duì)于鐘控RS觸發(fā)器，若要求其輸出“0”狀態(tài)不變，則輸入的RS信號(hào)應(yīng)為（ A ）。A RS=X0B RS=0XC RS=X1D RS=1X2、以下各電路中，（ B ）可以產(chǎn)生脈沖定時(shí)。A 多諧振蕩器B 單穩(wěn)態(tài)觸發(fā)器C 施密特觸發(fā)器D 石英晶體多諧振蕩器3、下列邏輯電路中為時(shí)序邏輯電路的是（ C ）。A 變量譯碼器B 加法器C 數(shù)碼寄存器D 數(shù)據(jù)選擇器4、同步時(shí)序電路和異步時(shí)序電路比較，其差異在于

2、后者（ B ）。A 沒(méi)有觸發(fā)器B 沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C 沒(méi)有穩(wěn)定狀態(tài)D 輸出只與內(nèi)部狀態(tài)有關(guān)5、當(dāng)用專用輸出結(jié)構(gòu)的PAL設(shè)計(jì)時(shí)序邏輯電路時(shí)，必須還要具備有（ A ）。A 觸發(fā)器B 晶體管C MOS管D 電容6、能將輸出端直接相接完成線與的電路有（ C ）。A TTL與門B 或門C 三態(tài)門D 三極管非門7、TTL與非門的多余腳懸空等效于（ A ）。A 1B 0C VccD Vee8、以下哪一條不是消除竟?fàn)幟半U(xiǎn)的措施（ B ）。A 接入濾波電路B 利用觸發(fā)器C 加入選通脈沖D 修改邏輯設(shè)計(jì)9、主從觸發(fā)器的觸發(fā)方式是（ D ）。A CP=1B CP上升沿C CP下降沿D 分兩次處理10、組合型P

3、LA是由（ A ）構(gòu)成。A 與門陣列和或門陣列B 一個(gè)計(jì)數(shù)器C 一個(gè)或陣列D 一個(gè)寄存器11、下列四個(gè)數(shù)中，最大的數(shù)是（ B ）。A (AF)16B (0)8421BCDC ()2D (198)1012、觸發(fā)器有兩個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要（ B ）個(gè)觸發(fā)器。A 2B 8C 16D 3213、下列門電路屬于雙極型的是（ A ）。A OC門B PMOSC NMOSD CMOS14、用異步I/O輸出結(jié)構(gòu)的PAL設(shè)計(jì)邏輯電路，它們相當(dāng)于（ A ）。A 組合邏輯電路B 時(shí)序邏輯電路C 存儲(chǔ)器D 數(shù)模轉(zhuǎn)換器15、要構(gòu)成容量為4K×8的RAM，需要（ D ）片容量為256×4的RAM

4、。A 2B 4C 8D 3216、74LS160十進(jìn)制計(jì)數(shù)器它含有的觸發(fā)器的個(gè)數(shù)是（ C ）。A 1B 2C 4D 617、ROM電路由地址譯碼器和存儲(chǔ)體構(gòu)成，若譯碼器有十個(gè)地址輸入線，則最多可（ C ）個(gè)字。A 10B 102C 210D 10418、n級(jí)觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器，其有效循環(huán)的狀態(tài)數(shù)為（ A ）。A n個(gè)B 2n個(gè)C 2n-1個(gè)D 2n個(gè)19、Moore和Mealy型時(shí)序電路的本質(zhì)區(qū)別是（ A ）。A 沒(méi)有輸入變量B 當(dāng)時(shí)的輸出只和當(dāng)時(shí)電路的狀態(tài)有關(guān)，和當(dāng)時(shí)的輸入無(wú)關(guān)C 沒(méi)有輸出變量D 當(dāng)時(shí)的輸出只和當(dāng)時(shí)的輸入有關(guān)，和當(dāng)時(shí)的電路狀態(tài)無(wú)關(guān)器20、相同計(jì)數(shù)模的異步計(jì)數(shù)器和同步計(jì)數(shù)器

5、相比，一般情況下（ A ）。A 驅(qū)動(dòng)方程簡(jiǎn)單B 使用觸發(fā)器的個(gè)數(shù)少C 工作速度快D 以上說(shuō)法都不對(duì)二、【填空題】（本大題共10小題，每小題2分，共20分；請(qǐng)將答案填寫在答題卷相應(yīng)題號(hào)處）21、（.）2=（ 7D.4F ）16，（6840）10=（ 0000 ）8421BCD22、對(duì)160個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少需要（ 8 ）位二進(jìn)制數(shù)。23、邏輯函數(shù) F=的最小項(xiàng)之和表達(dá)式為（ ）。24、三態(tài)門除了輸出高電平和低電平之外，還有第三種輸出狀態(tài)，即（ 高阻 ）狀態(tài)。25、邏輯門電路能夠驅(qū)動(dòng)同類負(fù)載門的個(gè)數(shù)稱為（ 扇出系數(shù) ）。26、可以用（ 紫外線 ）擦除EPROM中所存的信息。27、單穩(wěn)態(tài)觸

6、發(fā)器可應(yīng)用于（ 分頻 ）、延時(shí)、（ 定時(shí) ）。28、邏輯代數(shù)又稱布爾代數(shù)?；镜倪壿嬯P(guān)系有（ 與 ）、（ 或 ）、（ 非）三種。29、時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為（ 同步 ）時(shí)序電路和（ 異步 ）時(shí)序電路。30、存儲(chǔ)器的（ 存儲(chǔ)容量）和（存儲(chǔ)時(shí)間 ）是反映系統(tǒng)性能的兩個(gè)重要指標(biāo)。三、【簡(jiǎn)答題】（本大題共4小題，每小題5分，共20分；請(qǐng)將答案填寫在答題卷相應(yīng)題號(hào)處）31、利用公式和定理證明等式。證明：所以成立32、邏輯代數(shù)與普通代數(shù)有何異同？1.概念不同邏輯代數(shù)是按一定邏輯規(guī)律進(jìn)行運(yùn)算的代數(shù)，邏輯變量只有0和1兩個(gè)值，代表兩種對(duì)立的邏輯狀態(tài)。普通代數(shù)研究的是算數(shù)運(yùn)算，變量的數(shù)

7、值代表數(shù)量的大小。2.運(yùn)算法則不同邏輯代數(shù)基本運(yùn)算為與、或、非，普通代數(shù)基本運(yùn)算則為加、減、乘、除。33、在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制？1.可行性 采用二進(jìn)制，只有0和1兩個(gè)狀態(tài)，需要表示0、1兩種狀態(tài)的電子器件很多，如開(kāi)關(guān)的接通和斷開(kāi)，晶體管的導(dǎo)通和截止、磁元件的正負(fù)剩磁、電位電平的高與低等都可表示0、1兩個(gè)數(shù)碼。使用二進(jìn)制，電子器件具有實(shí)現(xiàn)的可行性。 2. 簡(jiǎn)易性 二進(jìn)制數(shù)的運(yùn)算法則少，運(yùn)算簡(jiǎn)單，使計(jì)算機(jī)運(yùn)算器的硬件結(jié)構(gòu)大大簡(jiǎn)化（十進(jìn)制的乘法九九口訣表55條公式，而二進(jìn)制乘法只有4條規(guī)則）。 3. 邏輯性 由于二進(jìn)制0和1正好和邏輯代數(shù)的假（false）和真（true）相對(duì)應(yīng)，有邏輯代數(shù)的理論基礎(chǔ)，用二進(jìn)制表示二值邏輯很自然。34、利用公式法化簡(jiǎn)函數(shù)四、【應(yīng)用題】（本大題共2小題，每小題1