低溫共燒多層陶瓷電路設計規(guī)范

1、低溫共燒多層陶瓷電路設計規(guī)范 術語說明 后燒表面電阻 交錯通孔 頂層內埋電阻內埋電容內埋孔 內導帶導熱孔堆積孔通孔間距 通孔直徑底層 材料系統(tǒng)目前生產線上使用的LTCC材料組要有DuPont 951、Ferro A6M、HL2000、DP9K7。用于高頻電路的低損耗微波LTCC介質帶材料：Ferro A6 、DP9K7。導體材料根據客戶需要采用全金系統(tǒng)和混合系統(tǒng)（外層是可以焊接的Pd/Ag、PtPdAu、PtAu等導體及可絲焊的金導體，內層是Ag導體）。LTCC生瓷帶介質材料特性見表1表1、生瓷帶介質材料數據性質DP951DP9K7Ferro A6S/M厚度1)（燒結前）951 C2 50 u

2、m951PX 254um254um127 um、187 um燒結收縮率（X、Y）12.7±0.3%9.1±0.3%15.5±0.3%燒結收縮率（Z）15±0.5%11.8±0.5%25±0.3%介電常數7.8（10MHz） 7.1(15G)5.9（10MHz）介質損耗0.2%（10MHz）0.00100.15%（10MHz）絕緣電阻1012（100VDC）1012（100VDC）1014（100VDC）熱導率3W/mk4.6W/mk2W/mk熱脹系數5.8ppm/K4.4ppm/K7.8ppm/K燒結密度3.1g/23.1g/22.5

3、g/2抗折強度320MPa230 MPa130MPa表2、導體材料性能導體特性陶瓷材料系統(tǒng)Du Pont 951/9K7陶瓷材料系統(tǒng)Ferro A6 S/M導體類型內層 Ag, Au外層Ag, Au, PdAg ,PtAu、PtPdAu內層 Ag, Au外層Ag, Au, PdAg, PtAu、PtPdAu頂層導體膜厚(m) 10 ± 310 ± 3內層導體膜厚(m)7 to 15 ± 27 to 15 ± 2電阻 m / 頂層(10 m)Au <4Ag <3AgPd <30PtPdAu<40Au <4Ag <3AgP

4、d <30PtPdAu<40電阻 m / 內層Au <4Ag <3Au <4Ag <3頂層導體粗糙度 (Rq m RMS) (后燒)Au: 0.8Ag: 0.9通孔通孔尺寸通孔尺寸為：通孔尺寸12345燒結前100 um150 um200um250um300um燒結后87um130 um185um220um260um通孔尺寸推薦與生瓷帶厚度接近，推薦在各層中使用一種通孔尺寸，兩種通孔尺寸在不同層中也是容許的。 通孔覆蓋區(qū)連接直徑小于250um通孔的導帶，應有一個圓形或方形通孔覆蓋區(qū)，通常是：直徑比通孔直徑大50um，最優(yōu)100um。后燒結表面導體通孔覆蓋區(qū)直

5、徑要求400um。通孔間距最小通孔節(jié)距（中心距），同一層內應為2.5×通孔直徑，兩層間交錯通孔錯位為2×通孔直徑，最小通孔中心距基板邊沿距離應為3×通孔直徑。 25×via 2×via 3×via 導體 F E C B A D G H線寬、線間距項目標準高密度通孔覆蓋區(qū)直徑E(um)250100導體間距B(um)15075導體線寬A(um)15075線到基板邊緣距離D(um)300200SMD焊區(qū)到導帶距離(um)200100SMD焊區(qū)到基板邊緣距離H(um)500300電阻 電阻可制作下列方阻 表面電阻方阻溫度系數穩(wěn)定性精度10&#

6、177;200ppm0.5%±1 %100±100ppm0.5%±1 %1K±100ppm0.5%±1 %10K±100ppm0.5%±1 %100K±100ppm0.5%±1 %1M±100ppm0.5%±1 %方阻溫度系數穩(wěn)定性精度100±200ppm0.5%±30 %1K±200ppm0.5%±30 %10K±200ppm0.5%±30 % 表準400um 搭界表準250um 最小250um 端頭 寬度 最小250um

7、長度 探針PAD 最優(yōu)通孔位置埋置電容LTCC中可以采用不同的技術來制作電容,最常用的技術是利用陶瓷帶本身來制作電容, 其=7.8材料,燒結厚度0.89mm，可以獲得0.0005pF/mil2的電容密度。電容容差可以從瓷帶的厚度變化算得，下表給出電容大小和計算的電容值例子，沒有考慮邊緣效應，它增加有效電容。表2、K=7.8瓷帶電容（t3.5mil）C（Pf）方形電極長度（inch）10.04520.06330.07740.08950.100100.141埋置電感ItemStda Line Width µm100b Line Spacingµm150c Line to Sub

8、strate Edgeµm200d Via Hole Diameterµm100e Via Hole Cover Diameterµm250f Via Cover to Substrate Edge µm400片式阻容元件及芯片焊（粘）接區(qū)的設計片式阻容元件粘(焊)接區(qū)的形狀和尺寸的設計片式外貼元件在基片上應當盡可能地取同一方向, 以便于組裝。各種尺寸的片式電阻、片式獨石電容器的粘(焊)接區(qū)的形狀和尺寸按下圖和下表的規(guī)定設計。片式電阻與獨石電容的粘(焊)區(qū)的尺寸  說明0201（mm）0402（mm）0603（mm）0504（mm）0805（m

9、m）A焊盤長度0.230.4450.5840.5080.889B焊盤間距0.260.380.760.641.02C焊盤寬度0.380.611.021.271.68SMD相關尺寸說明最優(yōu)（um）最?。╱m）D阻焊寬度203153E相臨SMD焊盤距離254153F焊盤到絲焊區(qū)距離406279G焊盤到相臨暴露金絲鍵合導帶距離254203H焊盤到相臨暴露導帶距離203153I焊盤到阻焊區(qū)距離8060半導體芯片(含過渡片)粘(焊)接區(qū)、絲焊區(qū)尺寸設計半導體芯片(含過渡片)粘(焊)接區(qū)尺寸設計半導體芯片(含過渡片)的粘(焊)接區(qū)每邊應比芯片大0.13mm以上, 推薦大于0.25mm, 如下圖所示； 芯片尺

10、寸: L×W 粘(焊)接區(qū)尺寸：AL(0.132.0) mmBW(0.132.0) mm 粘(焊)接區(qū)與其它導體間的間距0.20 mm 芯片粘接區(qū)、焊接區(qū)設計引線鍵合區(qū)的設計規(guī)則常用鍵合引線的線徑與允許通過電流值如表7所示, 供設計時選用。鍵合絲的線徑與允許通過的電流值 鍵合絲最 大 電 流（）鍵合絲長（mm）鍵合拉力軍標/內標gAu25m0.520.32.53.0/4.550m1.780.467.5/12Al100m3.01.5419/25200m8.52.5668/100300m15.838140/210鍵合點位置的設計尺寸要求（位置的操作限制） 單位:mm鍵合絲AuA

11、l鍵合機41244524CHF-1AM-20B絲經25m/50m25m100m200m/300mn劈刀限制>0.9>0.9>1>3視角限制>h>0.6h>h>h芯片引線鍵合區(qū)及外引線鍵合區(qū)的形狀及尺寸的設計按下表和下圖設計；鍵合區(qū)的設計尺寸要求 （高密度設計）（25um金絲）項目標準Aµm200Bµm350Cµm200Dµm200鍵合區(qū)的設計尺寸要求（常規(guī)設計） 單位:mm25m50m100m200mD12.5 (3.5)6 (10)4 6A0.200.401.52.5B0.30.30.751.5C單0.2

12、0.30.5 1雙0.40.611.5外引線區(qū)0.5×0.50.6×0.61×11.5×1.5注: 當芯片及其墊片的高度大于 1mm 時，D1、D2 要放寬 1mm倒扣焊芯片Item.StdAdva Pad Diameter µm180150b Pad Pitch µm240200c Via Diameter µm100設計傳遞設計注意事項所有的設計必須使用同一種設計結構。所有的的對位標記和切割線寬150um。所有設計具有相同的原點，170×170mm在中心。各層命名所有層推薦用圖10命名規(guī)則來命名，層數由頂層到底層數字為1、2、3 L1ab 基板頂層 L1aa L1a L1 Via1 L2 Via2 L3 Via3 。 。 。 L6 Via6 L7 Via7 L