微機(jī)原理與接口技術(shù)樓順天版課后題答案

1、微機(jī)原理與接口技術(shù) 樓順天 周佳社編著 科學(xué)出版社找了好久，終于在期末從老師那兒弄了一份，希望對(duì)大家有用！5章習(xí)題1. 微處理器的外部結(jié)構(gòu)表現(xiàn)為 數(shù)量有限的輸入輸出引腳 ，它們構(gòu)成了微處理器級(jí)總線(xiàn)。2. 微處理器級(jí)總線(xiàn)經(jīng)過(guò)形成電路之后形成了 系統(tǒng)級(jí)總線(xiàn) 。3. 簡(jiǎn)述總線(xiàn)的定義及在計(jì)算機(jī)系統(tǒng)中采用標(biāo)準(zhǔn)化總線(xiàn)的優(yōu)點(diǎn)。答：總線(xiàn)是計(jì)算機(jī)系統(tǒng)中模塊（或子系統(tǒng)）之間傳輸數(shù)據(jù)、地址和控制信號(hào)的公共通道，它是一組公用導(dǎo)線(xiàn)，是計(jì)算機(jī)系統(tǒng)的重要組成部分。采用標(biāo)準(zhǔn)化總線(xiàn)的優(yōu)點(diǎn)是：1) 簡(jiǎn)化軟、硬件設(shè)計(jì)。2) 簡(jiǎn)化系統(tǒng)結(jié)構(gòu)。3) 易于系統(tǒng)擴(kuò)展。4) 便于系統(tǒng)更新。5) 便于調(diào)試和維修。4. 在微型計(jì)算機(jī)應(yīng)用系統(tǒng)中，按

2、功能層次可以把總線(xiàn)分成哪幾類(lèi)。答：在微型計(jì)算機(jī)應(yīng)用系統(tǒng)中，按功能層次可以把總線(xiàn)分成：片內(nèi)總線(xiàn)、元件級(jí)總線(xiàn)、系統(tǒng)總線(xiàn)和通信總線(xiàn)。5. 簡(jiǎn)述RESET信號(hào)的有效形式和系統(tǒng)復(fù)位后的啟動(dòng)地址。答：RESET為系統(tǒng)復(fù)位信號(hào)，高電平有效，其有效信號(hào)至少要保持四個(gè)時(shí)鐘周期，且復(fù)位信號(hào)上升沿要與CLK下降沿同步。系統(tǒng)復(fù)位后的啟動(dòng)地址為0FFFF0H。即：（CS）=0FFFFH，（IP）=0000H。6. 8086 CPU的信號(hào)在訪(fǎng)問(wèn)存儲(chǔ)器時(shí)為 高 電平，訪(fǎng)問(wèn)I/O端口時(shí)為 低 電平。7. 在8086系統(tǒng)總線(xiàn)結(jié)構(gòu)中，為什么要有地址鎖存器？答：8086CPU有20條地址線(xiàn)和16條數(shù)據(jù)線(xiàn)，為了減少引腳，采用了分時(shí)復(fù)

3、用，共占了20條引腳。這20條引腳在總線(xiàn)周期的T1狀態(tài)輸出地址。為了使地址信息在總線(xiàn)周期的其他T狀態(tài)仍保持有效，總線(xiàn)控制邏輯必須有一個(gè)地址鎖存器，把T1狀態(tài)輸出的20位地址信息進(jìn)行鎖存。8. 根據(jù)傳送信息的種類(lèi)不同，系統(tǒng)總線(xiàn)分為 數(shù)據(jù)總線(xiàn) 、 地址總線(xiàn) 和 控制總線(xiàn) 。9. 三態(tài)邏輯電路輸出信號(hào)的三個(gè)狀態(tài)是 高電平 、 低電平 和 高阻態(tài) 。10. 在8086的基本讀總線(xiàn)周期中，在狀態(tài)開(kāi)始輸出有效的ALE信號(hào)；在狀態(tài)開(kāi)始輸出低電平的信號(hào)，相應(yīng)的為_(kāi)低_電平，為_(kāi)低_電平；引腳AD15 AD0上在狀態(tài)期間給出地址信息，在狀態(tài)完成數(shù)據(jù)的讀入。11. 利用常用芯片74LS373構(gòu)成8086系統(tǒng)的地址

4、總線(xiàn)， 74LS245作為總線(xiàn)收發(fā)器構(gòu)成數(shù)據(jù)總線(xiàn)，畫(huà)出8086最小方式系統(tǒng)總線(xiàn)形成電路。答：8086最小方式系統(tǒng)總線(xiàn)形成電路如圖5.1所示。圖5.1 8086最小方式系統(tǒng)總線(xiàn)形成電路12. 微機(jī)中的控制總線(xiàn)提供 H 。A. 數(shù)據(jù)信號(hào)流；B. 存儲(chǔ)器和I/O設(shè)備的地址碼；C. 所有存儲(chǔ)器和I/O設(shè)備的時(shí)序信號(hào)；D. 所有存儲(chǔ)器和I/O設(shè)備的控制信號(hào)；E. 來(lái)自存儲(chǔ)器和I/O設(shè)備的響應(yīng)信號(hào)；F. 上述各項(xiàng)；G. 上述C，D兩項(xiàng)；H. 上述C，D和E三項(xiàng)。13. 微機(jī)中讀寫(xiě)控制信號(hào)的作用是 E 。A 決定數(shù)據(jù)總線(xiàn)上數(shù)據(jù)流的方向；B 控制存儲(chǔ)器操作讀/寫(xiě)的類(lèi)型；C 控制流入、流出存儲(chǔ)器信息的方向；D

5、控制流入、流出I/O端口信息的方向；E 以上所有。14. 8086 CPU工作在最大方式，引腳應(yīng)接_地_。15. RESET信號(hào)在至少保持4個(gè)時(shí)鐘周期的 高 電平時(shí)才有效，該信號(hào)結(jié)束后，CPU內(nèi)部的CS為 0FFFFH ，IP為 0000H ，程序從 0FFFF0H 地址開(kāi)始執(zhí)行。16. 在構(gòu)成8086最小系統(tǒng)總線(xiàn)時(shí)，地址鎖存器74LS373的選通信號(hào)G應(yīng)接CPU的 ALE 信號(hào)，輸出允許端應(yīng)接 地 ；數(shù)據(jù)收發(fā)器74LS245的方向控制端DIR應(yīng)接 信號(hào)，輸出允許端應(yīng)接信號(hào)。17. 8086 CPU在讀寫(xiě)一個(gè)字節(jié)時(shí)，只需要使用16條數(shù)據(jù)線(xiàn)中的8條，在 一 個(gè)總線(xiàn)周期內(nèi)完成；在讀寫(xiě)一個(gè)字時(shí)，自然

6、要用到16條數(shù)據(jù)線(xiàn)，當(dāng)字的存儲(chǔ)對(duì)準(zhǔn)時(shí)，可在 一 個(gè)總線(xiàn)周期內(nèi)完成；當(dāng)字的存儲(chǔ)為未對(duì)準(zhǔn)時(shí)，則要在 兩 個(gè)總線(xiàn)周期內(nèi)完成。18. CPU在 狀態(tài)開(kāi)始檢查READY信號(hào)，_高_(dá)電平時(shí)有效，說(shuō)明存儲(chǔ)器或I/O端口準(zhǔn)備就緒，下一個(gè)時(shí)鐘周期可進(jìn)行數(shù)據(jù)的讀寫(xiě)；否則，CPU可自動(dòng)插入一個(gè)或幾個(gè) 等待周期（TW ） ，以延長(zhǎng)總線(xiàn)周期，從而保證快速的CPU與慢速的存儲(chǔ)器或I/O端口之間協(xié)調(diào)地進(jìn)行數(shù)據(jù)傳送。19. 8086最大系統(tǒng)的系統(tǒng)總線(xiàn)結(jié)構(gòu)較最小系統(tǒng)的系統(tǒng)總線(xiàn)結(jié)構(gòu)多一個(gè)芯片 8288總線(xiàn)控制器_。20. 微機(jī)在執(zhí)行指令 MOV DI，AL時(shí)，將送出的有效信號(hào)有 B C 。ARESET B.高電平的信號(hào) C. D

7、.21. 設(shè)指令MOV AX，DATA 已被取到CPU的指令隊(duì)列中準(zhǔn)備執(zhí)行，并假定DATA為偶地址，試畫(huà)出下列情況該指令執(zhí)行的總線(xiàn)時(shí)序圖:（1）沒(méi)有等待的8086最小方式;（2）有一個(gè)等待周期的8086最小方式。答：（1）沒(méi)有等待的8086最小方式時(shí)序如圖5.2所示。圖5.2 沒(méi)有等待的8086最小方式時(shí)序（2）有一個(gè)等待周期的8086最小方式時(shí)序圖如圖5.3所示。圖5.3有一個(gè)等待周期的8086最小方式時(shí)序圖22. 上題中如果指令分別為：（1） MOV DATA+1，AX（2） MOV DATA+1，AL（3） OUT DX，AX （DX的內(nèi)容為偶數(shù) ）（4） IN AL，0F5H重做上題（

8、1）。答：（1）因?yàn)镈ATA為偶地址，則DATA+1為奇地址。故要完成本條指令，需要兩個(gè)總線(xiàn)周期。時(shí)序圖如圖5.4所示。圖5.4 執(zhí)行MOV DATA+1，AX指令的時(shí)序參考圖（2） DATA+1雖然為奇地址，但是AL為八位存儲(chǔ)器，故本條指令需用一個(gè)總線(xiàn)周期，時(shí)序圖如圖5.5所示。圖5.5 執(zhí)行MOV DATA+1，AL指令的時(shí)序參考圖（3） 執(zhí)行OUT DX，AX（DX的內(nèi)容為偶數(shù) ）指令的時(shí)序圖如圖5.6所示。圖5.6 執(zhí)行OUT DX，AX指令的時(shí)序參考圖（4） 執(zhí)行IN AL，0F5H指令的時(shí)序圖如圖5.7所示。圖5.7 執(zhí)行IN AL，0F5H指令的時(shí)序參考圖23 8086最小方式下

9、，讀總線(xiàn)周期和寫(xiě)總線(xiàn)周期相同之處是：在 狀態(tài)開(kāi)始使ALE信號(hào)變?yōu)橛行?高 電平，并輸出信號(hào)來(lái)確定是訪(fǎng)問(wèn)存儲(chǔ)器還是訪(fǎng)問(wèn)I/O端口，同時(shí)送出20位有效地址，在狀態(tài)的后部，ALE信號(hào)變?yōu)?低 電平，利用其下降沿將20位地址和的狀態(tài)鎖存在地址鎖存器中；相異之處從 狀態(tài)開(kāi)始的數(shù)據(jù)傳送階段。6章習(xí)題1 簡(jiǎn)述內(nèi)存儲(chǔ)器的分類(lèi)及每種存儲(chǔ)器的用途？解：內(nèi)存儲(chǔ)器按其工作方式的不同，可以分為隨機(jī)存取存儲(chǔ)器（簡(jiǎn)稱(chēng)隨機(jī)存儲(chǔ)器或RAM）和只讀存儲(chǔ)器（簡(jiǎn)稱(chēng)ROM）。隨機(jī)存儲(chǔ)器。隨機(jī)存儲(chǔ)器允許隨機(jī)的按任意指定地址向內(nèi)存單元存入或從該單元取出信息，對(duì)任一地址的存取時(shí)間都是相同的。由于信息是通過(guò)電信號(hào)寫(xiě)入存儲(chǔ)器的，所以斷電時(shí)RAM

10、中的信息就會(huì)消失。計(jì)算機(jī)工作時(shí)使用的程序和數(shù)據(jù)等都存儲(chǔ)在RAM中，如果對(duì)程序或數(shù)據(jù)進(jìn)行了修改之后，應(yīng)該將它存儲(chǔ)到外存儲(chǔ)器中，否則關(guān)機(jī)后信息將丟失。通常所說(shuō)的內(nèi)存大小就是指RAM的大小，一般以KB或MB為單位。 只讀存儲(chǔ)器。只讀存儲(chǔ)器是只能讀出而不能隨意寫(xiě)入信息的存儲(chǔ)器。ROM中的內(nèi)容是由廠(chǎng)家制造時(shí)用特殊方法寫(xiě)入的，或者要利用特殊的寫(xiě)入器才能寫(xiě)入。當(dāng)計(jì)算機(jī)斷電后，ROM中的信息不會(huì)丟失。當(dāng)計(jì)算機(jī)重新被加電后，其中的信息保持原來(lái)的不變，仍可被讀出。ROM適宜存放計(jì)算機(jī)啟動(dòng)的引導(dǎo)程序、啟動(dòng)后的檢測(cè)程序、系統(tǒng)最基本的輸入輸出程序、時(shí)鐘控制程序以及計(jì)算機(jī)的系統(tǒng)配置和磁盤(pán)參數(shù)等重要信息。2.簡(jiǎn)述存儲(chǔ)器的主

11、要技術(shù)指標(biāo)有哪些？解：存儲(chǔ)器的主要技術(shù)指標(biāo)有：存儲(chǔ)容量、讀寫(xiě)速度、非易失性、可靠性等。3.在實(shí)際工程應(yīng)用中，存儲(chǔ)器芯片的速度怎樣估算？解：在選擇存儲(chǔ)器芯片時(shí)應(yīng)注意是否與微處理器的總線(xiàn)周期時(shí)序匹配。作為一種保守的估計(jì)，在存儲(chǔ)器芯片的手冊(cè)中可以查得最小讀出周期tcyc(R)(Read Cycle Time)和最小寫(xiě)周期tcyc(W)(Write Cycle Time)。如果根據(jù)計(jì)算，微處理器對(duì)存儲(chǔ)器的讀寫(xiě)周期都比存儲(chǔ)器芯片手冊(cè)中的最小讀寫(xiě)周期大，那么我們認(rèn)為該存儲(chǔ)器芯片是符合要求的，否則要另選速度更高的存儲(chǔ)器芯片。8086CPU對(duì)存儲(chǔ)器的讀寫(xiě)周期需要4個(gè)時(shí)鐘周期(一個(gè)基本的總線(xiàn)周期)。因此，作為一

12、種保守的工程估計(jì)，存儲(chǔ)器芯片的最小讀出時(shí)間應(yīng)滿(mǎn)足如下表達(dá)式：tcyc(R)4TtdatDT其中：T為8086微處理器的時(shí)鐘周期；tda為8086微處理器的地址總線(xiàn)延時(shí)時(shí)間；tD為各種因素引起的總線(xiàn)附加延時(shí)。這里的tD應(yīng)該認(rèn)為是總線(xiàn)長(zhǎng)度、附加邏輯電路、總線(xiàn)驅(qū)動(dòng)器等引起的延時(shí)時(shí)間總和。同理，存儲(chǔ)器芯片的最小寫(xiě)入時(shí)間應(yīng)滿(mǎn)足如下表達(dá)式：tcyc(W)4TtdatDT4.用下列RAM芯片構(gòu)成32kB存儲(chǔ)器模塊，各需多少芯片？16位地址總線(xiàn)中有多少位參與片內(nèi)尋址？多少位可用作片選控制信號(hào)？(1)1k×1 (2)1k×4 (3)4k×8 (4)16k×4解：(1)1k

13、×1 片，片內(nèi)尋址：，共10位； 片選控制信號(hào)：，共6位。(2)1k×4 片，片內(nèi)尋址：，共10位； 片選控制信號(hào)：，共6位。(3)4k×8 片，片內(nèi)尋址：，共12位； 片選控制信號(hào)：，共4位。(4)16k×4片，片內(nèi)尋址：，共14位； 片選控制信號(hào)：，共2位。5.若存儲(chǔ)器模塊的存儲(chǔ)容量為256kB，則利用上題中給出的RAM芯片，求出構(gòu)成256kB存儲(chǔ)模塊各需多少塊芯片？20位地址總線(xiàn)中有多少位參與片內(nèi)尋址？多少位可用作片選控制信號(hào)？解：(1)1k×1 片，片內(nèi)尋址：，共10位； 片選控制信號(hào)：，共10位。(2)1k×4 片，片內(nèi)尋址

14、：，共10位； 片選控制信號(hào)：，共10位。(3)4k×8 片，片內(nèi)尋址：，共12位； 片選控制信號(hào)：，共8位。(4)16k×4片，片內(nèi)尋址：，共14位； 片選控制信號(hào)：，共6位。6.一臺(tái)8位微機(jī)系統(tǒng)的地址總線(xiàn)為16位，其存儲(chǔ)器中RAM的容量為32kB，首地址為4000H，且地址是連接的。問(wèn)可用的最高地址是多少？解：32K=8000H，所以，最高地址為：4000H+8000H-1=BFFFH則，可用的最高地址為0BFFFH.7.某微機(jī)系統(tǒng)中內(nèi)存的首地址為4000H，末地址為7FFFH，求其內(nèi)存容量。解：7FFFH-4000H+1=4000H=16KB 內(nèi)存容量為16KB。8.

15、利用全地址譯碼將6264芯片接在8088的系統(tǒng)總線(xiàn)上，其所占地址范圍為00000H03FFFH，試畫(huà)連接圖。寫(xiě)入某數(shù)據(jù)并讀出與之比較，若有錯(cuò)，則在DL中寫(xiě)入01H；若每個(gè)單元均對(duì)，則在DL寫(xiě)入EEH，試編寫(xiě)此檢測(cè)程序。解：因?yàn)?264的片容量為8KB。RAM存儲(chǔ)區(qū)域的總?cè)萘繛?3FFFH-00000H+1=4000H=16KB，故需要2片6264芯片。連接圖如圖6.1所示。圖6.1 與8088系統(tǒng)總線(xiàn)的連接圖檢測(cè)程序段：MOV AX,0000HMOV DS,AXMOV SI,0MOV CX,16*1024MOV AL,55HCMPL: MOV SI,ALMOV BL,SICMP BL,ALJN

16、E ERRORINC SILOOP CMPLMOV DL,0EEHJMP NEXTERROR: MOV DL,01HNEXT: 9.簡(jiǎn)述EPROM的編程過(guò)程，并說(shuō)明EEPROM的編程過(guò)程。解：EPROM芯片的編程有兩種方式：標(biāo)準(zhǔn)編程和快速編程。在標(biāo)準(zhǔn)編程方式下，每給出一個(gè)編程負(fù)脈沖就寫(xiě)入一個(gè)字節(jié)的數(shù)據(jù)。Vpp上加編程電壓，地址線(xiàn)、數(shù)據(jù)線(xiàn)上給出要編程單元的地址及其數(shù)據(jù)，并使=0,=1。上述信號(hào)穩(wěn)定后，在端加上寬度為50ms±5ms的負(fù)脈沖，就可將數(shù)據(jù)逐一寫(xiě)入。寫(xiě)入一個(gè)單元后將變低，可以對(duì)剛寫(xiě)入的數(shù)據(jù)讀出進(jìn)行檢驗(yàn)。快速編程使用100的編程脈沖依次寫(xiě)完所有要編程的單元，然后從頭開(kāi)始檢驗(yàn)每個(gè)

17、寫(xiě)入的字節(jié)。若寫(xiě)的不正確，則重寫(xiě)此單元。寫(xiě)完再檢驗(yàn)，不正確可重寫(xiě)。EEPROM編程時(shí)不需要加高電壓，也不需要專(zhuān)門(mén)的擦除過(guò)程。并口線(xiàn)EEPROM操作與SRAM相似，寫(xiě)入時(shí)間約5ms。串行EEPROM寫(xiě)操作按時(shí)序進(jìn)行，分為字節(jié)寫(xiě)方式和頁(yè)寫(xiě)方式。10若要將4塊6264芯片連接到8088最大方式系統(tǒng)A0000HA7FFFH的地址空間中，現(xiàn)限定要采用74LS138作為地址譯碼器，試畫(huà)出包括板內(nèi)數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)的連接電路圖。解：8088最大方式系統(tǒng)與存儲(chǔ)器讀寫(xiě)操作有關(guān)的信號(hào)線(xiàn)有：地址總線(xiàn)，數(shù)據(jù)總線(xiàn)：，控制信號(hào)：。根據(jù)題目已知條件和74LS138譯碼器的功能，設(shè)計(jì)的板內(nèi)數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)電路如圖6.2（a）所示，板內(nèi)

18、存儲(chǔ)器電路的連接電路圖如圖6.2 （b）所示。圖6.2（a）板內(nèi)數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)電路圖6.2 （b）板內(nèi)存儲(chǔ)器電路的連接圖11若在某8088微型計(jì)算機(jī)系統(tǒng)中，要將一塊2764芯片連接到E0000HE7FFFH的空間中去，利用局部譯碼方式使它占有整個(gè)32kB的空間，試畫(huà)出地址譯碼電路及2764芯片與總線(xiàn)的連接圖。解：Intel 2764的片容量為8KB，而題目給出的地址共32KB，說(shuō)明有4個(gè)地址區(qū)重疊，即采用部分地址譯碼時(shí)，有2條高位地址線(xiàn)不參加譯碼（即不參加譯碼）。地址譯碼電路及2764與總線(xiàn)的連接如圖6.3所示。圖6.3地址譯碼電路及2764與總線(xiàn)的連接12在8086 CPU工作在最小方式組成的

19、微機(jī)系統(tǒng)中，擴(kuò)充設(shè)計(jì)16kB的SRAM電路，SRAM芯片選用Intel 6264,內(nèi)存地址范圍為70000H73FFFH，試畫(huà)出此SRAM電路與8086系統(tǒng)總線(xiàn)的連接圖。解：73FFFH-70000H+1=4000H=16K Intel 6264的片容量為8KB，RAM存儲(chǔ)區(qū)總?cè)萘繛?6KB，故需要2片6264. 8086最小方式系統(tǒng)與存儲(chǔ)器讀寫(xiě)操作有關(guān)的信號(hào)線(xiàn)有：地址總線(xiàn)，數(shù)據(jù)總線(xiàn)：，控制信號(hào)：。此SRAM電路與8086系統(tǒng)總線(xiàn)的連接圖如圖6.4所示。圖6.4 SRAM電路與8086系統(tǒng)總線(xiàn)的連接圖13E2PROM 28C16芯片各引腳的功能是什么？如果要將一片28C16與8088系統(tǒng)總線(xiàn)相

20、連接，并能隨時(shí)改寫(xiě)28C16中各單元的內(nèi)容，試畫(huà)出28C16和8088系統(tǒng)總線(xiàn)的連接圖(地址空間為40000H407FFH)。解：28C16的引腳功能：l VCC，GND：電源和地l ：11位地址線(xiàn)，可尋址2KB地址空間l ：8位數(shù)據(jù)線(xiàn)l ：寫(xiě)允許，低電平有效。l ：輸出允許，低電平有效。l ：片選信號(hào)，低電平有效。根據(jù)所學(xué)知識(shí)，28C16與8088系統(tǒng)的連接圖如圖6.5所示。圖6.5 28C16與8088系統(tǒng)的連接圖7章習(xí)題1. 簡(jiǎn)述I/O接口的基本功能。答：（1）地址選擇 （2）控制功能 （3）狀態(tài)指示 （4）速度匹配 （5）轉(zhuǎn)換信息格式 （6）電平轉(zhuǎn)換 （7）可編程性2. 簡(jiǎn)述I/O接口

21、與I/O端口的區(qū)別。答：I/O接口是指I/O設(shè)備與系統(tǒng)總線(xiàn)之間的連接部件。 I/O端口是指I/O接口內(nèi)部可由CPU進(jìn)行讀寫(xiě)操作的各種寄存器，根據(jù)存放信息的不同，這些寄存器分別稱(chēng)為數(shù)據(jù)端口、控制端口和狀態(tài)端口。3. 簡(jiǎn)述I/O端口的編址方式及優(yōu)缺點(diǎn)。答：I/O端口編址的方式可以分為獨(dú)立編址和統(tǒng)一編址兩種方式。獨(dú)立編址方式是指I/O端口與存儲(chǔ)器有相互獨(dú)立的地址空間。 統(tǒng)一編址方式是指I/O端口與存儲(chǔ)器共享一個(gè)地址空間，所有的存儲(chǔ)單元只占用其中的一部分地址，而I/O端口則占用另外一部分地址。優(yōu)缺點(diǎn)：獨(dú)立編址方式的優(yōu)點(diǎn)之一是存儲(chǔ)器的容量可以達(dá)到與地址總線(xiàn)所決定的地址空間相同；優(yōu)點(diǎn)之二是訪(fǎng)問(wèn)I/O端口時(shí)

22、的地址位數(shù)可以較少，提高總線(xiàn)的利用率。但是缺點(diǎn)是必須設(shè)置專(zhuān)門(mén)的I/O指令，增加了指令系統(tǒng)和有關(guān)硬件的復(fù)雜性。與獨(dú)立編址方式相比，統(tǒng)一編址方式的優(yōu)點(diǎn)是無(wú)需專(zhuān)門(mén)的I/O指令，從而使編程較靈活，但是I/O端口占用了存儲(chǔ)器的一部分地址空間，因而影響到系統(tǒng)中的存儲(chǔ)器的容量，并且訪(fǎng)問(wèn)存儲(chǔ)器和訪(fǎng)問(wèn)I/O端口必須使用相同位數(shù)的地址，使指令地址碼加長(zhǎng)，總線(xiàn)中傳送信息量增加。4. 簡(jiǎn)述程序查詢(xún)、中斷和DMA三種方式的優(yōu)缺點(diǎn)。答：程序查詢(xún)方式的優(yōu)點(diǎn)在于可以防止數(shù)據(jù)的丟失，實(shí)現(xiàn)起來(lái)較為簡(jiǎn)單；缺點(diǎn)是它占用了微處理器的大量時(shí)間，實(shí)時(shí)性較差。中斷方式具有較好的實(shí)時(shí)性；但在一定程度上增加成本和復(fù)雜性。DMA方式的突出優(yōu)點(diǎn)是傳

23、送過(guò)程無(wú)須處理器的控制，數(shù)據(jù)也無(wú)須經(jīng)過(guò)微處理器，而是直接在I/O設(shè)備與主存儲(chǔ)器間進(jìn)行，因此既節(jié)約了微處理器的時(shí)間，也使傳送速率大大提高；缺點(diǎn)是輸入/輸出操作占用微處理器時(shí)間，而且很難達(dá)到較高的數(shù)據(jù)傳輸率。5. 8086 CPU 有 20 條地址總線(xiàn),可形成 1MB 的存儲(chǔ)器地址空間,可尋址范圍為 00000H-FFFFFH;地址總線(xiàn)中的 16 條線(xiàn)可用于I/O尋址,形成 64KB 的輸入輸出地址空間,地址范圍為 0000H-FFFFH ;PC機(jī)中用了 10 條地址線(xiàn)進(jìn)行I/O操作,其地址空間為 1KB ,可尋址范圍為 000H3FFH 。6. 對(duì)于微機(jī)而言，任何新增的外部設(shè)備，最終總是要通過(guò)

24、I/O接口 與主機(jī)相接。7. 在主機(jī)板外開(kāi)發(fā)一些新的外設(shè)接口邏輯，這些接口邏輯的一側(cè)應(yīng)與 I/O設(shè)備 相接，另一側(cè)與 系統(tǒng)總線(xiàn) 相接。8. 需要靠在程序中排入I/O指令完成的數(shù)據(jù)輸入輸出方式有 B C 。（A）DMA （B）程序查詢(xún)方式 （C）中斷方式9. 8086CPU用 IN 指令從端口讀入數(shù)據(jù)，用 OUT 指令向端口寫(xiě)入數(shù)據(jù)。10. 在8088 CPU組成的計(jì)算機(jī)系統(tǒng)中有一接口模塊，片內(nèi)占用16個(gè)端口地址30030FH，設(shè)計(jì)產(chǎn)生片選信號(hào)的譯碼電路。解：由于片內(nèi)有16個(gè)端口，非別占用30030FH地址。因此，該接口模塊的片選信號(hào)的譯碼電路設(shè)計(jì)時(shí)，A3A0不參加譯碼。其譯碼電路如圖7.1所示

25、。圖7.111. 在IBM PC系統(tǒng)中，如果AEN信號(hào)未參加I/O端口地址譯碼，會(huì)出現(xiàn)什么問(wèn)題？在沒(méi)有DMA機(jī)構(gòu)的其它微機(jī)系統(tǒng)中，是否存在同樣的問(wèn)題？答：在IBM PC系統(tǒng)中，如果AEN信號(hào)未參加I/O端口地址譯碼，則會(huì)出現(xiàn)DMA機(jī)構(gòu)與I/O端口競(jìng)爭(zhēng)總線(xiàn)的問(wèn)題。在沒(méi)有DMA機(jī)構(gòu)的其他微機(jī)系統(tǒng)中，不會(huì)存在同樣的問(wèn)題。12. 在8088 CPU 工作在最大方式組成的微機(jī)系統(tǒng)中，利用74LS244設(shè)計(jì)一個(gè)輸入端口，分配給該端口的地址為04E5H，試畫(huà)出連接圖。解：連接圖如圖7.2所示。圖7.213. 在上題的基礎(chǔ)上，利用74LS374設(shè)計(jì)一個(gè)輸出端口，分配給該端口的地址為E504H，試畫(huà)出連接圖。若

26、上題中輸入端口的bit3、 bit4和bit7 同時(shí)為1，將內(nèi)存BUFFER開(kāi)始的連續(xù)10個(gè)字節(jié)單元的數(shù)據(jù)由E504H端口輸出；若不滿(mǎn)足條件，則等待。試編寫(xiě)程序。解：連接圖如圖7.3所示。圖7.3程序如下：MOV CX ,10 LEA SI,BUFFER MOV DX,04E5H WAIT1：IN AL,DX AND AL,98H CMP AL,98H JNZ WAIT1 MOV DX,0E504H L1：MOV AL,SI OUT DX,AL INC SI LOOP L1 HLT14在8086最大系統(tǒng)中，分別利用2片74LS244和74LS273設(shè)計(jì)16位輸入和輸出接口，其起始端口地址為50

27、4H、506H，畫(huà)出硬件連接圖解：硬件連接圖如圖7.4所示。圖7.4 硬件連接圖9章習(xí)題1. 下列地址哪些能夠分配給8253/8254的計(jì)數(shù)器0？為什么？（23H、54H、97H、51H、FCH、59H）解：因?yàn)橐呀?jīng)約定采用A2,A1作為8253的內(nèi)部地址線(xiàn)，而且計(jì)數(shù)器0的地址為00，所以在題中所給的地址中只有51H,59H的A2和A1同時(shí)為0，即：A2A1=00.2. 如果計(jì)數(shù)器0設(shè)定為方式0，GATE01，CLK01MHz，時(shí)常數(shù)為N1000，請(qǐng)畫(huà)出OUT0的波形。如果計(jì)數(shù)器1設(shè)定為方式1，其它參數(shù)與計(jì)數(shù)器0相同，畫(huà)出OUT1的波形。3. 編程實(shí)現(xiàn)：將8253計(jì)數(shù)器0設(shè)置成方式4，并置時(shí)常

28、數(shù)10000，然后處于等待狀態(tài)，直到CE的內(nèi)容1000后再向下執(zhí)行。解：MOV DX,COUNTD ;寫(xiě)入計(jì)數(shù)器0的方式控制字 MOV AL,00111000B OUT DX,AL MOV DX,COUNTA ;設(shè)置計(jì)數(shù)器0的常數(shù) MOV AX,10000 OUT DX,AL XCHG AL,AH OUT DX,AL L1: MOV DX,COUNTD ;寫(xiě)入計(jì)數(shù)器0的方式控制字 MOV AL,0H OUT DX,AL MOV DX,COUNTA ；讀入CE IN AL,DX MOV AH,AL IN AL,DX XCHG AL,AH CMP AX,1000 ；判別CE當(dāng)前大小 JA L1 4

29、. 利用8253可以實(shí)現(xiàn)確定時(shí)間的延遲，編程實(shí)現(xiàn)延時(shí)10秒的程序段（設(shè)可以使用的基準(zhǔn)時(shí)鐘為1MHz）。解：本題使用計(jì)數(shù)器0和計(jì)數(shù)器1，并且計(jì)數(shù)器0的輸出OUT0作為計(jì)數(shù)器1的時(shí)鐘輸入CLK1.程序如下：MOVDX,COUNTD;寫(xiě)計(jì)數(shù)器0方式控制字MOVAL,00110100BOUTDX,ALMOVDX,COUNTAMOVAX,10000 ;寫(xiě)計(jì)數(shù)器0時(shí)常數(shù)，分頻得到100Hz時(shí)鐘頻率OUTDX,ALXCHGAL,AHOUTDX,ALMOVDX,COUNTD；寫(xiě)計(jì)數(shù)器1方式控制字MOVAL,01110000BOUTDX,ALMOVDX，COUNTBMOVAX,999；分頻得到0.1Hz時(shí)鐘頻率

30、。（在方式0下，時(shí)常數(shù)為N時(shí)， ；OUT輸出的低電平寬度為N+1).OUTDX,ALXCHGAL,AHOUTDX,ALL1: ；延時(shí)MOVDX,COUNTD; 當(dāng)前CE的內(nèi)容鎖存到OLMOVAL,01000000BOUTDX,ALMOVDX,COUNTBINAL,DXMOVAH,ALINAL,DXXCHGAL,AHCMPAX,999JNAL1；延時(shí)結(jié)束，則繼續(xù)執(zhí)行，否則，跳到L1,繼續(xù)延時(shí).5. 比較8254方式0與方式4、方式1與方式5的區(qū)別？方式0與方式4方式0 OUT端計(jì)數(shù)過(guò)程中為低,計(jì)數(shù)值減為0時(shí),輸出變高方式4 OUT端計(jì)數(shù)過(guò)程中為高，計(jì)數(shù)值減為0時(shí)輸出寬度為1個(gè)CLK的負(fù)脈沖方式1

31、與方式5方式1 OUT端輸出寬度為n個(gè)CLK的低電平，計(jì)數(shù)值減為0時(shí)，輸出為高方式5 OUT端計(jì)數(shù)過(guò)程中為高，計(jì)數(shù)值減為0時(shí)輸出寬度為1個(gè)CLK的負(fù)脈沖6. 在8088最小系統(tǒng)中，8253的端口地址為284H287H。系統(tǒng)提供的時(shí)鐘為1MHz，要求在OUT0輸出周期為20微秒的方波，在OUT1輸出周期為200微秒，其中每周期為負(fù)的時(shí)間是180微秒的信號(hào)。請(qǐng)編寫(xiě)8253的初始化程序。解：OUT0輸出為20微妙方波，可用方式三直接產(chǎn)生，OUT1輸出波形與書(shū)中例9.2類(lèi)似，可用其中思想產(chǎn)生此信號(hào)。如果允許增加外部器件，也可在例9.1的基礎(chǔ)上，將OUT端信號(hào)通過(guò)與非門(mén)取反，這樣即可產(chǎn)生題目要求信號(hào)。本

32、例利用例9.1思想解答MOV DX,287H ;寫(xiě)計(jì)數(shù)器0控制方式字MOV AL,00010110BOUT DX,ALMOV DX,284H ；寫(xiě)計(jì)數(shù)器0時(shí)常數(shù)MOV AL,20OUR DX,ALMOV DX,287 ；寫(xiě)計(jì)數(shù)器2控制方式字MOV AL,10010110BOUT DX,ALMOV DX,286H ；寫(xiě)計(jì)數(shù)器2時(shí)常數(shù)MOV AL,200OUT DX,ALMOV DX,287HMOV AL,01010010B ；寫(xiě)計(jì)數(shù)器1控制方式字OUT DX,ALMOV DX,285HMOV AL,9 ；寫(xiě)計(jì)數(shù)器1時(shí)常數(shù)OUT DX,AL7. 通過(guò)8253計(jì)數(shù)器0的方式0產(chǎn)生中斷請(qǐng)求信號(hào)，現(xiàn)需要

33、延遲產(chǎn)生中斷的時(shí)刻，可采用：A） 在OUT0變高之前重置初值；B） 在OUT0變高之前在GATE0端加一負(fù)脈沖信號(hào)；C） 降低加在CLK0端的信號(hào)頻率；D） 以上全是。解：D A:方式0下，在OUT0變高之前重置初值，將在下一個(gè)CLK的下降沿使時(shí)常數(shù)從CR讀入CE并重新計(jì)數(shù)。B:在OUT0變高之前在GATE0端加一負(fù)脈沖信號(hào)可以延時(shí)一個(gè)時(shí)鐘周期，達(dá)到延時(shí)的目的。C:降低加在CLK0端的信號(hào)頻率，可以增大時(shí)鐘周期，達(dá)到延長(zhǎng)OUT0端低電平的時(shí)間。（注：A中，如果重置的初值為1，則不會(huì)達(dá)到延時(shí)的效果）8. 已知8254計(jì)數(shù)器0的端口地址為40H，控制字寄存器的端口地址為43H，計(jì)數(shù)時(shí)鐘頻率為2MH

34、z，利用這一通道設(shè)計(jì)當(dāng)計(jì)數(shù)到0時(shí)發(fā)出中斷請(qǐng)求信號(hào)，其程序段如下，則中斷請(qǐng)求信號(hào)的周期是 32.7675 ms。MOV AL,00110010BOUT 43H, ALMOV AL, 0FFHOUT 40H, ALOUT 40H, AL9. 若8254芯片可使用的8086端口地址為D0D0HD0DFH，試畫(huà)出系統(tǒng)設(shè)計(jì)連接圖。設(shè)加到8254上的時(shí)鐘信號(hào)為2MHz，（1）利用計(jì)數(shù)器02分別產(chǎn)生下列三種信號(hào)： 周期為10us的對(duì)稱(chēng)方波 每1s產(chǎn)生一個(gè)負(fù)脈沖 10s后產(chǎn)生一個(gè)負(fù)脈沖每種情況下，說(shuō)明8254如何連接并編寫(xiě)包括初始化在內(nèi)的程序段。（2） 希望利用8086通過(guò)一專(zhuān)用接口控制8253的GATE端，

35、當(dāng)CPU使GATE有效開(kāi)始，20us后在計(jì)數(shù)器0的OUT端產(chǎn)生一個(gè)正脈沖，試設(shè)計(jì)完成此要求的硬件和軟件。解：(1) 選用D0D0HD0DFH中的偶地址DODO,DOD2,DOD4,DOD6為基本地址作為8254的端口地址，設(shè)8086工作在最小方式下。8254端口地址譯碼電路如下圖： 計(jì)數(shù)器0輸入端加2MHz的時(shí)鐘信號(hào)，GATE0加+5V電壓，輸出OUT0信號(hào)為周期為10µs的對(duì)稱(chēng)方波。初始化代碼：MOV DX,0D0D6H ;寫(xiě)計(jì)數(shù)器0工作方式MOV AL,00010110BOUT DX,ALMOV DX,0D0D0H ；寫(xiě)計(jì)數(shù)器0時(shí)常數(shù)MOV AL,20OUT DX,ALCLK0加

36、2MHz的始終信號(hào)，GATE0,GATE1加+5V電壓，OUT0輸出加到CLK1做時(shí)鐘信號(hào)，OUT1輸出為每1s產(chǎn)生一個(gè)負(fù)脈沖。初始代碼：MOV DX,0D0D6H ；寫(xiě)計(jì)數(shù)器0的工作方式MOV AL,00010110BOUT DX,ALMOV DX,0D0D0H ；寫(xiě)計(jì)數(shù)器0的時(shí)常數(shù)MOV AL,100OUT DX,ALMOV DX,0D0D6H ；寫(xiě)計(jì)數(shù)器1的工作方式MOV AL,01110100B OUT DX,ALMOV DX,0D0D2H ；寫(xiě)計(jì)數(shù)器1的時(shí)常數(shù)MOV AX,20000OUT DX,ALXCHG AL,AHOUT DX,ALCLK0加2MHz的始終信號(hào)，GATE0,GA

37、TE1加+5V電壓，OUT0輸出加到CLK2做時(shí)鐘信號(hào)，OUT2輸出為10s后產(chǎn)生一個(gè)負(fù)脈沖。初始代碼：MOV DX,0D0D6H ；寫(xiě)計(jì)數(shù)器0的工作方式MOV AL,00110110BOUT DX,ALMOV DX,0D0D0H ；寫(xiě)計(jì)數(shù)器0的時(shí)常數(shù)MOV AX,1000OUT DX,ALXCHG AL,AHOUT DX,ALMOV DX,0D0D6H ；寫(xiě)計(jì)數(shù)器2的工作方式MOV AL,10111000BOUT DX,ALMOV DX,0D0D4H ；寫(xiě)計(jì)數(shù)器2的時(shí)常數(shù)MOV AX,20000OUT DX,ALXCHG AL,AHOUT DX,AL1) 選用地址D0D0,DOD2,DOD4

38、,DOD6為8253的端口地址，D0D8為GATE端口地址，該端口采用74LS373，8253用方式4，在OUT輸出端加非門(mén)實(shí)現(xiàn)脈沖功能。接口電路如圖：初始代碼為：MOV DX,0D0D8H ;GATE初始化MOV AL,0OUT DX,ALMOV DX,0D0D6H ;寫(xiě)計(jì)數(shù)器0工作方式MOV AL,00011000BOUT DX,ALMOV DX,0D0D0H ;寫(xiě)計(jì)數(shù)器0時(shí)常數(shù)MOV AL,40OUT DX,ALMOV DX,0D0D8HMOV AL,1OUT DX,AL ;使GATE變高有效10. 若加到8254上的時(shí)鐘頻率為0.5MHz，則一個(gè)計(jì)數(shù)器的最長(zhǎng)定時(shí)時(shí)間是多少?若要求10分

39、鐘產(chǎn)生一次定時(shí)中斷, 試提出解決方案。解：一個(gè)計(jì)數(shù)器的最長(zhǎng)定時(shí)時(shí)間應(yīng)該是置入時(shí)常數(shù)0時(shí)，此時(shí)定時(shí)時(shí)間為：65536/0.5*106s=131ms采用方式0即：計(jì)數(shù)達(dá)到終值時(shí)中斷來(lái)10分鐘產(chǎn)生一次定時(shí)中斷，此時(shí)時(shí)常數(shù)CR為：10*60*0.5*106=3*109.由于一個(gè)計(jì)數(shù)器最多分頻65536，所以至少得使用2個(gè)計(jì)數(shù)器。我們采用計(jì)數(shù)器0和計(jì)數(shù)器1.計(jì)數(shù)器0的時(shí)常數(shù)CR0為60000，計(jì)數(shù)器1的時(shí)常數(shù)CR1為50000.連接方式為：把0.5MHz的時(shí)鐘頻率接到計(jì)數(shù)器0的CLK0，然后把計(jì)數(shù)器0的OUT0接到計(jì)數(shù)器1的CLK1。這樣計(jì)數(shù)器1的OUT1端輸出的就是10分鐘產(chǎn)生一次的定時(shí)中斷。11.

40、織布機(jī)控制系統(tǒng)如圖9.26所示，已知織布機(jī)每織1米發(fā)出一個(gè)正脈沖，每織100米要求接收到一脈沖，去觸發(fā)剪裁設(shè)備把布剪開(kāi)。（1）設(shè)8253的端口地址為80H83H，編寫(xiě)對(duì)8253初始化程序。（2）假定系統(tǒng)提供的信號(hào)頻率為1MHz，希望利用8253的其余通道產(chǎn)生0.1秒的周期信號(hào)，編寫(xiě)初始化程序。解：（1）MOVDX,83HMOVAL,00010100BOUTDX,ALMOVDX,80HMOVAL,100OUTDX,AL（2）將計(jì)數(shù)器1的輸出OUT1信號(hào)作為計(jì)數(shù)器2的時(shí)鐘輸入CLK2，計(jì)數(shù)器1的時(shí)鐘輸入為系統(tǒng)提供1MHZ的信號(hào)MOVDX,83HMOVAL,01110100BOUTDX,ALMOVD

41、X,81HMOVAX,1000OUTDX,ALXCHGAL,AHMOVDX,ALMOVDX,83HMOVAL,10010110BOUTDX,ALMOVDX,82HMOVAL,100OUTDX,AL 圖9.26 織布機(jī)控制系統(tǒng)12. 在IBM PC系統(tǒng)中根據(jù)下列不同條件設(shè)計(jì)接口邏輯，利用8253完成對(duì)外部脈沖信號(hào)重復(fù)頻率的測(cè)量。（1） 被測(cè)脈沖信號(hào)的重復(fù)頻率在101000Hz范圍內(nèi)。（2） 被測(cè)脈沖信號(hào)的重復(fù)頻率在0.51.5Hz范圍內(nèi)。（3） 被測(cè)脈沖信號(hào)重復(fù)頻率在10100Hz范圍內(nèi)。（4） 被測(cè)是間歇脈沖信號(hào),每次有信號(hào)時(shí)有100個(gè)脈沖,重復(fù)頻率為0.81.2MHz，間歇頻率大約每秒15次

42、,要求測(cè)有信號(hào)時(shí)的脈沖重復(fù)頻率。解：用兩個(gè)計(jì)數(shù)器，計(jì)數(shù)器0的CLK接待測(cè)信號(hào)，GATE接半周期為10s的高電平信號(hào)，OUT接8259，同時(shí)取反接計(jì)數(shù)器1的GATE端。計(jì)數(shù)器1的CLK接系統(tǒng)時(shí)鐘，半周期為T(mén)0。在這樣的邏輯電路下，計(jì)數(shù)器0的功能是記錄待測(cè)信號(hào)的脈沖數(shù)N0，計(jì)數(shù)器1的功能是記錄在相同時(shí)間里系統(tǒng)時(shí)鐘信號(hào)的脈沖數(shù)N1。根據(jù)T=N1*T0/N0可計(jì)算出待測(cè)信號(hào)的周期。S（t）是待測(cè)信號(hào)，S(t）為給定的周期大于10s的高電平信號(hào)。端口聲明：COUNTA為計(jì)數(shù)器0的地址，COUNTB為計(jì)數(shù)器2的地址，COUNTD為控制器地址，COUNT為373地址程序如下：MOV DX,COUNTD ；計(jì)

43、數(shù)器1初始化 MOV AL,01110000B OUT DX,AL MOV DX,COUNTB OUT DX,AL MOV DX,COUNTB MOV AL,O OUT DX,ALMOV DX,COUNTD ；計(jì)數(shù)器0初始化MOV AL,00010000BOUT DX,ALMOV DX,COUNTAMOV AL,0OUT DX,ALOUT DX,ALSTI讀兩計(jì)數(shù)器的計(jì)數(shù)，并進(jìn)行計(jì)算的中斷服務(wù)子程序：PUSH AXPUSH BXPUSH CXPUSH DXMOV DX,COUNTDMOV AL,00000000BOUT DX,ALMOV DX,COUNTAIN AL,DXXCHG AL,AHI

44、N AL,DXXCHG AL,AHNEG AXINC AXMOV BX,AXMOV DX,COUNTDMOV AL,00010000BOUT DX,ALMOV DX,COUNTBIN AL,DXXCHG AL,AHIN AL,DXXCHG AL,AHNEG AXINC AXMOV CX,T0MUL CXDIV BXMOV SFR,AXPOP DXPOP CXPOP BXPOP AXIRETSFR中保存結(jié)果即為待測(cè)信號(hào)的周期。對(duì)于（1）題，10*10不小于100，10*1000不大于65535，可以用計(jì)數(shù)法。同理（3）也可用此方法。對(duì)于（2）題，可用周期法。邏輯電路圖如下：程序如下：MOV DX

45、,COUNTDMOV AL,0011 0100BOUT DX,ALMOV DX,COUNTAMOV AL,0OUT DX,ALOUT DX,ALSTIPUSH AXPUSH BXPUSH DXMOV DX,COUNTDMOV AL,0000 0000BOUT DX,ALMOV DX,COUNTAIN AL,DXXCHG AL,AHIN AL,DXXCHG AL,AHNEG AXINC AXMOV BX,AXMOV DX,000FHMOV AX,4240HDIV BXMOV SFR,AXPOP DXPOP BXPOP AXIRET(4) 如圖設(shè)計(jì)接口，計(jì)數(shù)器1用來(lái)記錄在50個(gè)脈沖所用時(shí)間，50個(gè)

46、信號(hào)脈沖最多用1/0.8*50(約為63us)由于計(jì)數(shù)器1用1MHz CLK，故其計(jì)數(shù)個(gè)數(shù)N即為N us，所以當(dāng)N>63時(shí)，則有低電平間隔計(jì)入，須重新計(jì)數(shù)。當(dāng)N>63時(shí)，則計(jì)算得待測(cè)頻率。程序如下：MOV DX,COUNTDMOV AL,00HOUT DX,ALMOV DX,COUNTDMOV AL,0001 0000BOUT DX,ALMOV DX,COUNTAMOV AL,50OUT DX,ALMOV DX,COUNTDMOV AL,0111 0000BOUT DX,ALMOV COUNTBMOV AL,0OUT DX,ALOUT DX,ALL2: MOV DX,COUNT ；

47、給GATE0和GATE1高電平，開(kāi)始計(jì)數(shù)MOV AL,81HOUT DX,ALL1: NOP MOV DX,COUNTDMOV AL,00000000BOUT DX,ALMOV DX,COUNTAIN AL,DXMOV DX,COUNTAIN AL,DXAND AL,AL ；判斷是否計(jì)完50個(gè)脈沖，若未計(jì)完繼續(xù)等待JNZ L1MOV DX,COUNTMOV AL,00H ；若計(jì)完則暫停計(jì)數(shù)OUT DX,ALMOV DX,COUNTD ；讀計(jì)數(shù)器1結(jié)果MOV AL,01000000BOUT DX,ALMOV DX,COUNTBIN AL,DXXCHG AL,AHIN AL,DXXCHG AL,A

48、HNEG AXINC AXCMP AX,70H ；當(dāng)AL大于70，則有間歇計(jì)入，重新測(cè)試JA L2MOV BL,ALMOV AL,50 ；計(jì)算頻率DIV BLMOV FREC,AL10章習(xí)題1. 試分析 8255A方式0、方式1和方式2的主要區(qū)別，并分別說(shuō)明它們適合于什么應(yīng)用場(chǎng)合。答：方式0是基本的輸入/輸出，端口A、B、C都可以作為輸入輸出端口。適用于CPU與非智能I/O設(shè)備的數(shù)據(jù)傳輸；方式1是有聯(lián)絡(luò)信號(hào)的輸入/輸出，端口A、B都可以設(shè)定成該方式，此時(shí)三個(gè)端口的信號(hào)線(xiàn)分成了A、B兩組，用作A組的聯(lián)絡(luò)信號(hào)，用作B組的聯(lián)絡(luò)信號(hào)。適用于高速CPU與低速I(mǎi)/O設(shè)備的數(shù)據(jù)傳輸；方式2是雙向傳輸，只有A組端口可以設(shè)定成該方式，用作輸出的聯(lián)絡(luò)信號(hào)，用作輸入的聯(lián)絡(luò)信號(hào)，用作中斷請(qǐng)求信號(hào)。適用于雙機(jī)之間數(shù)據(jù)的并行傳送。2. 8255A的A組設(shè)置成方式1輸入,與CPU之間采用中斷方式聯(lián)絡(luò),則產(chǎn)生中斷請(qǐng)求信號(hào)INTRA的條件是 STBA= 1 ,IBFA= 1 ,INTEA= 1 。3. 如果8255A的端口地址為300H303H，A組和B組均為方式0，端口A為輸出，端口B為輸入，PC3PC0為輸入，PC7PC4為輸出，寫(xiě)出8255A的初始化程序段；編程實(shí)現(xiàn)將從端口C低4位讀入的值從高4位送出。解：MOV