基于FPGA的數(shù)字存儲示波器的設(shè)計

1、天津職業(yè)技術(shù)師范大學(xué)Tianjin University of Technology and Education畢 業(yè) 設(shè) 計專 業(yè)：應(yīng)用電子技術(shù)教育 班級學(xué)號： 學(xué)生姓名： 指導(dǎo)教師： 二一 一年 六 月天津職業(yè)技術(shù)師范大學(xué)本科生畢業(yè)設(shè)計基于FPGA的數(shù)字存儲示波器的設(shè)計Design a digital oscillograph based on FPGA專業(yè)班級： 學(xué)生姓名： 指導(dǎo)教師： 學(xué) 院：電子工程學(xué)院年 月摘 要本文介紹了一臺以FPGA為處理核心的雙通道數(shù)字存儲示波器的設(shè)計。設(shè)計中模擬通道采用OPA657為阻抗變換緩沖級，提供1T的輸入阻抗，VCA824作為增益控制實現(xiàn)了寬帶寬，寬

2、范圍輸出。再由THS4500驅(qū)動 ADC ADS831，實現(xiàn)了80Msamp/s采樣率，模擬通道的帶寬限制為10MHz。數(shù)字處理采用SOPC技術(shù)，在FPGA內(nèi)部構(gòu)建采樣FIFO，及數(shù)據(jù)流觸發(fā)及分析邏輯，F(xiàn)PGA內(nèi)建的以NiosII為核心作為處理核心。此示波器的單通道存儲深度為8Ksamp，波形刷新率為15幀每秒，具有一定的實時性。操作界面采用TFT240X320顯示波形，全觸摸控制。波形移動拉伸還有其他控制都通過觸摸滑動觸摸屏，帶來了不一樣的操作感受。示波器的制作成模塊化功能板，分為模擬通道，控制板，數(shù)字核心板，顯示控制板。示波器的硬件也成為了一個高速數(shù)據(jù)采樣的開發(fā)平臺。關(guān)鍵詞： 示波器；FP

3、GA；增益控制；觸發(fā)電路；觸摸屏ABSTRACTThis paper introduces a for processing the core with FPGA dual channel digital storage oscilloscope design. By simulating the channel OPA657 design for impedance transformation buffer level, provide the input impedance 1T,VCA824 as gain control realized broadband wide, wide r

4、ange output. By THS4500 drive ADC ADS831 again, realized 80Msamp/s sampling rate, simulation channel bandwidth limitations for 10MHz. Digital processing with the SOPC technology, The FPGA internal construction, and data sampling FIFO flow trigger and analysis of logic, The FPGA built-in to NiosII as

5、 the core as processing core. The depth of the single channel storage oscilloscope for 8Ksamp, waveform refresh rate of 15 frames per second, has certain real-time. By TFT240X320 operation interface, the touch display waveform control. Waveform tensile and other control movement by touching sliding

6、touch-screen, brought different operating experience. Oscilloscope production into modular function board, divided into analog channels, control panel, digital core board, display panel. Oscilloscope hardware also became a high-speed data sampling development platform.Key Words：Oscilloscope; FPGA; G

7、ain control; Trigger circuit; Touch screenII目 錄1項目背景- 1 -1.1示波器簡介- 1 -1.2示波器發(fā)展現(xiàn)狀- 2 -2數(shù)字存儲示波器實現(xiàn)方案- 3 -2.1總體構(gòu)架方案- 3 -2.2模擬前端方案- 4 -2.2.1阻抗變換方案- 5 -2.2.2增益控制方案- 6 -2.2.3ADC驅(qū)動方案- 7 -2.2.4抗混疊濾波處理- 8 -2.2.5直流偏移方案- 10 -2.2.6觸發(fā)方案- 10 -2.3ADC方案- 13 -2.4FPGA數(shù)字處理系統(tǒng)板- 14 -2.5電源電路- 15 -2.6顯示和接口方案- 16 -3硬件SOC及軟件

8、的實現(xiàn)基礎(chǔ)173.1自定義功能模塊及SOPC系統(tǒng)組成173.2軟件開發(fā)環(huán)境213.3示波器應(yīng)用軟件構(gòu)建模式224項目測試驗證234.1模擬通道性能測試234.1.1模擬帶寬234.1.2垂直精度244.1.3水平精度244.1.4輸入范圍244.1.5輸入阻抗244.2波形測試245結(jié)論275.1項目技術(shù)總結(jié)275.1.1阻抗變換和探頭技術(shù)275.1.2增益控制275.1.3觸發(fā)波形275.1.4ADC技術(shù)275.1.5數(shù)據(jù)處理技術(shù)285.1.6操控程序構(gòu)建285.1.7新的操控理念285.2技術(shù)之外的感觸286附件296.1原理圖及PCB296.2程序34參考文獻50致 謝5129天津職業(yè)技

9、術(shù)師范大學(xué)2011屆本科生畢業(yè)設(shè)計1 項目背景1.1 示波器簡介示波器是一種能夠把電路信號從時域的維度展現(xiàn)在屏幕上的儀器，也因此功能示波器成為最常用的測量測試儀器之一。示波器的縱軸方向被電壓值所度量，橫軸則度量著信號的時間屬性。顯示在屏幕的圖像我們形象地稱之為“波形”。而為了方便觀察波形，示波器還需要能夠設(shè)置這兩個度量的檔位和偏移，即有了垂直刻度，垂直偏移，時間刻度，水平偏移。有了這4個設(shè)置旋鈕我們可以方便觀察波形的各個細節(jié)。不過不要忽略觀察波形的一個重要特性，那就是觸發(fā)。觸發(fā)的作用是等待信號的某些特征才開始顯示波形。最簡單和常用的觸發(fā)條件是等待上升的波形穿越某個設(shè)定的點。有了以上幾個基本設(shè)置

10、操作就可以構(gòu)成一個簡單的示波器。模擬示波器的構(gòu)成：圖 1-1 模擬示波器的構(gòu)成 模擬示波器的構(gòu)成如圖1-1，通過把處理過的信號加在示波管的垂直方向，用鋸齒波加在波器管的水平方向來演繹時間。通過觸發(fā)電路來開啟鋸齒波從而觸發(fā)波形。這樣的實現(xiàn)方式存在著幾個不夠理想的缺陷。首先波形是靠眼睛看，偶發(fā)性的波形看到了就算看到了，沒看到可沒有第二次機會。其次示波管的余輝時間太短，對于變化比較緩慢的波形，僅僅靠放慢掃描速度也是看不到波形的全貌的。因為波形過早地消失了。具有存儲功能的模擬示波器成為了高級儀器。圖 1-2 數(shù)字示波器的組成新型示波器數(shù)字存儲示波器改進型的模擬示波器開始有了數(shù)字的蹤影，也有了數(shù)字示波器

11、的雛形。其結(jié)構(gòu)如圖1-2。數(shù)字示波器除了模擬前端還保持模擬的模擬的方式處理信號其他處理都采用了數(shù)字化技術(shù)，大量地采用ADC和DAC技術(shù)，連控制波形的偏移和放大也數(shù)字化了，不僅如此，顯示部件也采用了液晶屏幕。除了顯示波形以外還能顯示出更多的參數(shù)信息，如頻率，幅值，上升時間等眾多測量參數(shù)。1.2 示波器發(fā)展現(xiàn)狀目前在國內(nèi)的大部分實驗室使用的是快要過時的模擬示波器，其帶寬都在100MHz以下，而同樣帶寬的數(shù)字示波器的價格則在萬元左右。而世界上對低端示波器的定義在300MHz，大家使用100MHz的示波器而沒有選更高主要原因是數(shù)字示波器的核心技術(shù)被外國企業(yè)所壟斷。Tek，F(xiàn)luke，Agilent，力

12、科等示波器制造商幾乎占據(jù)了國內(nèi)的數(shù)字示波器的市場。不僅如此，因為技術(shù)被壟斷，外國公司把售價抬得很高，遠高于示波器的制造成本。2 數(shù)字存儲示波器實現(xiàn)方案本章節(jié)詳細討論了數(shù)字示波器各部分的實現(xiàn)方案，通過對方案的討論引出了示波器的技術(shù)構(gòu)成和技術(shù)目標。2.1 總體構(gòu)架方案數(shù)字示波器一般構(gòu)成如圖2-1. 圖 2-1 數(shù)字示波器框圖 來自探頭的信號首先經(jīng)過無源衰減然后進行阻抗變換（即緩沖），之后信號具有的一定的驅(qū)動能力，再經(jīng)過可變增益的放大或衰減調(diào)整到適合ADC采樣的幅值，為了能在屏幕上移動波形，信號在增益調(diào)整之后添加一個偏移量在有ADC驅(qū)動電路輸入給ADC芯片，ADC是數(shù)據(jù)采樣的核心，經(jīng)過高速采樣的信號

13、變成了數(shù)據(jù)流，通過數(shù)據(jù)存儲電路把大量的波形數(shù)據(jù)存儲起來。采樣部分告一段落。數(shù)據(jù)存儲器的數(shù)據(jù)能通過數(shù)據(jù)總線讀寫?？刂坪诵耐ㄟ^分析觸發(fā)條件挑選存儲波形中合適的部分或全部數(shù)據(jù)處理成現(xiàn)實波形。而所有控制的命令始于控制面板，用戶設(shè)置好的各種參數(shù)通過操作面板采集到控制核心，控制核心把這些控制參數(shù)轉(zhuǎn)換成合適不同邏輯設(shè)置和模擬電壓。例如我們控制波形上下移動將會被控制核心轉(zhuǎn)換成控制DAC產(chǎn)生偏移電壓加載在進入ADC前的模擬信號中。模擬通道在很寬的不同帶寬指標下結(jié)構(gòu)并沒有太多的變化，而不同的帶寬指標通過不同的性能的模擬芯片實現(xiàn)。而示波器帶寬指標不同就不能用單一的一種數(shù)據(jù)處理結(jié)構(gòu)來處理數(shù)據(jù)。舉個例子，在10MHz采

14、樣時鐘下的數(shù)據(jù)流我們可以用74系列的芯片對數(shù)據(jù)鎖存并存入單片F(xiàn)IFO，而如果采樣時鐘上升到了1GHz,對ADC數(shù)據(jù)流的處理就只能用FPGA及定制芯片來接受和存儲了數(shù)據(jù)流。1GHz的采樣時鐘并不是隨意虛高的數(shù)值，即使采樣率達到了1GHz，示波器的理論帶寬最高為500MHz，而實際應(yīng)用中只能做到200MHz模擬帶寬。這也是低端示波器的帶寬性能。在數(shù)字示波器中后端數(shù)字處理的框架決定了整個示波器的性能。我們有必要先討論一下數(shù)字示波器的數(shù)字處理框架。FPGA還有一個強大的功能就是在其大規(guī)模的邏輯資源的基礎(chǔ)上構(gòu)建SOPC系統(tǒng)。SOPC系統(tǒng)是ALTERA公司首先提出來了，其含義是可編程片上系統(tǒng)。即在一個塊F

15、PGA實現(xiàn)系統(tǒng)的整個功能。其實現(xiàn)的基礎(chǔ)是處理器軟核和外圍數(shù)字部件。SOPC系統(tǒng)的意義在于構(gòu)建簡單快速，處理系統(tǒng)的構(gòu)建風(fēng)險降低了，開發(fā)周期也將縮短。而且構(gòu)建相當(dāng)?shù)仂`活，我們可以按照自己的意愿設(shè)計添加專用處理組件，無縫的結(jié)合在CPU系統(tǒng)中。舉個例子，如果我們需要一個FFT處理，我們可以先構(gòu)建一個FFT處理硬件，在借助SOPC 構(gòu)建軟件我們可以為FFT定制一條匯編指令，在C/C+中生成C的宏指令。這樣我們在C環(huán)境中調(diào)用一條指令就可以完成FFT運算。而SOPC系統(tǒng)可以利用FPGA剩余的邏輯資源實現(xiàn)其他在原來FPGA實現(xiàn)的邏輯電路，而不受到太多的影響。2.2 模擬前端方案不管是數(shù)字示波器還是模擬示波器，

16、在模擬前端的結(jié)構(gòu)上面是不需要有區(qū)別的。模擬前端的任務(wù)都是把信號的幅值和偏移調(diào)整到需要的水平。主要是兩個參數(shù)的調(diào)整，調(diào)整幅值即是變化通道中的增益，而偏移量是通過加上一個直流分量實現(xiàn)偏移。所以我們可以用圖2-2的框圖預(yù)覽模擬前端的結(jié)構(gòu)。圖 2-2 模擬前端組成框圖模擬前端可以討論的技術(shù)點有很多，其中的很多技術(shù)也是關(guān)鍵技術(shù)。下面我分開討論一下模擬前端的各個技術(shù)組成。2.2.1 阻抗變換方案示波器測量電路是需要在電路中截取信號，同時要盡量減少對信號的影響。加大模擬前端的輸入電阻，減少輸入電容，是示波器首先應(yīng)該解決的問題。阻抗變換電路能提供一個大的輸入電阻，小的輸入電容通路，同時提供一個小的輸入電阻大的

17、驅(qū)動電流的輸出。這個輸出提供給后級電路就不需要擔(dān)心信號變形。輸入信號和輸入信號通常不需要放大或衰減。但是阻抗變換電路存在一些技術(shù)難點。阻抗變換要至少要同時達到5個指標。1，大的輸入電阻，通常在G級，2，小的輸入電容，小于5pF，3，高的通頻帶，對于一個100MHz帶寬的示波器，因為每一級都在消耗帶寬，阻抗變換的通帶要在200MHz以上，才能保證進入ADC的信號高于100MHz帶寬。4，高的擺率，擺率和帶寬有著緊密的聯(lián)系，但是高的帶寬不一定意味著高的擺率，因為大多數(shù)運放的小信號帶寬比大信號帶寬高很多，大信號的帶寬更能體現(xiàn)擺率的意義。更大的擺率意味著更快的變化速度，這樣你才能看到類似階躍的信號。5

18、，輸入輸出電壓范圍，輸入電壓范圍會直接影響后級增益分配，而增益和帶寬有一定的互斥關(guān)系。阻抗變換的輸入范圍會間接影響帶寬指標。如果說單獨滿足上述技術(shù)要求那設(shè)計的難度并不大，而要同時滿足以上性能。就有難度了?，F(xiàn)在集成運放的研究與以往相比取得了長足的進步，現(xiàn)在我們可以輕松的買到帶寬超過1GHz的運放。電流反饋型運放測有著更高的帶寬性能。如果能找到一款高速且具有高輸入阻抗的運放，把它設(shè)置成Gain=1，那么阻抗變換變得很簡單。而現(xiàn)在就有這樣的運放。如TI公司的OPA656，OPA657。OPA657的增益帶寬積達到了1.6GHz，當(dāng)配置成Gain=1，那么小信號帶寬達到了1.6GHz，而輸入阻抗達到了

19、1T，足以滿足低端示波器的性能需求。圖 2-3 集成緩沖芯片本設(shè)計中采用如圖 2-3方案，這個方案與直流交流分開緩沖精確合成方案相比成本可高出不少。2.2.2 增益控制方案增益控制范圍達到40dB，帶寬達到300MHz的集成增益控制芯片是找的到。選用集成控制增益芯片完成增益控制與前兩個方案相比有很大的優(yōu)勢，首先增益控制連續(xù)可調(diào)，而集成化得芯片體積大大減少，電路變得簡單，PCB板的繪制也簡潔了許多，從PCB線路的角度來說連接簡單風(fēng)險小，電源去耦也方便。此外電路的功耗與前兩個方案相比也小一些。我選用的就是VCA824方案。在使用中發(fā)現(xiàn)了一個問題。VCA824有兩個偏移，一個是內(nèi)部乘法器之前形成的偏

20、移，另一個是乘法器之后形成的偏移：一個輸入偏移，另一個是輸入偏移，最后的偏移結(jié)果是由這兩個偏移疊加而來的。輸出偏移是相對固定的，而輸入偏移和增益控制有一定關(guān)系。如圖2-4。圖 2-4 VCA824輸入偏移與增益的關(guān)系由圖2-4可以看出，在其他的增益點有不同的偏移，而且偏移量不可以忽略，必須得采取措施，否則示波器在使用直流測量功能時，此偏移將造成直流測量誤差。解決方法可以用DAC通道板提供一個偏移修正電壓（如圖2-5）。圖 2-5 VCA824偏移補償方案這個偏移修正隨著增益的值輸出對應(yīng)的偏移修正電壓，也就是說，通過實驗的方法把修正的參數(shù)做成數(shù)據(jù)表格存放在處理器中，通過查表來修正偏移誤差將會大大

21、減小。在實際運用中這個方法取得了和很好的效果。2.2.3 ADC驅(qū)動方案高速ADC通常是差分輸入，信號通過增益控制之后需要一個把單極性信號轉(zhuǎn)換成為差分信號的電路，同時這個電路直接驅(qū)動ADC。單運放緩沖單極驅(qū)動方案如果把差分輸入的ADC的負輸入端接在一個中間電平，只驅(qū)動正輸入端也是可工作的（圖2-6）。圖 2-6 單極驅(qū)動方案不過這樣的用法會損失一半的輸入動態(tài)范圍，也會增大失真。同時還損失了6dB的增益。沒有差分運放的時候可以勉強使用此方案。單芯片差分驅(qū)動方案如果有集成的差分運發(fā)來驅(qū)動ADC（圖2-7）那是最好不過了，不至于損失ADC的動態(tài)輸入范圍和通道的增。圖 2-7 差分驅(qū)動方案圖中THS4

22、509具有1.9GHz的帶寬，6600V/us的擺率，而差分共模電平可以重新定位。精確對準ADC的參考的中間電平，使ADC的輸入窗口盡其所用。2.2.4 抗混疊濾波處理 數(shù)字示波器常常出現(xiàn)測試同一個周期波形在不同的水平檔位看到同樣的形狀，或者明顯不符合收縮比例?？磦€例子：圖 2-8 未發(fā)生混疊如圖 2-8，紅色點標記為ADC在波形上的采樣點，把所有采到的點連起來就能顯現(xiàn)出信號的波形了。圖 2-9 發(fā)生混疊而如果出現(xiàn)如圖 2-9的情況，我們把采到的點連起來也得到了紅色的波形。這個波形和實際波形明顯不符。這個時候發(fā)生了采樣混疊。很明顯當(dāng)采樣點低于信號頻率是會發(fā)生混疊。那采樣頻率和信號頻率滿足什么關(guān)

23、系才不會發(fā)生混疊呢？奎斯特研究并證明了，采樣頻率必須大于信號頻率的2倍才不至于發(fā)生混疊。可見在采樣率一定的時候，需要限制采樣前信號的頻譜寬度才保證顯示不發(fā)生混疊。圖 2-10 抗混疊濾波圖2-10中被圈住的電阻和電容構(gòu)成了抗混疊功能。如果示波器有等效采樣功能，那么就需要去掉抗混疊濾波。因為等效采樣的原理的根基就是利用混疊效應(yīng)，用低的采樣率來查看比自身頻率高的信號。2.2.5 直流偏移方案偏移電路是示波器模擬通道原理最簡單的電路。本質(zhì)上就是把信號和一個設(shè)定的直流信號相加。用一個加法電路就能實現(xiàn)。在運放的差分輸入負極輸入（圖 2-11）一個直流信號也能起到偏移效果。此方案也是不增加通道有源級數(shù)，不

24、影響信號的帶寬。圖 2-11 在差分負極輸入處添加偏移2.2.6 觸發(fā)方案觸發(fā)是示波器重要的功能之一，如果沒有觸發(fā)示波器的顯示將不會出現(xiàn)穩(wěn)定的波形，是觸發(fā)讓波形穩(wěn)定。通過設(shè)置觸發(fā)來過濾用戶不感興趣的信號，提取感興趣的部分。為了看到觸發(fā)特征之前信號發(fā)生了什么，在模擬示波器中需要延遲波形到達熒幕的時間，同時并不延遲觸發(fā)的信號。這樣示波器好像先知一樣。提前顯示一部分波形然后才看到了觸發(fā)顯示的特征，而按理說，每次顯示都是先由觸發(fā)電路來觸發(fā)水平掃描系統(tǒng)開始掃描。其根本技術(shù)在于把波形延遲了一段時間。模擬示波器中這個電路叫做延遲線，如圖 2-12。而這個延遲線電路能延遲的時間非常有限。在測量低頻時幾乎喪失了

25、意義。對于低頻信號你幾乎看不到觸發(fā)特征之前的信號。圖 2-12 模擬示波器的觸發(fā)原理而在數(shù)字示波器中，觸發(fā)延遲實現(xiàn)起來很簡單。如圖 2-13，波形是存儲在存儲器中的，只要把波形數(shù)據(jù)向前移動地址就可以實現(xiàn)查看觸發(fā)前信號了。存儲器的容量比較大，低頻時能實現(xiàn)同樣比例的延遲。圖 2-13 數(shù)字示波器的觸發(fā)原理下面討論一下觸發(fā)特征的識別和其實現(xiàn)方法。11.11.22.2.12.2.22.2.32.2.42.2.52.2.6硬件觸發(fā)方案所謂硬件觸發(fā)是指把輸入的模擬信號與設(shè)定的一個電壓進行比較，產(chǎn)生一系列比較波形。比較器輸出波形中上升沿意味著這個時刻波形從設(shè)置電壓值的下面上升到設(shè)置電壓的上面。我們通過數(shù)字電

26、路識別比較器輸出波形的上升沿從而識別信號上升沿穿過設(shè)置電壓的特征（圖 2-14）。這樣的觸發(fā)信號被稱為上升沿觸發(fā)。圖 2-14 比較觸發(fā)原理同理識別比較器輸出波形的下降沿就能實現(xiàn)波形下降沿觸發(fā)。硬件觸發(fā)方式是等效采樣的必備條件。等效采樣必須依靠硬件觸發(fā)來找尋下一樣點的位置。硬件觸發(fā)在一定條件下也會失效，比如信號中有高頻毛刺時，在毛刺點附近存在著很多與大體波形趨勢想法的信號，而如果這些信號也可以滿足觸發(fā)條件。由這種條件所引發(fā)的觸發(fā)時誤觸發(fā)（圖 2-15）。圖 2-15觸發(fā)錯誤原理如果把比較電路設(shè)置成遲滯比較，這個遲滯值就決定了觸發(fā)靈敏度（圖 2-16）。靈敏度的大小決定著觸發(fā)電路對小信號的觸發(fā)反

27、應(yīng)。有了靈敏度設(shè)置，我們可以設(shè)置較小的靈敏度從而穩(wěn)定觀察小毛刺較多的信號。反之，我們可以更多地觀察我們感興趣的毛刺信號。圖 2-16 高頻觸發(fā)抑制原理模擬觸發(fā)電路從信號緩沖后級截取信號與DAC輸出的一個設(shè)置比較值進行比較。比較器采用TL3016(圖 2-17)，TL3016能提供4.5ns觸發(fā)延遲和100mV遲滯電壓。相比LM311的1us延遲，此芯片是性價比較高的一塊芯片。圖 2-17 觸發(fā)電路比較器輸出的是差分信號。即便比較器輸出的邊沿很快但不會給周圍電路帶來太大干擾。2.3 ADC方案ADC是數(shù)字示波器的核心器件，ADC芯片成本在示波器總成本中占得比例最高，即使方案中使用了高級的FPGA

28、。很多時候，高的ADC采樣率就意味著帶寬更高，性能更好的示波器。因為ADC是示波器性能提高的瓶頸。為此有許多降低成本，提高采樣率的方案。本設(shè)計采用TI公司的ADS831E，采樣率達到了80Msamp/s。模擬輸入帶寬是300MHz，其內(nèi)部結(jié)構(gòu)如圖 2-18。芯片設(shè)計成內(nèi)部1V基準，這樣對前端增益的要求降低了6dB，降低基準電壓有助于提高通道的增益，給模擬帶寬讓出一定的空間。圖 2-18 ADC內(nèi)部結(jié)構(gòu)通道間沒有采用行業(yè)內(nèi)默許的ADC交叉技術(shù)，因為要交叉是用ADC就必須把兩個通道的電路在一塊PCB上繪制。而制作一塊大板比制作單獨的板子再連接起來的風(fēng)險大一些。假設(shè)小板中一個部分設(shè)計錯誤不會涉及其他

29、模塊板。2.4 FPGA數(shù)字處理系統(tǒng)板 FPGA系統(tǒng)板資源包括一個CycloneIII系列FPGA EP3C25Q240C8N，一個容量為32Mbyte SDRAM和配置芯片EPCS16（如圖2-19）。圖 219 核心板資源EP3C25Q240C8N包含25K LEs，66個乘法器等諸多資源，足以滿足SOPC功能組件的構(gòu)建需求。2.5 電源電路 圖 2-20 電源電路電源電路的設(shè)計關(guān)系到便攜性、通道噪聲、散熱問題。為了提供干凈的電源，開關(guān)電源不是一個好選擇，但是開關(guān)電源的高效率與強大驅(qū)動能力是不可輕視的。如果設(shè)計好電源濾波電路，開關(guān)電源在本設(shè)計中是勉強能用的。本設(shè)計采用如圖 2-20的開關(guān)電

30、源電路。實驗證明通過LC濾波電路能有效地去除開關(guān)電源中的開關(guān)噪聲。由于通道的最大增益并不太大，只有40dB。濾波后的噪聲并未對模擬通道造成明顯的影響，平衡了噪聲因素之后，開關(guān)電源帶來的高效率使此產(chǎn)品適合移動測試的要求。采用12V，1.6AH電池組能支持示波器工作2小時。而這是線性電源不可比擬的。此外開關(guān)電源也讓示波器能適應(yīng)寬的電源輸入范圍。8V-40V的輸入情況下示波器都能正常工作。極大地方便了示波器的便攜應(yīng)用。2.6 顯示和接口方案顯示和接口大體以模擬和數(shù)字來分類。最早的模擬示波器和數(shù)字示波器都采用CRT顯示器。而后來數(shù)字示波器換成了液晶屏。在操作面板上沒有太多的變化。新型設(shè)計理念iPhon

31、e風(fēng)靡全球的一個重要原因是采用全觸摸操控，觸摸翻頁，觸摸縮放，給用戶全新的體驗。如果在查看波形的時候也能實現(xiàn)觸摸縮放及移動，測試的心情會不會多一份愜意。本著這個想法本示波器采用全觸摸操控，波形掌握于指間，縮放移動波形更人性化。給操控者不一樣的使用體驗。甚至所以設(shè)置都可以通過觸摸屏來實現(xiàn)。天津職業(yè)技術(shù)師范大學(xué) 屆本科生畢業(yè)設(shè)計3 硬件SOC及軟件的實現(xiàn)基礎(chǔ)3.1 自定義功能模塊及SOPC系統(tǒng)組成SOPC組成如圖 3-1所示，主要包含了32位NiosII軟核處理器和AVALONE總線架構(gòu)，這是SOPC主體。支持軟核運行的有SDRAM控制器和偏上存儲器，CPU指令緩存和CPU數(shù)據(jù)緩存。這些都是可以自

32、定義大小的。直接應(yīng)用在本設(shè)計的有FIFO讀寫端口和LCD驅(qū)動PIO。還有控制功能組件的GPIO。示波器觸發(fā)邏輯模塊通過GPIO控制，完成了觸發(fā)延遲，觸發(fā)后延遲，預(yù)存儲，觸發(fā)功能選擇等項任務(wù)。圖 3-1 組件框圖1. FIFO的設(shè)計FIFO除去地址生成部分的電路，那么FIFO就是一個雙口RAM，利用QuartusII軟件中的LPM宏功能模塊定制功能生成一個大小為8Kbyte的雙口RAM。這個RAM的讀寫速度能達到250MHz。而地址發(fā)生器采用一個計數(shù)器對地址進行自動累加。設(shè)計圖如圖 3-2所示。圖 3-2 FIFO2. 觸發(fā)邏輯的設(shè)計觸發(fā)邏輯是示波器功能組件中比較重要的功能組件。首要的兩個任務(wù)是

33、觸發(fā)預(yù)采樣和觸發(fā)后延遲采樣的控制，采樣數(shù)據(jù)存入FIFO是由觸發(fā)邏輯來控制的。要完成觸發(fā)首先要識別觸發(fā)特征；圖3-3 觸發(fā)邏輯圖3-3電路借助數(shù)值比較器判斷數(shù)據(jù)流的數(shù)值大小，比較器的結(jié)果向后延遲一個時鐘并且與前一個時鐘的比較結(jié)果做就能判斷出數(shù)據(jù)的趨勢和穿越點的位置。兩個類似的邏輯電路綜合在一起就可以構(gòu)成斜率觸發(fā)?？刂朴|發(fā)比較值可以控制觸發(fā)的靈敏度。數(shù)據(jù)流觸發(fā)信號與硬件觸發(fā)信號一起被MUX選擇，選出其中一個觸發(fā)信號作為控制采樣的觸發(fā)源（圖 3-4）。圖 3-4 觸發(fā)源選擇邏輯開啟觸發(fā)功能后一個叫做觸發(fā)預(yù)采樣的計時電路使ADC持續(xù)采樣一個預(yù)訂的點數(shù)。完成預(yù)采樣之后，觸發(fā)信號被允許觸發(fā)開啟觸發(fā)延遲計時

34、器。觸發(fā)延遲計時的作用是在觸發(fā)特征出現(xiàn)之后延遲采樣的預(yù)訂的采樣點數(shù)，然后控制采樣時鐘停止。這樣就控制采集了觸發(fā)特征前得波形和觸發(fā)特征后的波形。他們的長度都是受到CPU設(shè)置的。3. 波形特征分析電路波形的最大值和最小值還有平均值的信息可以用來做自動調(diào)整波形功能。所以設(shè)計中添加了一個波形特征分析邏輯（圖 3-5）。圖 3-5 最大值最小值識別電路特征分析邏輯通過選擇記錄最低的樣值和最高的樣值，得出波形的最大值和最小值。通過平均最大值和最小值得出平均值。4. 組件預(yù)覽SOPC組件（圖 3-6）。圖 3-6 SOPC組件列表觸發(fā)和緩存頂層預(yù)覽（圖 3-7）。圖 3-7 觸發(fā)和緩存頂層等精度測頻模塊預(yù)覽

35、（圖 3-10）。圖 3-10 精度測頻模塊 工程頂層文件（圖 3-11）。圖 3-11工程頂層文件 3.2 軟件開發(fā)環(huán)境NiosII軟核軟件開發(fā)使用的是ALTERA推出的NiosII IDE。這個IDE是基于Eclipse3.4開發(fā)的C/C+開發(fā)環(huán)境。開發(fā)環(huán)境的配置選項繁多，能過自定義的東西很多。幸運的是ALTERA做了插件開發(fā)之后，許多設(shè)置在導(dǎo)入工程的時候就已經(jīng)配置好了。在NiosII IDE中，軟件維護著一些和SOPC系統(tǒng)對應(yīng)的軟件環(huán)境信息。比如系統(tǒng)的加載地址，各組件的訪問基址等等重要的信息。集中體現(xiàn)在system.h文件中。system.h由軟件自行根據(jù)SOPC配置文件xxxx.sop

36、c生成并自動維護。此外開發(fā)軟件還管理者一個龐大的硬件抽象層，軟件自動根據(jù)用戶軟件內(nèi)容加載相應(yīng)的底層驅(qū)動。3.3 示波器應(yīng)用軟件構(gòu)建模式軟件采用C+語言設(shè)計，以面向?qū)ο蠓绞浇④浖K，分別有IO驅(qū)動類，液晶屏驅(qū)動類，繪圖對象，觸摸屏驅(qū)動，各種控件對象，ADC通道管理類，波形窗口對象。通過中斷觸發(fā)的各種事件驅(qū)動程序運作。主界面通過對各個按鈕及觸摸控件注冊事件處理程序模塊完成整個程序的運作架構(gòu)。以面向?qū)ο蟮某绦蛟O(shè)計方法不僅減少了代碼尺寸，提高程序的可讀性同時程序的可擴展性強調(diào)試及優(yōu)化方便。整個程序結(jié)構(gòu)可由圖3-10表示。圖 3-10工程頂層文件4 項目測試驗證我進行了簡單幾項測試以驗證設(shè)計。通過對

37、模擬信道的測試不僅測試了模擬通道的性能同時還驗證了數(shù)字電路和應(yīng)用軟件的工作狀況。而后我們通過一個實戰(zhàn)的測試驗證示波器的使用性。4.1 模擬通道性能測試4.1.1 模擬帶寬測試儀器：AV1485射頻合成信號發(fā)生器（輸出250KHz4GHz）測試方法：調(diào)節(jié)輸入頻率，讀取示波器測量的信號幅值，幅值下降3dB時所對應(yīng)的頻率就是通道帶寬（圖 4-1，表 4-1）。圖 4-1帶寬測試表 4-1 測試數(shù)據(jù)輸入頻率 CH1 CH2 250KHz 3V 3V 1MHz 3V 3V 2MHz 2.95V 2.98V 3MHz 2.9V 2.92V 4MHz 2.77V 2.86V 5MHz 2.64V 2.77V

38、 6MHz 2.5V 2.67V 7MHz 2.4V 2.6V 8MHz 2.3V 2.5V 9MHz 2.2V 2.4V 10MHz 2.1V 2.2V 11MHz 2V 2.1V 4.1.2 垂直精度當(dāng)我們給示波器輸入一個峰峰值為5V的正弦信號時，垂直檔位在2V/div時，波形所占據(jù)的寬度正是2.5格。沒出出現(xiàn)明顯的偏差。4.1.3 水平精度當(dāng)我們輸入10us脈寬的方波，時間檔位在1.25us/div時，一個波形周期占據(jù)了正好8格。4.1.4 輸入范圍當(dāng)我們用十倍探頭測試220V市電時，屏幕讀出了峰峰值為約31V 類似正弦波的波形。如果計算十倍探頭的衰減，電壓信號應(yīng)該是310V峰峰值。與2

39、20V有效值對應(yīng)。而示波器的借助十倍衰減探頭的探測范圍是+-450V。4.1.5 輸入阻抗當(dāng)我們使用信號源串聯(lián)上1M歐姆電阻時，測量到信號的幅值是沒有串接電阻式的一半。說明示波器的輸入阻抗是1M歐姆。4.2 波形測試我們分別輸入正弦波，方波，三角波，每種波形設(shè)置三個頻率為1KHz，100kHz，1MHz做波形測試。測試出的波形如下列圖形。1. 正弦波分別輸入2V VPP，頻率分別為1KHz，100KHz，1MHz的正弦波，得到如圖4-2的測試結(jié)果。1KHz 100KHz 1MHz圖 4-2正弦波測試2. 方波分別輸入2V VPP，頻率分別為1KHz，100KHz，1MHz的方波，得到如圖4-3

40、的測試結(jié)果。1KHz 100KHz 1MHz圖 4-3方波測試3. 三角波分別輸入2V VPP，頻率分別為1KHz，100KHz，1MHz的三角波，得到如圖4-4的測試結(jié)果。1KHz 100KHz 1MHz圖 4-4三角波測試4. 實戰(zhàn)使用我們有此示波器測試一個開關(guān)電源的工作情況。兩通道探頭分別接觸開關(guān)電源的變壓器兩個初級線圈（如圖4-6）。其測試出的工作波形如圖4-5。圖 4-5開關(guān)管工作波形 圖 4-6開關(guān)電源測試關(guān)閉通道2，可以單獨的拉伸觀察通道一的波形（如圖4-7）。也可再次打開通道2，同時觀察兩個通道波形的細節(jié)（如圖4-8）。圖 4-7查看單管細節(jié) 圖 4-8查看雙管細節(jié)附件5 結(jié)論

41、5.1 項目技術(shù)總結(jié)通過設(shè)計制作這個簡易的數(shù)字示波器對我自身而言有了許多收獲。把這些收獲做一個總結(jié)也是作為論文的一個總結(jié)。5.1.1 阻抗變換和探頭技術(shù)阻抗變換是示波器第一個難題，通過研究我們了解了多個實現(xiàn)方案。其中集成的緩沖芯片在性能上并不比分立的差，而成本明顯較高。但集成化的緩沖方案使電路設(shè)計風(fēng)險降低，實現(xiàn)簡單快速。5.1.2 增益控制增益控制是最需要提高部分，前端緩沖和后端ADC的帶寬都可能比增益控制的帶寬高。除去ADC對帶寬的限制，增益控制電路是模擬通道帶寬的瓶頸。目前集成的增益控制芯片是最佳的選擇。在精確性穩(wěn)定性和電路實現(xiàn)上，集成芯片有著不可替代的優(yōu)勢。5.1.3 觸發(fā)波形觸發(fā)波形是

42、示波器實用化的關(guān)鍵之一。不能穩(wěn)定觸發(fā)的波形就沒有了查看意義。觸發(fā)電路除了普通的上升下降沿觸發(fā)，還有脈寬觸發(fā)、視屏觸發(fā)、協(xié)議觸發(fā)等更多高級的觸發(fā)任務(wù)。而在本設(shè)計中只實現(xiàn)了基本的觸發(fā)。這是本設(shè)計的一個遺憾。在比較器選擇上面還有很大的空間，最新的比較器能達到700ps的延時，最快能處理1GHz的信號。5.1.4 ADC技術(shù)ADC技術(shù)是示波器技術(shù)中最大的瓶頸。在國內(nèi)ADC技術(shù)受制于人，我們另辟蹊徑找到了多個ADC并行采樣技術(shù)。此技術(shù)也是最值得發(fā)揮出來的技術(shù)。5.1.5 數(shù)據(jù)處理技術(shù)數(shù)據(jù)處理在示波器運行時的關(guān)鍵地位不言而喻，數(shù)據(jù)處理的快慢直接影響了示波器的死區(qū)時間，盡量減少死區(qū)時間是提高示波器實時性的必

43、經(jīng)之路。同時波形統(tǒng)計顯示。在一次顯示中體現(xiàn)百萬個波形的特征也是示波器實時性的集中體現(xiàn)。這個兩項技術(shù)是示波器波形顯示的核心，是研究示波器的工作重點之一。5.1.6 操控程序構(gòu)建操控程序并不是很難的技術(shù)，相對其他技術(shù)來說，控制是比較容易實現(xiàn)的。而不同的操控理念會產(chǎn)生不同的操作體驗的示波器。好的操控程序能讓用戶輕易的控制儀器，使用起來方便簡單。隨著示波器的功能變得越來越多，整合控制按鈕是示波器設(shè)計的一項任務(wù)。5.1.7 新的操控理念本項目大膽的拋棄傳統(tǒng)的操作方式，使用全觸摸控制。作為創(chuàng)新取得了不多的使用體驗。5.2 技術(shù)之外的感觸跟著項目走我們能學(xué)到很多。大學(xué)5年通過一個又一個的小制作項目，我一次又

44、一次的提高了不少。以動手為手段，以項目的管理方式推進學(xué)習(xí)，使我們學(xué)習(xí)理論知識有了更深的認識，也讓我們更了解整個知識的框架。動手動腦讓我們學(xué)到更多學(xué)得更好6 附件6.1 原理圖及PCB圖 6-1 通道PCB板 圖 6-2 控制DAC PCB板圖 6-3 差探頭PCB板圖 6-4 有源探頭圖 6-5 正極性電源PCB板圖 6-6 負極性電源PCB板圖 6-7 模擬通道電路圖圖 6-8 DAC控制電路圖圖 6-9 差分探頭電路圖圖6-10 有源探頭電路圖圖 6-11 正極性電源電路圖圖 6-12 負極性電源電路圖6.2 程序示波器功能源程序頭文件#ifndef OSCILLOGRAPH_H_#def

45、ine OSCILLOGRAPH_H_#include "Delineationr90.h"#include "Motion_Class.h"#include "TouchBroad.h"#include "Button.h"#include "Touch.h"#include "DAC8.h"extern PIO CH1CP,CH2CP,OSC_Int,CkSel,PreDelay,TriDelay,TriHead,TriCauda,TriCtl,CH1GC,CH2GC,C

46、H1Max,CH2Max,CH1Min,CH2Min,ADC_DataCH1,ADC_DataCH2,STD_TIME_CH1,STD_TIME_CH2,STD_CONUT_CH1,STD_CONUT_CH2,TEST_CONUT_CH1,TEST_CONUT_CH2;/OSC_Int示波器中斷操作宏#define Triggered (1<<0)#define TriggerDelayOK (1<<1)#define DisableAllInt OSC_Int.SetIntMask(0);#define EnableAllInt OSC_Int.SetIntMask(

47、0xffffffff);#define EnableTriggeredInt OSC_Int.SetIntMask(OSC_Int.readIntMask()|Triggered);#define DisableTriggeredInt OSC_Int.SetIntMask(OSC_Int.readIntMask()&(Triggered);#define OSC_IntEdgeCapture OSC_Int.readEdgeCapture()#define ifTriggered (OSC_Int.read()&Triggered)!=0)#define ifTriggerD

48、elay (OSC_Int.read()&TriggerDelayOK)!=0)#define ifTriggeredInt (OSC_IntEdgeCapture&Triggered)!=0)#define ifTriggerDelayInt (OSC_IntEdgeCapture&TriggerDelayOK)!=0)#define ClearAllIntCapture OSC_Int.SetEdgeCapture(0);#define CH1TFcomplete (1<<2)#define CH2TFcomplete (1<<3)#defi

49、ne ifCH1TFcomplete (OSC_Int.read()&CH1TFcomplete)=0)/=0為完成#define ifCH2TFcomplete (OSC_Int.read()&CH2TFcomplete)=0)/=0為完成/示波器觸發(fā)控制操作宏#define RaiseTri (0x1D)/上升沿觸發(fā)碼值#define FallTri (0x2B)/下降沿觸發(fā)碼值#define LevelTri (0X79)/電平觸發(fā)碼值#define AllTri (0X7F)/全通觸發(fā)碼值#define SetRaiseTri TriCtl.Write(TriCtl.r

50、ead()&0XFFFFFF80)+RaiseTri);/設(shè)置上升沿觸發(fā)碼值，使能數(shù)據(jù)流觸發(fā)硬件#define SetFallTri TriCtl.Write(TriCtl.read()&0XFFFFFF80)+FallTri);/設(shè)置下降沿觸發(fā)碼值，使能數(shù)據(jù)流觸發(fā)硬件#define SetLevelTri TriCtl.Write(TriCtl.read()&0XFFFFFF80)+LevelTri);/設(shè)置電平沿觸發(fā)碼值，使能數(shù)據(jù)流觸發(fā)硬件#define SetAllTri TriCtl.Write(TriCtl.read()&0XFFFFFF80)+All

51、Tri);/設(shè)置全通沿觸發(fā)碼值，使能數(shù)據(jù)流觸發(fā)硬件#define KeepTri TriCtl.Clear(1<<0);/停止所有數(shù)據(jù)流觸發(fā)保留原觸發(fā)方式#define RevertTri TriCtl.Set(1<<0);/恢復(fù)保留原觸發(fā)方式，使能數(shù)據(jù)流觸發(fā)硬件#define SelCH2HNtri TriCtl.Write(TriCtl.read()&(0X780)+0X100);/選擇CH1硬件觸發(fā)的N觸發(fā)#define SelCH2HPtri TriCtl.Write(TriCtl.read()&(0X780)+0X200);/選擇CH1硬件觸發(fā)

52、的P觸發(fā)#define SelCH1HNtri TriCtl.Write(TriCtl.read()&(0X780)+0X300);/選擇CH2硬件觸發(fā)的N觸發(fā)#define SelCH1HPtri TriCtl.Write(TriCtl.read()&(0X780)+0X400);/選擇CH2硬件觸發(fā)的P觸發(fā)#define SelCH1Dtri TriCtl.Write(TriCtl.read()&(0X780)+0X0);/選擇CH1的數(shù)據(jù)流觸發(fā)#define SelCH2Dtri TriCtl.Write(TriCtl.read()&(0X780)+0X8

53、0);/選擇CH2的數(shù)據(jù)流觸發(fā)#define RestStart (1<<11)/RestStart在控制輸出的排位#define RestADC TriCtl.Set(RestStart);/復(fù)位觸發(fā)邏輯，停止采樣儲存#define StartADC TriCtl.Clear(RestStart);/開啟觸發(fā)邏輯，開始新的采樣過程#define TFStartClearCH1 (1<<12)/通道1測頻模塊的開始清除位#define CH1TFStart TriCtl.Set(TFStartClearCH1);/開啟測頻模塊#define CH1TFClear Tri

54、Ctl.Clear(TFStartClearCH1);/清除測頻數(shù)據(jù)，復(fù)位模塊#define TFStartClearCH2 (1<<13)/通道2測頻模塊的開始清除位#define CH2TFStart TriCtl.Set(TFStartClearCH2);/開啟測頻模塊#define CH2TFClear TriCtl.Clear(TFStartClearCH2);/清除測頻數(shù)據(jù)，復(fù)位模塊/*通道的前端衰減（0）和AC/DC（1）切換控制的宏*/#define CH1G1 CH1GC.Set(1<<0);/不進行無源衰減#define CH1G10 CH1GC.C

55、lear(1<<0);/進行無源10倍衰減#define CH2G1 CH2GC.Set(1<<0);/#define CH2G10 CH2GC.Clear(1<<0);/#define CH1DC CH1GC.Set(1<<1);/DC輸入#define CH1AC CH1GC.Clear(1<<1);/AC輸入#define CH2DC CH2GC.Set(1<<1);/#define CH2AC CH2GC.Clear(1<<1);/extern UD16 HvCH19;extern D16 GoffsetCH19;extern UD16 HvCH29;extern D16 GoffsetCH29;extern D16 TriHK;/觸發(fā)線垂直高度顯示坐標extern D32 TriggerPositionDisplay;extern DelineationR90 LCD;/創(chuàng)建一個液晶屏extern PIO TBo,TBi;/創(chuàng)建觸摸屏的接口IOextern TouchBroad To