組合邏輯電路課程設(shè)計(jì)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上組合邏輯電路課程設(shè)計(jì)、基本信息小組成員：xxx xxx一、課程設(shè)計(jì)設(shè)計(jì)目的1）學(xué)習(xí)電子技術(shù)基本理論在實(shí)踐綜合運(yùn)用中的使用，能夠進(jìn)行電子電路設(shè)計(jì)與仿真。2）培養(yǎng)實(shí)踐技能，提高分析和解決實(shí)際問題的能力。二、題目設(shè)計(jì)一個(gè)4-bit二進(jìn)制符號數(shù)的加減法器，由信號“add/sub”控制，當(dāng)“add/sub”=0時(shí)，做加法，當(dāng)“add/sub”=1時(shí)，做減法。輸出有和（差），還包括進(jìn)位位和溢出標(biāo)志。加法器可以選用74x283。三、設(shè)計(jì)思路本電路設(shè)計(jì)功能為，4bit符號數(shù)加減法器，輸入輸出結(jié)果均為符號-數(shù)值型二進(jìn)制數(shù)。因?yàn)?4X283是4-bit無符號數(shù)全加器。所以預(yù)計(jì)電路需要實(shí)現(xiàn)

2、四部分功能。1.符號-數(shù)值轉(zhuǎn)換（補(bǔ)碼）電路2.加減法器3.結(jié)果轉(zhuǎn)化為符號數(shù)值型，并確定是否發(fā)生溢出圖為 整個(gè)電路原理圖四、分塊解析1.轉(zhuǎn)換補(bǔ)碼電路設(shè)計(jì)思路：根據(jù)定義，正數(shù)原碼與補(bǔ)碼相同，負(fù)數(shù)除符號位外，取反加一。利用74X283與異或門，實(shí)現(xiàn)如下。由于正數(shù)與負(fù)數(shù)首位的不同。當(dāng)首位為1（負(fù)數(shù)），異或門一端接高電平，相當(dāng)于反相器，并且Cin為1，加一。當(dāng)首位為0（正數(shù)），異或門一段接低電平，不進(jìn)行取反操作，并且Cin為0，不加一。圖為 補(bǔ)碼轉(zhuǎn)換電路2. 加減法器補(bǔ)碼相減等于加上減數(shù)的補(bǔ)碼再加一。所以可以通過add/sub端的輸入?yún)^(qū)別加減法。實(shí)現(xiàn)如下。圖為 加減法器3. 結(jié)果轉(zhuǎn)化為符號數(shù)值型，并確定

3、是否發(fā)生溢出3.1補(bǔ)碼to符號數(shù)值首位為一，除符號為外，減一取反。首位為零直接輸出。實(shí)現(xiàn)如下圖為 補(bǔ)碼to符號數(shù)值3.2 判斷溢出通過加數(shù)（兩個(gè)符號數(shù)的補(bǔ)碼或者被減數(shù)的補(bǔ)碼與減數(shù)的取反加一）首位與得數(shù)首位進(jìn)行比較。比較電路卡諾圖如下C/AB000111100111F(A,B,C)=ABC+ABC實(shí)現(xiàn)如下圖為 判斷溢出（輸入分別為上述三個(gè)變量）五、波形仿真與結(jié)果1。輸入輸出說明：A4:1,B4:1 符號數(shù)高位到低位Add/sub 執(zhí)行操作名稱，高電平為減，低電平未加。Co 溢出標(biāo)志 低電平未溢出，高電平溢出S4:1 輸出高位到低位2.仿真數(shù)據(jù)2.11101（A）+0110（B）=0001（S） Co=0（無溢出）即-5+6=1無溢出，結(jié)果正確2.20101（A）+1