計算機體系結(jié)構(gòu)試題庫—簡答題

1、精選優(yōu)質(zhì)文檔-傾情為你奉上計算機體系結(jié)構(gòu)試題庫簡答題 （100題）1 簡述CISC結(jié)構(gòu)計算機的缺點。答：l 在CISC結(jié)構(gòu)的指令系統(tǒng)中，各種指令的使用頻率相差懸殊。據(jù)統(tǒng)計，有20的指令使用頻率最大，占運行時間的80。也就是說，有80的指令在20的運行時間內(nèi)才會用到。l CISC結(jié)構(gòu)指令系統(tǒng)的復(fù)雜性帶來了計算機體系結(jié)構(gòu)的復(fù)雜性，這不僅增加了研制時間和成本，而且還容易造成設(shè)計錯誤。l CISC結(jié)構(gòu)指令系統(tǒng)的復(fù)雜性給VLSI設(shè)計增加了很大負擔(dān)，不利于單片集成。l CISC結(jié)構(gòu)的指令系統(tǒng)中，許多復(fù)雜指令需要很復(fù)雜的操作，因而運行速度慢。l 在CISC結(jié)構(gòu)的指令系統(tǒng)中，由于各條指令的功能不均衡性，不利于

2、采用先進的計算機體系結(jié)構(gòu)技術(shù)（如流水技術(shù)）來提高系統(tǒng)的性能。2 RISC結(jié)構(gòu)計算機的設(shè)計原則。答：A. 選取使用頻率最高的指令，并補充一些最有用的指令；B. 每條指令的功能應(yīng)盡可能簡單，并在一個機器周期內(nèi)完成；C. 所有指令長度均相同；D. 只有l(wèi)oad和store操作指令才訪問存儲器，其它指令操作均在寄存器之間進行；E. 以簡單有效的方式支持高級語言。3 影響現(xiàn)代微處理器主頻提升的主要原因由哪些？答：線延遲、功耗。4 指令集格式設(shè)計時，有哪三種設(shè)計方法？答：固定長度編碼、可變長編和混合編碼）三種設(shè)計方法。5 簡述存儲程序計算機（馮·諾依曼結(jié)構(gòu)）的特點。答：（1）機器以運算器為中心。

3、（2）采用存儲程序原理。（3）存儲器是按地址訪問的、線性編址的空間。（4）控制流由指令流產(chǎn)生。（5）指令由操作碼和地址碼組成。（6）數(shù)據(jù)以二進制編碼表示，采用二進制運算。6 在進行計算機系統(tǒng)設(shè)計時，一個設(shè)計者應(yīng)該考慮哪些因素對設(shè)計的影響？答：在進行計算機系統(tǒng)設(shè)計時，設(shè)計者應(yīng)該考慮到如下三個方面因素的影響：l 技術(shù)的發(fā)展趨勢；l 計算機使用的發(fā)展趨勢；l 計算機價格的發(fā)展趨勢。7 簡述程序翻譯技術(shù)的特點。答：翻譯技術(shù)是先把N+1級程序全部變換成N級程序后，再去執(zhí)行新產(chǎn)生的N級程序，在執(zhí)行過程中N+1級程序不再被訪問。8 簡述程序解釋技術(shù)的特點。答：解釋技術(shù)是每當一條N+1級指令被譯碼后，就直接去

4、執(zhí)行一串等效的N級指令，然后再去取下一條N+1級的指令，依此重復(fù)進行。9 經(jīng)典體系結(jié)構(gòu)的定義是什么？計算機體系結(jié)構(gòu)是機器級程序員所看到的計算機的屬性，即概念性結(jié)構(gòu)與功能特性。10 “線延遲墻”指的是什么？隨著集成電路工藝的進步，芯片內(nèi)晶體管大小不斷變小，其邏輯門延遲也隨之減小，而走線延遲所占的比重也隨之越來越大，導(dǎo)致電路頻率不能隨著工藝的減小而線性減小。11 Moore定律闡述的是什么？微處理器晶體管數(shù)目每18個月翻一倍。它揭示了集成電路工藝發(fā)展的規(guī)律。12 解釋響應(yīng)時間和吞吐率的差別。響應(yīng)時間也稱執(zhí)行時間，是指從事件開始到結(jié)束之間的時間。吞吐率(Throughput)指在單位時間內(nèi)所能完成的

5、工作量（任務(wù)）。用戶以響應(yīng)時間為標準，多道程序系統(tǒng)以吞吐率為標準。13 簡述程序的時間局部性原理的含義。程序在執(zhí)行時所訪問地址的分布不是隨機的，而是相對地簇聚；這種簇聚包括指令和數(shù)據(jù)兩部分。程序局部性包括：程序的時間局部性：程序即將用到的信息很可能就是目前正在使用的信息。14 簡述程序的空間局部性原理的含義。程序在執(zhí)行時所訪問地址的分布不是隨機的，而是相對地簇聚；這種簇聚包括指令和數(shù)據(jù)兩部分。程序局部性包括：程序的空間局部性：程序即將用到的信息很可能與目前正在使用的信息在空間上相鄰或者臨近。15 在指令集結(jié)構(gòu)設(shè)計中，應(yīng)該考慮哪些主要問題，這些問題有哪些主要的設(shè)計選擇？答：在進行指令機結(jié)構(gòu)設(shè)計中

6、，應(yīng)該考慮如下主要問題：l 指令集功能設(shè)計：主要有RISC和CISC兩種技術(shù)發(fā)展方向；l 尋址方式的設(shè)計：設(shè)置尋址方式可以通過對基準程序進行測試統(tǒng)計，察看各種尋址方式的使用頻度，根據(jù)適用頻度設(shè)置相應(yīng)必要的尋址方式；l 操作數(shù)表示和操作數(shù)類型：主要的操作數(shù)類型和操作數(shù)表示的選擇有，浮點數(shù)據(jù)類型（可以采用IEEE 754標準）、整型數(shù)據(jù)類型（8位、16位、32位的表示方法）、字符型（8位）、十進制數(shù)據(jù)類型（壓縮十進制和非壓縮十進制數(shù)據(jù)表示）等等。l 尋址方式的表示：可以將尋址方式編碼與操作碼中，也可將尋址方式作為一個單獨的域來表示。l 指令集格式的設(shè)計：有固定長度編碼方式、可變長編碼方式和混合編碼

7、方式三種選擇。16 程序控制指令有什么功能？ 答：具有測試、分析、判斷能力，控制程序的運行順序和方向。17 程序控制指令主要包括哪些指令？答：有轉(zhuǎn)移指令、循環(huán)控制、子程序、過程調(diào)用等。18 請簡述指令集結(jié)構(gòu)設(shè)計中尋址方式設(shè)計的一般方法。答：在尋址方式設(shè)計時，首先對一些典型的基準程序進行分析，統(tǒng)計基準程序中使用各種尋址方式的頻率，然后根據(jù)所要設(shè)計的計算機系統(tǒng)所面向的應(yīng)用領(lǐng)域，確定選擇哪些使用頻率高的尋址方式予以支持。對于一些特殊的尋址方式（如偏移尋址等），偏移量的確定也必須應(yīng)用同樣的方法加以確定。19 表示尋址方式的主要方法有哪些？ 答：表示尋址方式有兩種常用的方法：一種是將尋址方式編于操作碼中

8、，由操作碼在描述指令的同時也描述了相應(yīng)的尋址方式；另一種是為每個操作數(shù)設(shè)置一個地址描述苻，由該地址描述撫表示相應(yīng)操作數(shù)的尋址方式。20 簡述表示尋址方式的兩種方法的優(yōu)缺點。答：將尋址方式編于操作碼中的方式譯碼快，但操作碼和尋址方式的結(jié)合不僅增加了指令的條數(shù)，導(dǎo)致了指令的多樣性，而且增加了CPU對指令譯碼的難度。為每個操作數(shù)設(shè)置一個地址描述苻的方式譯碼較慢，但操作碼和尋址獨立，易于指令擴展。21 簡述流水線的特點。（1） 流水過程由多個相聯(lián)系的子過程組成。（2） 每個子過程由專用的功能段實現(xiàn)。（3） 各個功能段所需時間盡量相等。（4） 流水線有“通過時間”（第一個任務(wù)流出結(jié)果所需的時間）。在此之

9、后流水過程才進入穩(wěn)定工作狀態(tài)，一拍流出一個結(jié)果。（5） 流水技術(shù)適合于大量重復(fù)的時序過程，只有輸入端連續(xù)提供任務(wù)，流水線效率才可充分發(fā)揮。22 在流水線中解決數(shù)據(jù)相關(guān)的技術(shù)有哪些？ 答：(1) 定向技術(shù)；(2) 暫停技術(shù)； (3) 采用編譯器調(diào)度。23 DLX流水線分為哪幾個功能段？答： 取指、譯碼、執(zhí)行、訪存、寫回五個操作功能段。24 在基本DLX流水線基礎(chǔ)上，避免控制相關(guān)的方法有哪些？答：(1) 改進硬件功能，把分支目標地址和條件的計算移到譯碼段進行；(2) 采用預(yù)測分支失敗機制(3) 采用延遲分支機制。25 評述解決數(shù)據(jù)相關(guān)的技術(shù)在DLX流水線的應(yīng)用。答：在DLX中，由于ALU和數(shù)據(jù)存儲

10、器都要接受操作數(shù)，設(shè)置從寄存器文件EX/MEM和MEM/WB到這兩個單元輸入的定向路徑，還有DLX的零監(jiān)測單元在EX周期完成分支條件檢測操作，也設(shè)置到該單元的定向路徑，減少了數(shù)據(jù)相關(guān)帶來的暫停；但并不是所有數(shù)據(jù)相關(guān)帶來的暫停都可通過定向技術(shù)來消除，采用暫停技術(shù)，設(shè)置一個“流水線互鎖”的功能部件，一旦流水線互鎖檢測到數(shù)據(jù)相關(guān)，流水線暫停執(zhí)行發(fā)生數(shù)據(jù)相關(guān)指令后續(xù)的所有指令，直到該數(shù)據(jù)相關(guān)解決為止。利用編譯器技術(shù)，重新組織代碼順序也可消除數(shù)據(jù)相關(guān)帶來的必然暫停。26 在存儲器層次結(jié)構(gòu)設(shè)計中，論述首先要解決的四個問題及其含義。答：A、 塊的放置策略：塊如何放置在存儲器層次中？B、 塊的替換策略：一次失

11、效時，如何替換一個塊？C、 塊的標識策略：一個塊在存儲器層次中如何找到它？D、 寫的策略：寫的時候?qū)l(fā)生什么？27 降低Cache命中時間的措施有哪些？答：容量小、結(jié)構(gòu)簡單的Cache；將寫操作流水化以加快寫命中28 降低Cache失效率的措施有哪些？答：A、 增加Cache塊大小B、 提高相聯(lián)度C、 采用Victim CacheD、 采用偽相聯(lián)Cache(列相聯(lián))E、 采用硬件預(yù)取技術(shù)F、 由編譯器控制的預(yù)取G、 編譯器優(yōu)化29 降低Cache失效損失的措施有哪些？答：A、 讀失效優(yōu)先于寫；B、 采用子塊放置策略；C、 早期啟動和關(guān)鍵字優(yōu)先；D、 在Cache失效時，利用非阻塞Cache減

12、少暫停；E、 采用二級Cache。5、在單機系統(tǒng)中保持Cache一致性的措施有哪些？答： 采用寫穿透策略和寫回策略可以在單機系統(tǒng)中保持Cache一致性。30 全相聯(lián)和直接映象相比，各有何優(yōu)缺點？答： 全相聯(lián)映象的特點：利用率最高，沖突概率最低，實現(xiàn)最復(fù)雜。 直接映象的特點：利用率最低，沖突概率最高，實現(xiàn)最簡單。31 簡述“Cache-主存”層次和“主存輔存”層次的區(qū)別。答：“Cache-主存”層次和“主存輔存”層次的區(qū)別見下表比較項目“Cache-主存”層次“主存輔存”層次目的為了彌補主存速度上的不足為了彌補主存容量的不足存儲管理實現(xiàn)主要由專用硬件實現(xiàn)主要由軟件實現(xiàn)訪問速度的比值（第一級比第二

13、級）幾比一幾萬比一典型的塊（頁）大小幾十個字節(jié)幾百到幾千個字節(jié)CPU對第二級的訪問方式可直接訪問均通過第一級失效時CPU是否切換不切換切換到其它進程32 根據(jù)下圖中的編號，說明虛擬地址如何經(jīng)過TLB轉(zhuǎn)換成物理地址。答： 首先以CPU給出的地址中的高30位為虛擬也好，將其和TLB中的32個頁表項的Tag相比較，同時檢查訪問的合法性（由TLB中頁表項的高5位確定）。如果某一頁表項的Tag預(yù)虛擬也好相同，且訪問合法，那么由32:1多路選擇器讀出該頁表項的低21位，這21位就是所訪問頁的真實物理地址的高21位，最后將其和頁偏移量合并成34位物理地址。33 虛擬存儲器中，為幫助操作系統(tǒng)保護進程不被其他進

14、程破壞，簡要說明計算機硬件要完成哪三項工作？答：主要完成如下三項工作：l 提供至少兩種模式，用于區(qū)分正在運行的進程是用戶進程還是操作系統(tǒng)進程。有時稱后者為內(nèi)核（kernel）進程、超級用戶（supervisor）進程或管理（executive）進程。l 使CPU狀態(tài)的一部分成為用戶進程可讀但不可寫的。這包括基地址/上界地址寄存器、用戶/管理模式位和異常許可/禁止位。用戶進程無權(quán)修改這些狀態(tài)，因為如果用戶進程能改變地址范圍檢查、賦給自己管理特權(quán)或禁止異常出現(xiàn)，操作系統(tǒng)就無法控制它們了。l 提供一種機制，使得CPU能從用戶模式進入管理模式和從管理模式進入用戶模式。前一種模式變換一般是通過系統(tǒng)調(diào)用（

15、system call）來完成。系統(tǒng)調(diào)用由一條特殊指令實現(xiàn)，該指令將控制權(quán)傳送到管理程序空間中一個特定位置。系統(tǒng)調(diào)用點處的PC值會被保存起來，CPU狀態(tài)將被置為管理模式。調(diào)用結(jié)束后返回用戶模式很像從子程序返回，它將恢復(fù)原先的用戶/管理模式。34 根據(jù)下圖，說明分離處理總線工作過程。答：首先某一設(shè)備發(fā)出讀請求，并將地址1提交給總線之后，不再占用總線，這時其它總線主設(shè)備也可發(fā)出讀請求，并將地址信號提交給總線（地址2、地址3）?？偩€根據(jù)所接受的地址進行存儲器訪問，讀出數(shù)據(jù)，將數(shù)據(jù)信息放在地址總線上。第一個總線主設(shè)備法出第之后，不斷“偵聽”總線，如果總線上不是其所請求讀出的數(shù)據(jù)，那么該總線主設(shè)備必須等

16、待（等待1），只有當總線上出現(xiàn)了該總線主設(shè)備所請求讀出的數(shù)據(jù)后（數(shù)據(jù)1），那么該總線主設(shè)備取回數(shù)據(jù)，完成總線訪問（完成1）。由此可以看出，在有多個主設(shè)備時，總線就可以通過數(shù)據(jù)打包來提高總線帶寬，這樣可以不必在整個傳輸過程中都占有總線，這種技術(shù)叫做“分離處理(split transaction)”或者“流水處理”或者“包開關(guān)總線”等。值得注意的是：讀操作分為兩部分，一個是包含地址的讀請求和一個包含數(shù)據(jù)的存儲器應(yīng)答，每個操作必須標記清楚，以便CPU和存儲器可以識別它們。當從所請求存儲器地址處讀一個字的時候，分離處理允許其它總線主設(shè)備使用總線，因此，CPU必須能夠識別總線上發(fā)來的數(shù)據(jù)，存儲器必須識別

17、總線上返回的數(shù)據(jù)。分離處理總線有較高的帶寬，但是它的數(shù)據(jù)傳送延遲比獨占總線方法要大。35 請敘述設(shè)計一個I/O子系統(tǒng)的步驟。答：A、 列出將要鏈接到計算機的I/O設(shè)備的類型，或者列出機器將要支持的標準總線。B、 列出每種I/O設(shè)備的物理要求，包括：容量、電源、連接器、總線槽、擴展機箱等等。C、 列出每種I/O設(shè)備的開銷，包括設(shè)備所需要的控制器的開銷。D、 記錄每種I/O設(shè)備對CPU資源的要求。E、 列出每種I/O設(shè)備對存儲器和總線資源的要求。F、 按照不同的方法組織I/O設(shè)備，并計算其性能和開銷。36 在有Cache的計算機系統(tǒng)中，進行I/O操作時，會產(chǎn)生哪些數(shù)據(jù)不一致問題？如何克服？答：（1

18、） 存儲器中可能不是CPU產(chǎn)生的最新數(shù)據(jù) ，所以I/O系統(tǒng)從存儲器中取出來的是陳舊數(shù)據(jù)。（2） I/O系統(tǒng)與存儲器交換數(shù)據(jù)之后，在Cache中，被CPU使用的可能就會是陳舊數(shù)據(jù)。第一個問題可以用寫直達Cache解決。第二個問題操作系統(tǒng)可以保證I/O操作的數(shù)據(jù)不在cache中。如果不能，就作廢Cache中相應(yīng)的數(shù)據(jù)。37 簡述“虛擬索引+物理標識”Cache的優(yōu)缺點。答：優(yōu)點是既能夠得到虛擬Cache的好處，又能夠得到物理Cache的優(yōu)點。缺點是直接映象Cache的容量不能夠超過頁的大小。38 基本DLX流水線中四個多路選擇器的控制端由哪些信息決定？答：ALU輸入端的兩個MUX由ID/EX.IR

19、所指出的指令類型控制，IF段的MUX由EX/MEM.Cond域的值控制，WB段的MUX由當前指令類型(Load/ALU)控制。39 基本DLX流水線中，IF與Mem兩個階段都要訪問存儲器，怎樣避免訪存沖突？答：把指令存儲器和數(shù)據(jù)存儲器分開，使每個存儲器具有獨立的讀寫端口。40 ID和WB兩個階段都要訪問寄存器，是否存在沖突？怎樣避免？答：可能存在RAW沖突，通過使寄存器文件支持“前半周期寫后半周期讀”來避免。41 何為流水線效率？為何流水線效率不能達到1？答：效率指流水線的設(shè)備利用率。由于流水線有通過時間和排空時間，所以流水線的各段并非一直滿負荷工作，所以效率是小于1的數(shù)。42 說明流水線吞吐

20、率、加速比和效率的關(guān)系。答：三個指標是衡量流水線性能的三種度量，效率E = nt/T流水=mnt/(T流水m)= S/m，效率是實際加速比S與最大加速比m之比。效率E = nt/T流水= (n/T流水) ·t=TPt，當t不變時，流水線的效率與吞吐率呈正比。43 解釋何為流水線中的定向(forwarding)技術(shù)？答：定向技術(shù)是指流水線中將計算結(jié)果從其產(chǎn)生的地方直接送到真正需要它的地方，而不是從寄存器文件讀出使用，它是一種解決數(shù)據(jù)相關(guān)，避免流水線暫停的方法。44 解釋寫后讀相關(guān)及其在DLX中發(fā)生的情況。答：兩條指令 i 和 j，都會訪問同一寄存器R，假設(shè)指令i在指令j 之前，指令i先

21、寫寄存器R而指令j后讀寄存器R，稱兩條指令存在寫后讀相關(guān)。流水線中如果j 在i 完成寫之前從R 中讀出數(shù)據(jù)，將得到錯誤的結(jié)果。DLX中由于在ID段讀寄存器而在WB段寫寄存器，所以寫后讀相關(guān)可能引起執(zhí)行錯誤或流水線暫停。45 解釋寫后寫相關(guān)及其在DLX中發(fā)生的情況。答：兩條指令 i 和 j，都會訪問同一寄存器R，假設(shè)指令i在指令j 之前，指令i先寫寄存器R而指令j后寫寄存器R，稱兩條指令存在寫后寫相關(guān)。如果j 在i 之前完成寫操作，R中將保存錯誤的結(jié)果。DLX中由于只在WB段這唯一的一段寫寄存器，所以前后指令的寫后寫相關(guān)不會發(fā)生執(zhí)行錯誤。46 解釋讀后寫相關(guān)及其在DLX中發(fā)生的情況。答：兩條指令

22、 i 和 j，都會訪問同一寄存器R，假設(shè)指令i在指令j 之前，指令i先讀寄存器R而指令j后寫寄存器R，稱兩條指令存在讀后寫相關(guān)。流水線中如果j 在i 完成讀之前向R 中寫入數(shù)據(jù)，將寫入錯誤的結(jié)果。DLX中由于在ID段讀寄存器而在WB段寫寄存器，ID段在WB段之前，所以前后指令的讀后寫相關(guān)不會發(fā)生執(zhí)行錯誤。47 畫出DLX的所有定向通路。答：48 簡述減少流水線分支損失四種方法答：(1) 凍結(jié)或排空流水線：在流水線中停住或刪除分支后的指令，直到知道轉(zhuǎn)移目標地址(2) 預(yù)測分支轉(zhuǎn)移失敗：流水線繼續(xù)照常流動，如果分支轉(zhuǎn)移成功，將分支指令后的指令轉(zhuǎn)換為空操作，并從分支目標處開始取指令執(zhí)行；否則照常執(zhí)行

23、(3) 預(yù)測分支轉(zhuǎn)移成功：始終假設(shè)分支成功，直接從分支目標處取指令執(zhí)行(4) 延遲分支（delayed branch）：分支開銷為n的分支指令后緊跟有n個延遲槽，流水線遇到分支指令時，按正常方式處理，順帶執(zhí)行延遲槽中的指令，從而減少分支開銷。49 簡述延遲分支“從前調(diào)度”方法的調(diào)度要求和作用前提。答：要求被調(diào)度的指令必須與分支結(jié)果無關(guān)，任何情況都能起作用。50 簡述延遲分支“從目標處調(diào)度”方法的調(diào)度要求和作用前提。答：要求被調(diào)度的指令必須保證在分支失敗時執(zhí)行被調(diào)度的指令不會導(dǎo)致錯誤，可能需要復(fù)制指令。該方法在分支成功時起作用。51 簡述延遲分支“從失敗處調(diào)度”方法的調(diào)度要求和作用前提。答：要求

24、被調(diào)度的指令必須保證在分支成功時執(zhí)行被調(diào)度的指令不會導(dǎo)致錯誤。該方法在分支失敗時起作用。52 解釋向量鏈接技術(shù)。答：一個向量功能部件得到的結(jié)果直接送入另一個向量功能部件的操作數(shù)寄存器時所發(fā)生的連接過程稱為鏈接。當兩條指令出現(xiàn)“寫后讀”相關(guān)時，若它們不存在功能部件沖突和向量寄存器(源或目的) 沖突，就有可能把它們所用的功能部件頭尾相接，形成一個鏈接流水線，進行流水處理。 鏈接特性實質(zhì)上是把流水線“定向”的思想引入到向量執(zhí)行過程的結(jié)果。53 存儲器的三個主要指標：容量、速度、每位價格的關(guān)系怎樣？答：容量越大價格越低，速度越快價格越高，容量越大速度越慢。54 存儲層次的平均訪問時間TA怎樣計算？答：

25、 TATA1(1H )TM 或 TATA1FTM，H為命中率，F(xiàn)為失效率，TA1為高一級存儲層次的訪問時間，TM為失效開銷。55 比較“Cache 主存”層次和“主存輔存”層次的異同。存儲層次CPU對第二級的訪問方式比較項目目的存儲管理實現(xiàn) 訪問速度的比值(第一級和第二級)典型的塊(頁)大小失效時CPU是否切換“Cache 主存”層次“主存輔存”層次為了彌補主存速度的不足為了彌補主存容量的不足主要由專用硬件實現(xiàn)主要由軟件實現(xiàn)幾比一幾百比一幾十個字節(jié)幾百到幾千個字節(jié)可直接訪問均通過第一級不切換切換到其他進程56 存儲層次設(shè)計要解決的四個問題指什么？答：映象規(guī)則：當把一個塊調(diào)入高一層(靠近CPU)

26、存儲器時，可以放在哪些位置上?查找算法：當所要訪問的塊在高一層存儲器中時，如何找到該塊?替換算法：當發(fā)生失效時，應(yīng)替換哪一塊？寫策略：當進行寫訪問時，應(yīng)進行哪些操作?57 說明cache并行查找與順序查找的優(yōu)缺點？答：并行查找速度快，但硬件代價大，順序查找速度慢，通常采用MRU策略提高速度，硬件代價相對小。58 說明Cache并行查找的兩種實現(xiàn)方法。答：方法一：利用相聯(lián)存儲器，速度較快，邏輯控制簡單，但需特殊器件支持。方法二：利用單體多字存儲器比較器，速度相對較慢，可利用一般SRAM等實現(xiàn)。59 簡述三種替換算法及其優(yōu)缺點。答：隨機法：實現(xiàn)簡單FIFO法：實現(xiàn)較為簡單，失效率與程序訪問特性有關(guān)

27、。LRU法：失效率低。60 簡述cache的兩種寫策略及其優(yōu)缺點。答：寫直達法：執(zhí)行“寫”操作時，不僅寫入Cache，而且也寫入下一級存儲器。寫回法：執(zhí)行“寫”操作時，只寫入Cache。僅當Cache中相應(yīng)的塊被替換時，才寫回主存。需設(shè)置“污染位”來記錄數(shù)據(jù)塊是否被更新。寫回法速度快，所使用的存儲器頻帶較低；寫直達法易于實現(xiàn)，一致性好。61 簡述cache的兩種寫調(diào)塊策略。按寫分配(寫時取)：寫失效時，先把所寫單元所在的塊調(diào)入Cache，再行寫入。不按寫分配(繞寫法)：寫失效時，直接寫入下一級存儲器而不調(diào)塊。62 什么是寫合并技術(shù)？當把數(shù)據(jù)寫入寫緩沖器時，判斷本次所寫入單元的塊地址是否與寫緩沖

28、器中某個有效塊的地址相同，若是，則把新數(shù)據(jù)與該塊合并。這樣可提高寫緩沖的利用率。63 解釋Victim cache的基本思想。答：在Cache和它從下一級存儲器調(diào)數(shù)據(jù)的通路之間設(shè)置一個全相聯(lián)的小Cache，用于存放被替換出去的塊，以備重用。這些被保存的替換塊被稱為Victim塊，存放這些塊的緩沖稱為Victim cache。Victim cache對于減小沖突失效很有效，特別是對于小容量的直接映象數(shù)據(jù)Cache，作用尤其明顯。64 解釋偽相聯(lián)cache的工作原理。答：在邏輯上把直接映象Cache的空間上下平分為兩個區(qū)。對于任何一次訪問，偽相聯(lián)Cache先按直接映象Cache的方式去處理。若命中

29、，則其訪問過程與直接映象Cache的情況一樣。若不命中，則再到另一區(qū)相應(yīng)的位置去查找。若找到，則發(fā)生了偽命中，否則就只好訪問下一級存儲器。65 簡述通過編譯優(yōu)化降低cache失效率的基本思想。答：在編譯時，對程序中的指令和數(shù)據(jù)進行重新組織，是連續(xù)訪問的指令或數(shù)據(jù)能夠具有根號的時間和空間局部性，以降低Cache失效率。66 Cache中的寫緩沖器導(dǎo)致對存儲器訪問的復(fù)雜化，在處理讀失效時，針對這個問題的解決方法是什么？答：推遲對讀失效的處理；檢查寫緩沖器中的內(nèi)容。67 簡述在cache失效率的策略中，編譯優(yōu)化分塊策略的基本思想。答：編譯器把對數(shù)組的整行或整列訪問改為按塊進行，使得塊內(nèi)的訪問具有較好

30、的局部性，從而降低失效率。68 解釋子塊放置技術(shù)。答：把Cache塊進一步劃分為更小的塊(子塊)，并給每個子塊賦予一位有效位，用于指明該子塊中的數(shù)據(jù)是否有效。Cache與下一級存儲器之間以子塊為單位傳送數(shù)據(jù)。但標識仍以塊為單位。69 解釋局部失效率與全局失效率。答： 局部失效率該級Cache的失效次數(shù)/到達該級Cache的訪問次數(shù)， 全局失效率該級Cache的失效次數(shù)/CPU發(fā)出的訪存的總次數(shù)。70 解決虛擬Cache的清空問題的方法是什么？答：在地址標識中增加PID字段(進程標識符)71 “虛擬索引物理標識”的優(yōu)缺點是什么？答：優(yōu)點：兼得虛擬Cache和物理Cache的好處。局限性：Cach

31、e容量受到限制 (頁內(nèi)位移)，Cache容量頁大小×相聯(lián)度。72 從主存的角度講，減少cache失效開銷的方法是什么？答：減少主存延遲，提高主存帶寬。73 簡述提高主存性能的四種方法。答：增加存儲器的寬度；采用簡單的多體交叉存儲器；采用獨立存儲體；避免存儲體沖突。74 簡述虛擬存儲器的特點。答：多個進程可以共享主存空間；程序員不必做存儲管理工作；采用動態(tài)再定位，簡化了程序的裝入。75 什么是TLB？答：TLB是一個專用的高速緩沖器，用于存放近期經(jīng)常使用的頁表項。76 簡述蓄存系統(tǒng)中采用大頁面和小頁面各自的優(yōu)點。答：大頁面的優(yōu)點：頁表的大小與頁面大小成反比。較大的頁面可以節(jié)省實現(xiàn)地址映

32、象所需的存儲空間及其它資源；較大的頁面可以使快速Cache命中的實現(xiàn)更簡單；在主存和輔存之間傳送較大頁面比傳送較小的頁面更有效。TLB的項數(shù)有限，對于給定數(shù)目的項數(shù)，較大的頁面意味著可以高效地實現(xiàn)更多存儲空間的地址變換，從而減小TLB失效的次數(shù)。小頁面的優(yōu)點：可以減少空間的浪費。77 簡述RAID 1的優(yōu)缺點。答：優(yōu)點：系統(tǒng)可靠性好；設(shè)計簡單。缺點：硬件開銷大；效率低。78 簡述RAID 5的特點。答：塊交叉分布式奇偶校驗盤陣列，即數(shù)據(jù)以塊交叉的方式存于各盤，但無專用的校驗盤，而是把冗余的奇偶校驗信息均勻地分布在所有磁盤上。由于對數(shù)據(jù)塊每一行的相聯(lián)奇偶校驗不再限制在單一磁盤上，只要塊單元不位于

33、同一個磁盤內(nèi)，這種組織方法就可以支持多個寫同時執(zhí)行。這種策略讀數(shù)據(jù)速率高；盤陣列利用率高，但設(shè)計復(fù)雜。79 總線按用途分類可分為哪兩類？各有什么特點。答：CPU-存儲器總線： CPU-存儲器總線則比較短，通常具有較高的速度，并且要和存儲器系統(tǒng)的速度匹配來優(yōu)化帶寬。I/O總線：由于要連接許多不同類型、不同帶寬的設(shè)備，因此I/O總線比較長，并且還應(yīng)遵循總線標準。80 四種I/O工作方式是什么？答：程序控制、中斷、DMA、I/O處理機。81 簡述通道的三種類型和特點。答：字節(jié)多路通道：簡單的共享通道，為多臺低速或中速的外圍設(shè)備服務(wù)。采用分時方式工作。選擇通道：為高速外圍設(shè)備（如磁盤存儲器等）服務(wù)。在

34、傳送數(shù)據(jù)期間，只能為一臺高速外圍設(shè)備服務(wù)，在不同的時間內(nèi)可以選擇不同的設(shè)備。數(shù)組多路通道：為高速設(shè)備服務(wù)。各臺高速設(shè)備重迭操作。82 同步總線和異步總線特點。答：同步總線所有的設(shè)備都有統(tǒng)一的時鐘。同步總線的成本低，因為它不需要設(shè)備之間互相確定時序的邏輯。缺點是總線操作的速度受時鐘的影響。由于設(shè)備都需要精確的以公共時鐘為定時參考，因此頻率一旦高，容易出現(xiàn)時鐘漂移錯誤。異步總線沒有統(tǒng)一的時鐘，設(shè)備內(nèi)部自己定時。設(shè)備之間的信息傳送由總線發(fā)送器和接收器控制。異步總線適用更加廣泛，擴充時不用擔(dān)心時鐘時序和時鐘同步的問題。但傳輸時異步總線要增加額外的同步開銷。83 解釋IO系統(tǒng)帶來的一致性問題。答：1）存

35、儲器中可能不是CPU產(chǎn)生的最新數(shù)據(jù)，所以I/O系統(tǒng)從存儲器中取得是舊數(shù)據(jù)；2）I/O系統(tǒng)與存儲器交換數(shù)據(jù)之后，在Cache中，被CPU使用的可能會是舊數(shù)據(jù)。84 IO系統(tǒng)一致性問題的解決方法。答：1）利用寫直達方法。但如果是寫回法，必須進行地址檢查，確保I/O使用的數(shù)據(jù)不在Cache中；2）Cache中的數(shù)據(jù)在I/O操作之后能夠及時更新，保證I/O操作的數(shù)據(jù)不在Cache中，如果在需要作廢Cache中的相應(yīng)數(shù)據(jù)。85 并行計算的應(yīng)用分類？答：（1）計算密集型（2）數(shù)據(jù)密集型（3）網(wǎng)絡(luò)密集型86 什么是Flynn分類法。答：把計算機分成單指令流單數(shù)據(jù)流（SISD）、 單指令流多數(shù)據(jù)流（SIMD）

36、、 多指令流單數(shù)據(jù)流（MISD）、 多指令流多數(shù)據(jù)流（MIMD）四種處理模式機器。87 MIMD機器分為哪兩類？答：按照存儲器結(jié)構(gòu)和互連策略的不同分為集中式共享存儲器結(jié)構(gòu)和分布式存儲器結(jié)構(gòu)。88 簡述分布式存儲器結(jié)構(gòu)的優(yōu)缺點。答：優(yōu)點：(1) 如果大多數(shù)的訪問是針對本結(jié)點的局部存儲器，則可降低對存儲器和互連網(wǎng)絡(luò)的帶寬要求；(2) 對局部存儲器的訪問延遲低。缺點：處理器之間的通信較為復(fù)雜，且各處理器之間訪問延遲較大。89 簡述分布式存儲器結(jié)構(gòu)的兩種地址空間組織方式。答：(1) 物理上分離的多個存儲器可作為一個邏輯上共享的存儲空間進行編址。這類機器的結(jié)構(gòu)被稱為分布式共享存儲器(DSM)或可縮放共享存儲器體系結(jié)構(gòu)。DSM機器被稱為NUMA(non-uniform memory access)機器。(2) 整個地址空間由多個獨立的地址空間構(gòu)成，它們在邏輯上也是獨立的，遠程的處理器不