8088最小模式系統(tǒng)的設(shè)計(jì)

1、微機(jī)原理及應(yīng)用課程設(shè)計(jì)報(bào)告題目：8088最小模式系統(tǒng)的設(shè)計(jì)學(xué)生姓名：二學(xué)號(hào)：專業(yè)班級(jí)：計(jì)算機(jī)科學(xué)與技術(shù)08102班同組姓名:二設(shè)計(jì)時(shí)間：2011年上學(xué)期第19周指導(dǎo)老師意見(jiàn):評(píng)定成績(jī)：簽名:日期：年月日目錄一、課程設(shè)計(jì)的目的和意義1二、設(shè)計(jì)要求2三、設(shè)計(jì)環(huán)境2四、設(shè)計(jì)思路和原理2五、設(shè)計(jì)過(guò)程4六、實(shí)驗(yàn)源代碼17七、設(shè)計(jì)總結(jié)21八、參考文獻(xiàn)22一、課程設(shè)計(jì)的目的和意義通過(guò)課程設(shè)計(jì)加深對(duì)所學(xué)微型計(jì)算機(jī)原理及應(yīng)用這門課的理解，理解CPU8088的基本系統(tǒng)的功能和它最小系統(tǒng)的工作方式，掌握8255、8259、8254等芯片的功能和應(yīng)用。在課程設(shè)計(jì)中培養(yǎng)我們分析問(wèn)題、解決問(wèn)題的方法，培養(yǎng)較強(qiáng)的動(dòng)手能力和

2、一定的微機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)和調(diào)試能力。二、設(shè)計(jì)要求選用8088為CPU，用2片2764組成最小系統(tǒng)的ROM,2片6264組成最小系統(tǒng)的RAM，采用8284芯片組成系統(tǒng)的時(shí)鐘電路，利用74LS138為譯碼電路;用8255,8253以及8259等芯片構(gòu)成步進(jìn)電機(jī)的控制系統(tǒng)。三、設(shè)計(jì)環(huán)境pc機(jī)一臺(tái)，winxp操作系統(tǒng)。四、設(shè)計(jì)思路和原理8088地址總線經(jīng)過(guò)3片8282鎖存器進(jìn)行地址鎖存，A0A12分別與芯片2764和芯片6264的A0A1弛接，數(shù)據(jù)總線D0D7經(jīng)過(guò)1片雙向數(shù)據(jù)緩沖器8286和芯片2764和芯片6264的D0D7ffi連，這樣組成了8088最小系統(tǒng)的存儲(chǔ)器系統(tǒng)；最小系統(tǒng)的時(shí)鐘電路用828

3、4和2MH力勺CRYSTAL體整蕩器構(gòu)成；定時(shí)芯片8254和中斷芯片8259對(duì)8255平行接口芯片進(jìn)行控制進(jìn)而控制步進(jìn)電機(jī)驅(qū)動(dòng)電路芯片2003工作，實(shí)現(xiàn)對(duì)步進(jìn)電機(jī)的運(yùn)行控制。D2.6l33至A3I1三*A.I=t=di'學(xué).4A6lA6lMM.傅興0I0I30II0II最小系統(tǒng)步進(jìn)電機(jī)控制總電路圖實(shí)驗(yàn)執(zhí)行流程圖五、設(shè)計(jì)過(guò)程1. 選用8088為CPLM芯片如圖:其內(nèi)部結(jié)構(gòu)為:IBTAINT控制邏輯CS中斷屏麟寄存器ao)中斷請(qǐng)求讀與謖相服務(wù)寄存器asK)VR繳中/-比較器氣數(shù)據(jù)總絨一?段;中器/CAS。CAS：CAS；內(nèi)部總筑IROIMIR2通我一IR4IR5IR6IR7aw8088最小

4、模式是指構(gòu)成的系統(tǒng)規(guī)模比較小，只含8088一個(gè)微處理器，三大總線連接比較簡(jiǎn)單。系統(tǒng)的地址總線除了A19A16AD7AD通過(guò)地址鎖存器8282提供，系統(tǒng)的數(shù)據(jù)總線可由CPU的ADAAD0fi接提供，提供也可通過(guò)收發(fā)器接口芯片8286提供，一增大數(shù)據(jù)的驅(qū)動(dòng)能力，這是負(fù)載情況而定。而系統(tǒng)的控制總線直接由CPU的控制總線提供。這樣系統(tǒng)中與總線控制有關(guān)的邏輯電路減到了最小的程度。如下圖所示S2S4ACLKRESETS-1READYVMN/TIXYALEBHE-A19-AISAD15ADO+5V32S2STBt11f收發(fā)黔'刁、32*K數(shù)據(jù)趨緩.AOE二片，；7X-IM/IORDHOLDHUDAI

5、NTRINTAl圖8284A為時(shí)鐘發(fā)生器，它除了給CPU®供頻率包定的時(shí)鐘信號(hào)CLK外，還對(duì)外部來(lái)的準(zhǔn)備好信號(hào)RD次復(fù)位信號(hào)RESE祉行同步。引外部對(duì)這兩個(gè)信號(hào)的發(fā)出是隨機(jī)的，經(jīng)8284內(nèi)部邏輯電路在時(shí)鐘脈沖下同步，被同步的準(zhǔn)備好信號(hào)RESET"復(fù)位信號(hào)RESE戒8284A輸出送至8088CPU對(duì)丁圖所示系統(tǒng)，存儲(chǔ)器可空間為1MB數(shù)據(jù)總線為8BIT寬，若某校系統(tǒng)內(nèi)存只需64K,則用16根地址線就夠了與工作模式無(wú)關(guān)的引腳:AD7AD0雙向。三態(tài)）為低8位地址/數(shù)據(jù)的復(fù)用引腳線。采用分時(shí)的多路轉(zhuǎn)換方法來(lái)實(shí)現(xiàn)對(duì)地址線和數(shù)據(jù)線的復(fù)用。在總線坐騎的T1狀態(tài)。這些銀線表示為這些銀線用作

6、株距總線。可見(jiàn)對(duì)復(fù)用信號(hào)使用時(shí)間來(lái)加以劃分的。它要求在T1狀態(tài)線出現(xiàn)低8位地址時(shí)，用地址鎖存器加以鎖存。這樣在隨后的T狀態(tài)，即使這些線用作數(shù)據(jù)線，而第8位地址線的地址在個(gè)體卻被記錄保存下來(lái)，并送到地址總線上。在DMA方式時(shí)，這些銀線被浮置為高阻狀態(tài)。A15A8（輸出，三態(tài)）為8位地址線。在讀寫存儲(chǔ)器或外設(shè)端口色中個(gè)總線周期內(nèi)，都作為地址線輸出高8位地址。在DMAT式時(shí)，這些引線被浮置為高阻。A19/S6A16/S3（輸出。三態(tài)）為地址/狀態(tài)服用引腳線，在總線周期的T1狀態(tài)，這些銀線表示為最高4位的地址線，在總線周期的其他T狀態(tài)，這些銀膠用作提供狀態(tài)信息，同樣需要地址鎖存器對(duì)T1狀態(tài)出現(xiàn)的最高4

7、位地址加以鎖存。狀態(tài)信息S6總是為低電平，S5反映當(dāng)前允許中斷標(biāo)志的狀態(tài)。S4與S3起指示當(dāng)前那一個(gè)段寄存器被使用。在DMAT式時(shí)，這些引線被浮置為高阻。RD（輸出，三態(tài)）讀信號(hào)，當(dāng)其有效時(shí)表示正在對(duì)存儲(chǔ)器或I/。端口進(jìn)行讀操作。若IO/M為低電平，表示讀取存儲(chǔ)器的數(shù)據(jù)，若IO/M為高電平，表示讀取I/O端口的數(shù)據(jù)。在DMAT式時(shí)，這些引線被浮置為高阻。READY輸入）為準(zhǔn)備就緒信號(hào)。低電平有效。本信號(hào)由等待指令WAIT來(lái)檢查。我們知道當(dāng)CPLM行WAIT指令時(shí)，CPLM于等待狀態(tài)，一旦檢測(cè)到TEST為低，M結(jié)束等待狀態(tài)，繼續(xù)執(zhí)行WAIT指令下面的指令。（6）TEST（輸入）為檢測(cè)信號(hào)，低電平

8、有效。本信號(hào)由低呢古代指令WAIT來(lái)檢查。我們知道當(dāng)CPLM行WAIT指令時(shí)，CPlfe于等待狀態(tài)，一旦檢測(cè)到TEST為低，M結(jié)束等待狀態(tài)，繼續(xù)執(zhí)行WAIT指令下面的指令。INTR（輸入）可屏敝中斷請(qǐng)求信號(hào)，局電平有效。CPlft執(zhí)行每條指令的最后一個(gè)T狀態(tài)時(shí)，去采樣INTR信號(hào)，若發(fā)現(xiàn)有效，而中斷允許標(biāo)志IF有為1,則CPUft結(jié)束當(dāng)前指令周期后相應(yīng)中斷請(qǐng)求，賺取執(zhí)行中斷處理程序。（8）NMI（輸入）非屏幕中斷請(qǐng)求信號(hào)，為一個(gè)邊緣觸發(fā)信號(hào)，不能有軟件加以屏蔽。只要在NMI線上出現(xiàn)由低到高的變化信號(hào)，則CPLM會(huì)在當(dāng)前指令中，賺取之行給屏蔽中斷處理程序。RESET（輸入）復(fù)位信號(hào)，高電平有效，

9、復(fù)位時(shí)該信號(hào)要求維持高電平值到4個(gè)時(shí)鐘周期，若使初次加電，則高電平信號(hào)至少要保持50us,復(fù)位信號(hào)的到來(lái)，將立即結(jié)束CPU勺當(dāng)前操作，內(nèi)部寄存器恢復(fù)到初始狀態(tài)。當(dāng)RESEG號(hào)從高電平回到低電平時(shí)，及復(fù)位后進(jìn)入重新啟動(dòng)時(shí)，變質(zhì)型從內(nèi)存FFFF0晦帶式的指令，通常在FFFF0F#放一條無(wú)條件轉(zhuǎn)移指令，轉(zhuǎn)移到系統(tǒng)程序的實(shí)際入口處。這樣只要系統(tǒng)被復(fù)位啟動(dòng)，就自動(dòng)進(jìn)入系統(tǒng)程序。（1。）CLK俞入）時(shí)鐘信號(hào)，它為CPLW總線控制電路提供基準(zhǔn)時(shí)鐘，對(duì)時(shí)鐘信號(hào)要求：1/3周期為高電平，2/3周期為低電平。8088的標(biāo)準(zhǔn)時(shí)鐘頻率為5MZ（11）電源和地VC4電源引線，單一的為+5V電源。弓|腳為1和20為兩條G

10、N幽，要求均要接地。（12）M*MX（輸入）為最小/最大模式信號(hào)，它決定8088的工作模式。將此引線接電源5V,則8088工作與最小模式，若此引線接地，則8088工作在最大模式。引腳2431在不同模式下有不同的功能含義。下面分別加以介紹。最小模式下的引腳：當(dāng)把MN/M瀉|腳連至電源,8088處與最小模式，此時(shí)引腳2431的功能含義如下述。（1）INTACPW外輸出的中斷響應(yīng)信號(hào)，用于對(duì)外部中斷與發(fā)出中斷請(qǐng)求的響應(yīng)。中斷響應(yīng)周期由連個(gè)連續(xù)的總線周期組成，在每個(gè)響應(yīng)周期的T2,T3和TW犬態(tài)，INTA均為有效,在第二個(gè)中斷響應(yīng)周期，外設(shè)端口網(wǎng)數(shù)據(jù)總線上發(fā)送中斷類型號(hào)，CPlfi據(jù)中斷向量而轉(zhuǎn)向中斷

11、處理程序。ALE地址鎖存允許信號(hào)，高電平有效。在總線州的T1狀態(tài)，當(dāng)?shù)刭|(zhì)/數(shù)據(jù)復(fù)用點(diǎn)AD5AD0和地質(zhì)/狀態(tài)服用線A19/A6A16S3上出現(xiàn)地址信號(hào)時(shí)，CPI®供ALE有效電平，將地址信息鎖存到地址鎖存器中。(3)DEN數(shù)據(jù)允許信號(hào)。在使用8286/8287數(shù)據(jù)樹發(fā)起的最小模式系統(tǒng)中，在存儲(chǔ)器訪問(wèn)周期，I/O訪問(wèn)周期或中斷響應(yīng)周期，此信號(hào)有效，用來(lái)作為8286/8287數(shù)據(jù)收發(fā)器的輸出允許信號(hào)，即允許收發(fā)器和系統(tǒng)數(shù)據(jù)總線進(jìn)行數(shù)據(jù)傳送。在DMAJ式時(shí)，此線被浮置為高阻。DT數(shù)據(jù)發(fā)送/接收控制信號(hào)。在使用8286/8287數(shù)據(jù)收發(fā)器的最小模式系統(tǒng)中，用DTZR來(lái)控制數(shù)據(jù)傳送方向。DT7

12、R為高電平，進(jìn)行數(shù)據(jù)發(fā)送，及收發(fā)器把數(shù)據(jù)送系統(tǒng)數(shù)據(jù)總線，而當(dāng)DTZR為低電平，進(jìn)行數(shù)據(jù)接收，及收發(fā)器把系統(tǒng)數(shù)據(jù)總線上的數(shù)據(jù)讀進(jìn)來(lái)了。當(dāng)CPLM與DMAJ式時(shí)，此線浮空。IO/M訪問(wèn)存儲(chǔ)器或I/。端口的控制信號(hào)。若IO/M為高電平，則訪問(wèn)的是I/O端口；若IO/M為低電平，則訪問(wèn)的是存儲(chǔ)器。WR寫信號(hào)。當(dāng)其有效時(shí)表示CPLK在對(duì)存儲(chǔ)器或I/。端口進(jìn)行寫操作，具體對(duì)水進(jìn)行寫操作，有IO/M信號(hào)決定。本信號(hào)在總線周期的T2,T3。TW犬態(tài)有效。在DMAJ式時(shí)，此線被浮置為高阻。(7) HOLD總線保持請(qǐng)求信號(hào)。當(dāng)系統(tǒng)中CPM外的總線主設(shè)備要求占用總線時(shí)，通過(guò)HOLLSI縣向CPU發(fā)出高電平的請(qǐng)求信號(hào)

13、，如果CPU允許讓出總線，則在當(dāng)前周期的T1狀態(tài)，向HLD腐艮線輸出一高電平信號(hào)作為相應(yīng)。同時(shí)使地址總線，數(shù)據(jù)總線和相應(yīng)的控制線處丁負(fù)控狀態(tài)，則總線請(qǐng)求主設(shè)備取得了對(duì)總線的控制權(quán)。一旦總線使用完畢，總線請(qǐng)求主設(shè)備讓HOL庭為低電平。CPia測(cè)到HOLDM氐后，把HLD趾只為低電平，CPUt多的了對(duì)總線的控制權(quán)。(8) HLDA總線保持相應(yīng)信號(hào)。當(dāng)HLDA效時(shí)，表示CPiM總線請(qǐng)求主設(shè)備作出相應(yīng)，用移讓出總線，與CPU連的三態(tài)銀線都被估值為高阻態(tài)。(9) SSO系統(tǒng)狀態(tài)信號(hào)，它與IO/MDT7R共同組合放映當(dāng)前總線周期執(zhí)行的是什么操作。2. 選用3片8282為地址鎖存器，如圖:0ESTB輸出1X

14、高阻01DOi-DIi0Wt圖4.24駝&的管腳信號(hào)與真值將8088的20位地址和BHE新號(hào)分為3組，和3片8282的DI7DIo連接，CPU的地址鎖存使能ALE與8282的STB端相連。在ALE的下降沿時(shí)，對(duì)地址信號(hào)進(jìn)行鎖存。地址鎖存器8282相當(dāng)丁8個(gè)D觸發(fā)器。從真值表可以看出，當(dāng)OE物高，DODO為高阻狀態(tài)。當(dāng)OE物低STB為高時(shí)，8282的輸出等丁輸入，8282的輸出信號(hào)DODO與輸入信號(hào)DI7DIo相等。當(dāng)STB由高變低，信號(hào)被鎖存。OE物高電平時(shí)，8282的輸出為高阻態(tài)，OE物低，DODO有效。具體細(xì)節(jié)可以參見(jiàn)圖4.2.5的真值表。3. 選用2片2764和2片6264構(gòu)成最

15、小系統(tǒng)的存儲(chǔ)器，如圖：XXwBiwmIMim羅：mtII8088CPU勺地址總線為A0A1§數(shù)據(jù)總線為D0D7RD為讀信號(hào)，低電平有效,有效時(shí)表示CPLE在執(zhí)行從存儲(chǔ)器輸入操作。W初寫信號(hào)，低電平有效，有效時(shí)表示CPLE在執(zhí)行向存儲(chǔ)器輸出操作。選用的RO嘿塊芯片為EPROM2764容量為8K*8。該芯片引腳說(shuō)明如下：A0A12為地址線,000初數(shù)據(jù)線,CE為片選信號(hào)，0E為數(shù)據(jù)輸出允許信號(hào)。PG則編程控制信號(hào)，Vpp為編程電壓，正常輸出時(shí)PGMffiVpp均接+5V,工作電壓Vcc為+5V。選用的RAM模塊芯片為SRAM6264容量為8K*8。該芯片引腳說(shuō)明如下：A0A12為地址線，

16、0007為數(shù)據(jù)線，CS1為第一片選信號(hào)，低電平有效，CS2為第二片選信號(hào)，高電平有效，只有CS1和CS2同時(shí)有效時(shí)，芯片才被選中。R0嘿塊的地址為000H3FFFHRAM模塊的地址為8000HBFFFHa鐘頻率為2MHz74LS138的真值表如下：輸入輸出§&其&I;匕匕0XXEX111111iiX1XXX111111ii10Q000111111110001101111ii10Q10110111ii10011111011ii10100111101ii1010111111aii1011011111i0i101111111111074LS138的片選信號(hào)引腳G1接+5V,

17、G2b接地，G2a與8088的冊(cè)I腳連接，只有這個(gè)引腳為有效電平時(shí)，譯碼器才允許譯碼輸出。高位地址A13A14A15分別連到74LS138的A、BC輸入端，輸出Y0為U32的片選信號(hào)，Y1為U33的片選信號(hào)，Y4、Y5分別為U34U35的片選信號(hào)。一個(gè)系統(tǒng)有多個(gè)接口，那么在數(shù)據(jù)線上就需要使用驅(qū)動(dòng)器和收發(fā)器。這樣，不僅可以簡(jiǎn)化對(duì)接口的要求，而且可提高數(shù)據(jù)線驅(qū)動(dòng)能力和承受電容負(fù)載的能力。8286收發(fā)器的引腳圖如上所示。8286有8路雙向緩沖電路，兩組數(shù)據(jù)的引腳是對(duì)稱的。A7-A0用丁輸入，B7-B0用丁輸出；也可以反向傳送，即B7-B0用丁輸入，A7-A0用丁輸出。輸出允許信號(hào)OE決定是否允許數(shù)據(jù)

18、通過(guò)8286,發(fā)送引腳T控制數(shù)據(jù)的方向。當(dāng)OE為高電平時(shí)，8286在兩個(gè)方向都不能傳送數(shù)據(jù)。當(dāng)OE為高電平且T為高電平時(shí),A7-A0為輸入；而OE為低電平且T為低電平時(shí)，B7-B0為輸入。兩片8286的OE引腳與8086的數(shù)據(jù)允許信號(hào)DEN®連，發(fā)送引腳T與8086的數(shù)據(jù)收發(fā)信號(hào)DT/R相連。與8286的B數(shù)據(jù)端相連的16條數(shù)據(jù)線D0-D15即為系統(tǒng)的數(shù)據(jù)總線。這樣，當(dāng)CPU向地址數(shù)據(jù)總線上發(fā)送地址信息期間，無(wú)論是讀周期還是寫周期，加在O閔上的DEMJ號(hào)都為高電平，使8286呈高阻狀態(tài)，阻止地址信息通過(guò)8286進(jìn)入系統(tǒng)數(shù)據(jù)總線。只有當(dāng)CPU撤銷地址數(shù)據(jù)總線上的地址信息后，DENf言號(hào)

19、才由高電平變?yōu)橛行У碗娖?允許數(shù)據(jù)通過(guò)8286進(jìn)行傳送。如果是讀周期，加在端的DTR信號(hào)在整個(gè)總線周期內(nèi)保持低電平，8286進(jìn)行反向傳送，把被訪問(wèn)的存儲(chǔ)單元或I/O端口的數(shù)據(jù)信息經(jīng)過(guò)8286傳送給CPU若是寫周期，DT/R信號(hào)在整個(gè)總線周期內(nèi)保持高電平，8286進(jìn)行正向傳送，把CP*地址數(shù)據(jù)總線上發(fā)出的數(shù)據(jù)信息經(jīng)過(guò)8286傳送給系統(tǒng)的數(shù)據(jù)總線。5.8284時(shí)鐘電路，如下圖：8284時(shí)鐘發(fā)生器除了提供頻率包定的時(shí)鐘信號(hào)外，還具有復(fù)位信號(hào)發(fā)生電路和準(zhǔn)備好信號(hào)控制電路。復(fù)位信號(hào)發(fā)生電路產(chǎn)生系統(tǒng)復(fù)位信號(hào)RESET準(zhǔn)備好信號(hào)控制電路用丁對(duì)存儲(chǔ)器或IO接口產(chǎn)生的準(zhǔn)備好信號(hào)READYS行同步。供給8284A

20、的頻率源可來(lái)自脈沖發(fā)生器，也可來(lái)自振蕩器。如果F/C接+5V,則由EFI輸入決定時(shí)鐘頻率；如FC接地，便由振蕩器決定時(shí)鐘頻率。不管在何種情況，時(shí)鐘輸出CLK的頻率是輸入頻率的1/3。6.定時(shí)器8254,如圖：IIGnr8254是8253的改進(jìn)型。它的引腳、工作方式與8253完全相同。改進(jìn)主要在兩個(gè)方面：一是8254的計(jì)數(shù)頻率更高，可達(dá)6MHZ8254.2的計(jì)數(shù)頻率可達(dá)10MHz二是8254多了一個(gè)讀回命令，該命令可將選擇的計(jì)數(shù)器的狀態(tài)字和（或）當(dāng)前計(jì)數(shù)值鎖存，供CPU®取。讀回命令的格式和含義如圖6.25所示。該命令字的D3D1某位為1表示選擇相應(yīng)的計(jì)數(shù)器；D5為0表示鎖存所選擇的計(jì)

21、數(shù)器的當(dāng)前值；D4為0表示鎖存所選擇的計(jì)數(shù)器的狀態(tài)。該命令字是寫入控制字端口的。讀回命令對(duì)某個(gè)計(jì)數(shù)器進(jìn)行狀態(tài)鎖存，則接著可從該計(jì)數(shù)器端口讀取一個(gè)狀態(tài)字。狀態(tài)字的格式和含義如圖6.26所示。該狀態(tài)字的低6位實(shí)際是對(duì)該計(jì)數(shù)器進(jìn)行設(shè)置的方式控制字的相應(yīng)內(nèi)容；D7位是該計(jì)數(shù)器輸出端OUT的當(dāng)前狀態(tài)；D6位反映預(yù)置的初值是否已寫入計(jì)數(shù)器中，該位是狀態(tài)字中最常用的位，也是8254最具特色的位。例如，將脈沖式電表的輸出作計(jì)數(shù)器的輸入，當(dāng)統(tǒng)計(jì)各用戶的用電量時(shí)，可能有的用戶一直未用電，電表沒(méi)有輸出一個(gè)脈沖，這樣預(yù)置的初值就不能裝入。在這種場(chǎng)合下，如果使用沒(méi)有狀態(tài)字的8253,程序處理起來(lái)將相當(dāng)麻煩，而用8254

22、則非常方便。7.8259中斷芯片：8259A可以管理8級(jí)中斷，可以將中斷源優(yōu)先級(jí)排隊(duì)，辨別中斷源，提供中斷欠量。在級(jí)連使用時(shí)，可以構(gòu)成64級(jí)中斷系統(tǒng)。8259A的編程，就是根據(jù)需求，向8259A芯片中寫入初始化命令字ICW1-ICW4以及操作命令字OCW1-OCWO個(gè)8259A芯片共有中斷請(qǐng)求（IRQ）信號(hào)線：IRQ0IRQ7共8根。在PC機(jī)中，共有兩片8259A芯片，通過(guò)把它們聯(lián)結(jié)起來(lái)使用，就有IRQ0IRQ15共16根中斷信號(hào)線，每個(gè)外部設(shè)備使用一根或多個(gè)外部設(shè)備共用一根中斷信號(hào)線，它們通過(guò)IRQ發(fā)送中斷請(qǐng)求，8259A芯片接到中斷請(qǐng)求后就對(duì)中斷進(jìn)行優(yōu)先級(jí)選定，然后對(duì)多個(gè)中斷中具有最高優(yōu)先

23、級(jí)的中斷進(jìn)行處理，將其所對(duì)應(yīng)的中斷向量送上通往CPlffi數(shù)據(jù)線，并通知CPUW中斷到來(lái)。8.8255并行接口芯片如圖：、RESET:復(fù)位輸入線，當(dāng)該輸入端外丁局電平時(shí)，所有內(nèi)部寄存器（包括控制寄存器）均被活除，所有I/O口均被置成輸入方式。PASPA7:端口A輸入輸出線，一個(gè)8位的數(shù)據(jù)輸出鎖存器/緩沖器，一個(gè)8位的數(shù)據(jù)輸入鎖存器。PBSPB7:端口B輸入輸出線，一個(gè)8位的I/O鎖存器，一個(gè)8位的輸入輸出緩沖器。PCAPC7:端口C輸入輸出線，一個(gè)8位的數(shù)據(jù)輸出鎖存器/緩沖器，一個(gè)8位的數(shù)據(jù)輸入緩沖器。端口C可以通過(guò)工作方式設(shè)定而分成2個(gè)4位的端口，每個(gè)4位的端口包含一個(gè)4位的鎖存器，分別與端

24、口A和端口B配合使用，可作為控制信號(hào)輸出或狀態(tài)信號(hào)輸入端口。CS:片選信號(hào)線，當(dāng)這個(gè)輸入引腳為低電平時(shí)，表示芯片被選中，允許8255與CPU®行通訊。RD:讀信號(hào)線，當(dāng)這個(gè)輸入引腳為低電平時(shí)，允許8255通過(guò)數(shù)據(jù)總線向CPLK送數(shù)據(jù)或狀態(tài)信息，即CPU從8255讀取信息或數(shù)據(jù)。WR寫入信號(hào)，當(dāng)這個(gè)輸入引腳為低電平時(shí)，允許CPUB數(shù)據(jù)或控制字寫8255。D0D7:三態(tài)雙向數(shù)據(jù)總線，8255與CP嗷據(jù)傳送的通道，當(dāng)CPU執(zhí)行輸入輸出指令時(shí)，通過(guò)它實(shí)現(xiàn)8位數(shù)據(jù)的讀/寫操作，控制字和狀態(tài)信息也通過(guò)數(shù)據(jù)總線傳送。A1,A08,9地址總線的最低2位。用于決定斷口地址：如A1A0為00,是A口：A

25、1A0為01,是B口：A1A0為10,是C口：A1A0是11,是控制字寄存器D7D02734雙向數(shù)據(jù)總線PA7PA0374014A口的8位I/O引腳PB7PB02518B口的8位I/O引腳PC7PC010131714C口的8位I/O引腳數(shù)據(jù)總線緩沖器：是一個(gè)8位的雙向三態(tài)驅(qū)動(dòng)器，用于與單片機(jī)的數(shù)據(jù)總線相連。讀/寫控制邏輯：根據(jù)單片機(jī)的地址信息（A1A0）與控制信息（RDWRRESET,控制片內(nèi)的數(shù)據(jù)，CPU空制字，夕卜設(shè)狀態(tài)信息的傳送。表58255的口操作狀態(tài)A1A0輸入操作（讀）00010A口一-一數(shù)據(jù)總線01010B口一-一數(shù)據(jù)總線10010C口一-一數(shù)據(jù)總線輸出操作（寫）00100數(shù)據(jù)總

26、線-A口01110數(shù)據(jù)總線一一B口10100數(shù)據(jù)總線一C口11100數(shù)據(jù)總線一一控制口禁止操作1數(shù)據(jù)總線為三態(tài)11010非法狀態(tài)010數(shù)據(jù)總線為三態(tài)方式0（基本輸入/輸出方式）：這種工作方式不需要任何選通信號(hào)。A口，B口及C口的兩個(gè)4位口中任何一個(gè)端口都可以由程序設(shè)定為輸入或者輸出。作為輸出口時(shí)，輸出數(shù)據(jù)被鎖存：作為輸入口，輸入數(shù)據(jù)不鎖存。方式1（選通輸入/輸出方式）：在這種工作方式下，A,B,C三個(gè)口分為兩組。A組包括A口和C口的高四位，A口可由編程設(shè)定為輸入口或者輸出口，C口的高四位則是用來(lái)作為A口輸入/輸出操作的控制和同步信號(hào)：B組包括B口和C口的低四位，B口可由編程設(shè)定為輸入口或者輸出

27、口，C口的低四位則是用來(lái)作為B口輸入/輸出操作的控制和同步信號(hào)。A口和B口的輸入或者輸出的數(shù)據(jù)都被鎖存。方式2（雙向傳送方式）在這種方式下，A口可以用于雙向傳送，C口的PC3PC74用來(lái)作為輸入/輸出的控制同步信號(hào)。應(yīng)該注意的是,只有A口允許用作雙向傳送，這時(shí)B口和PC0PC刎可編程為方式0或者方式1工作。9.步進(jìn)電機(jī)和驅(qū)動(dòng)電路芯片2003:1利用8255的PB口低四位來(lái)控制脈沖的加入，接步進(jìn)電機(jī)控制電路2003的A、B、C、D,C、D,將2003模塊的CO戚+5V,將步進(jìn)電機(jī)的1、2、3、4腳接步進(jìn)電機(jī)控制電路2003的OAOBOCOD引腳5、6接+5V。扳動(dòng)8個(gè)開(kāi)關(guān)，可以控制步進(jìn)電機(jī)轉(zhuǎn)速。

28、六、實(shí)驗(yàn)源代碼1.數(shù)據(jù)段代碼DATASEGMENTioportEQU0c800h-0280h;0c800h是I/O端口的基本地址P55AEQUioport+288H;定義P55A為8255A端口的地址（A口做輸出）P55CEQUioport+28AHP55CTLEQUioport+28BH;定義P55C為8255C端口的地址（C口做輸入）;定義P55CT京8255控制字端口的地址BUFDB0;定義一個(gè)字節(jié)數(shù)據(jù)（用來(lái)存入開(kāi)關(guān)的狀態(tài)）MESDB'K0-K6ARESPEEDCONTYOL',0AH,0D用入一些文字用來(lái)描述DB'K6ISTHELOWESTSPEED',

29、0AH,0DH;各個(gè)開(kāi)關(guān)所代表的速度DB'K0ISTHEHIGHESTSPEED',0AH,0DH;K0為最低速,K6為最高速DB'K7ISTHEDIRECTIONCONTROL',0AH,0DH,'$'K7為方向鍵DATAENDS2.代碼段代碼CODESEGMENTASSUMECS:CODE,DS:DATASTART:MOVAX,CODEMOVCS,AXMOVAX,DATAMOVDS,AX;程序的初始化（給CS,DS賦值）MOVDX,OFFSETMESMOVAH,09INT21H;顯示各個(gè)開(kāi)關(guān)的信息MOVDX,P55CTLMOVAL,8BH;（

30、8BH=10001011B為控制字）OUTDX,AL;A口做輸出，C口做輸入送33H到A口輸出給后面電機(jī)的正反轉(zhuǎn)提供初只調(diào)用BIOS功能的INT16的1號(hào)功能，判斷是否按下如果有則返回DOS如果沒(méi)有判斷開(kāi)關(guān)的狀態(tài)。MOVBUF,33HOUT1:MOVAL,BUFMOVDX,P55AOUTDX,AL;間接尋址獲得AL的值pushdxMOVAH,06hmovdl,0ffhINT21H;檢查是否有鍵按下popdxJEIN1;有鍵按下就停止，沒(méi)有則轉(zhuǎn)向IN1去執(zhí)行MOVAH,4CHINT21HIN1:MOVDX,P55CINAL,DX;獲得各個(gè)開(kāi)關(guān)的狀態(tài)TESTAL,01HJNZK0TESTAL,02HJNZK1TESTAL,04HJNZK2TESTAL,08HJNZK3TESTAL,10HJNZK4TESTAL,20HJNZK5TESTAL,40HJNZK6;檢查各個(gè)開(kāi)關(guān)的狀態(tài)，分別轉(zhuǎn)向相應(yīng)的程序STOP:MOVDX,P55AMOVAL,0FFHJMPOUT1;置停止信息并轉(zhuǎn)向OUT1判斷完?duì)顟B(tài)則跳轉(zhuǎn)到執(zhí)行的程序獻(xiàn)給BL復(fù)制實(shí)現(xiàn)巖石時(shí)間控制轉(zhuǎn)速然后判斷K7的狀態(tài)是1還是0。K0:MOVBL,10HSAM:TESTAL,80H;繼續(xù)判斷K7是否為0JZZX0;為0就轉(zhuǎn)向ZX0（循環(huán)右移程序）JMPNX0;為1就轉(zhuǎn)向NX0（循環(huán)左移程序）K1: