數(shù)字電子技術基礎習題

1、數(shù)字電子技術基礎習題第一章 第一章                     數(shù)字電子技術概述1數(shù)字信號和模擬信號各有什么特點?描寫脈沖波形有哪些主要參數(shù)2和模擬電路相比，數(shù)字電路有哪些優(yōu)點?3在數(shù)字系統(tǒng)中為什么要采用二進制?它有何優(yōu)點?4數(shù)字電路和模擬電路的工作各有何特點? 把下列二進制數(shù)轉換成十進制數(shù)：1001011011010100 0101001110110.111101101.101將下列

2、數(shù)轉換為十進制數(shù)：1101B4FBH110.11B 將下列數(shù)轉換為二進制數(shù)：7.85D3DF.2BH256D 將下列數(shù)轉換為十六進制數(shù)：256D1101.11B110.11B將下列十進制數(shù)轉換為對應的八進刺數(shù)：211302725048101295100.625 分別用842lBCD碼、余3碼表示下列各數(shù)：(9.04)10 (263.27)10 (1101101)2 (3FF)16 (45.7)8列出用BCD碼代替二進制的優(yōu)點列出用BcD碼代替二進制的主要缺點j在數(shù)字系統(tǒng)的運算電路中使用BCD的主要缺點是什么格雷碼的另一個名字是什么 二極管電路及輸入電壓ui的波形如圖1-1所示，試對應畫出各輸出

3、電壓的波形。圖1-1 半導體三極管的開、關條件是什么?飽和導通和截止時各有什么特點?和半導體二極管比較，它的主要優(yōu)點是什么?18      判斷圖1-2所示各電路中三極管的工作狀態(tài)，并計算輸出電壓uo的值。圖1-2 N溝造增強型MOS管的開、關條件是什么?導通和截止時各有什么特點?和P溝道增強型MOS管比較，兩者的主要區(qū)別是什么? 第二章 第二章                 

4、;    集成邏輯門電路請舉出生活中有關“與”、“或”、“非”的邏輯概念并各舉兩個例子說明。如圖2-1所示，是二極管門電路，請分析各電路的邏輯功能并寫出其表達式。圖2-1電路如圖2-2所示，寫出輸出L的表達式。設電路中各元件參數(shù)滿足使三極管處于飽和及截止的條件。 圖2-2TTL與非門典型電路中輸出電路一般采用電路。為什么說TTL與非門的輸入端在以下4種接法下，都屬于邏輯1：(1)輸入端懸空；(2)輸入端接高于2V的電源；(3)輸入端接同類與非門的輸出高電壓3.6V；(4)輸入端接10K的電阻到地。 TTL與非門空載時輸出高電平為伏輸出低電平為伏，聞值電平

5、Uth約為伏。某TTL反相器的主要參數(shù)為IIH20A；IIL1.4A；IOH400A；水IOL14A，求它能帶多少個同樣的門。集成邏輯門電路的發(fā)展方向是提高、降低CMOS門電路中不用的輸入端不允許。CMOS電路中通過大電阻將輸入端接地相當于接 ；而通過電阻接Udd，相當于接。CMOS門電路中與非門的負載管是 (串聯(lián)還是并聯(lián))的，驅動管是的；或非門的負載管是的，驅動管是的。圖2-3所示為TTL與非門的電壓傳輸特性，由曲線可知：開門電平UoN= V；關門電平UOFFV；輸出高電平UOH= V；輸出低電平UOLV。圖2-3圖2-4TTL與非門是極型集成電路。由管組成，電路工作在狀態(tài)CMOS邏輯門是極

6、型集成電路，由 管組成，電路工作在狀念二極管門電路如圖2-4所示。已知二極管VDl、VD2導通壓降為0.7V，試回答下列問題： (1)A接10V，B接0.3V時，輸出Vo為多少伏? (2)A，B都接10V，Vo為多少伏? (3)A接10V，B懸空用萬用表測B端電壓，VB為多少伏? (4)A接0.3V，B懸空，測VB時應為多少伏? (5)A接5k電阻，B懸空，測VB電壓時，應為多少伏?15.在圖2-5所示電路中，(1)設RK3k，RB20k，試問晶體管的值最小應為多少才能滿足飽和條件?(2)設30，RB30k，試問RK的阻值最大應該是多少才能滿足飽和條件? 圖2-516.對于圖2-6所示的各種電

7、路及圖(b)所示的輸入波形，試畫出F1F4的波形。圖2-617.DTL與非門電路如圖2-7所示，D1、D2、D3都是硅管，導通電壓VD0.7V，VIL0.3v，VIH3.3V，電路其他參數(shù)如圖所示。1 1  當VI分別為0.3V和3.3V時，電路的工作情況如何?通過計算確定T的狀態(tài)。2二極管D3在電路中的作用是什么?3電路的拉電流、灌電流的能力為多大?4A端接5V，B端懸空，用萬用表測B點電位，則VB為多少狀?圖2-718.說明圖2-8所示各個CMOS門電路輸出端的邏輯狀態(tài)，寫出相應輸出信號的邏輯表達式。圖2-819.分析圖2-9所示CMOS電路，哪些能正常工作，哪些不能。寫出能正常

8、工作電路輸出信號的邏輯表達式。圖2-920.試說明下列各種門電路中哪些可以將輸出端并聯(lián)使用(輸入端的狀態(tài)不一定相同)。 (1)具有推拉式輸出級的TTL電路； (2)TTL電路的OC門； (3)TTL電路的三態(tài)輸出門； (4)普通的CMOS門； (5)漏極開路輸出的CMOS門； (6)CMOS電路的三態(tài)輸出門；  第三章邏輯代數(shù)基礎、邏輯函數(shù)化簡 試總結并說出：(1)從真值表寫邏輯函數(shù)式的方法；(2)從函數(shù)式列真值表的方法：(3)從邏輯圖寫邏輯函數(shù)式的方法；(4)從邏輯函數(shù)式畫邏輯圖的方法；(5)卡諾圖的繪制方法；(6)利用卡諾固化簡函數(shù)式的方法。電路如圖3-1所示：(1)根

9、據(jù)反演規(guī)則，寫出F的反函數(shù)；(2)根據(jù)對偶規(guī)則，寫出F的對偶式；(3)用最少數(shù)目的與非門實現(xiàn)函數(shù)F；(4)用最少數(shù)目的與或非門實現(xiàn)函數(shù)F。圖3-1 已知邏輯函數(shù)Y的真值表如表3-1所示，寫出Y的邏輯函數(shù)式。表3-1寫出圖3-2所示邏輯電路的表達式，并列出該電路的真值表。圖3-2列出邏輯函數(shù)YABBCAC的真值表，并畫出邏輯圖。利用邏輯代數(shù)的基本公式和常用公式化簡下列各式。用真值表法證明下列恒等式；下列邏輯式中，變量A、B、C取哪些值時，L的值為1。寫出下列函數(shù)的各種最簡表達式：與或、或與、與或非、與非與非、或非或非表達式，并畫出其對應的邏輯電路圖。用與非門實現(xiàn)下列邏輯函數(shù)，畫出邏輯圖

10、求下列函數(shù)的反函數(shù)并化成最簡“與一或”形式。將下列各函數(shù)式化成最小項表達式。用公式法將下列各邏輯函數(shù)化簡成最簡與或表達式。畫出下列邏輯函數(shù)的卡諾圖。化簡下列邏輯函數(shù)。用卡諾圖法化簡下列各式： 第四章 第四章              組合邏輯電路1.組合邏輯電路有什么特點?2.圖4-1所示電路，當M0時實現(xiàn)何種功能？當M1時又實現(xiàn)何種功能？請說明其工作原理。圖4-13.試分析如圖4-2所示邏輯電路。圖4-24.試分析如圖4-3所示邏輯電路。圖4-35.用三

11、個異或門和三個與門實現(xiàn)下列邏輯關系6.分析圖4-4所示各電路的邏輯功能。寫出電路輸出信號的邏輯表達式。圖4-47.寫出圖4-5所示電路輸出信號的邏輯表達式，列出真值表，說明其功能。圖4-58.試分析圖4-6所示電路，寫出邏輯函效表達式，列出真值表，說明電路邏輯功能。 圖4-69.試分析圖4-7所示電路，寫出邏輯函效表達式，列出真值表，說明電路邏輯功能。 圖4-710.試分析圖4-8所示電路，寫出邏輯函效表達式，列出真值表，說明電路邏輯功能。 圖4-811.分別用與非門，或非門設計如下組合電路(1)三變量的多效表決電路；(2)三變量的不一致電路；(3)三變量的偶數(shù)電

12、路。12.設計一個組合電路。其輸入是4位二進制數(shù)DD3D2D1Do，要求能判斷出下列三種情況：(1)D中沒有1(2)D中有兩個1(3)D中有奇數(shù)個1。13.設計一個組合邏輯電路，其輸入是一個3位二進制數(shù)AA2A1A0其輸出是Y12A，Y2A2，Y1、 Y2也是二進制數(shù)。14.設計一個一位二進制數(shù)全減器電路，用與非門和異或門實現(xiàn)。15.用與非門實現(xiàn)下列代碼的轉換：(1)8421BCD碼轉換為余3碼；(2)8421BCD碼轉換為5421碼。16.設計一個編碼器，6個輸入信號和輸出的3位代碼之間的對應關系如表4-1所示。表4-1 17.用與非門設計一個多功能運算電路，具體要求見表4-2。表中要S2、

13、Sl、S0為輸入控制信號，A、B為輸入邏輯變量，Y是輸出函數(shù)。表4-218.某機床由A、B、C三臺電動機拖動，根據(jù)加工要求為： (1)A機必須開機運行； (2)如開B機，則必須開C機； (3)A機運行后，C機也可開機運行：滿足上述要求時，指示燈亮，否則指示燈熄滅。設開機信號為1，指示燈亮為1，寫出燈亮的邏輯表達式并化簡。 19.用數(shù)據(jù)選擇器74153分別實現(xiàn)下列邏輯函數(shù)：20.試用八選一數(shù)據(jù)選擇器74151實現(xiàn)下列函數(shù)21.試用38譯碼器74138和與非門實現(xiàn)下列函數(shù)：22.試畫出用三片四位數(shù)值比較器7485組成12數(shù)值比較器的接線圖。23.雙4選1數(shù)據(jù)選擇器74253的功能表見表4

14、-3，先用門電路將它擴展為8選1數(shù)據(jù)選擇，再用它實現(xiàn)邏輯函數(shù)畫出邏輯電路圖令CBA對應著A2A1A0。表4-3MUX74LS253功能表24.試分別用下列方法設計全加器；(1)用與非門；(2)用或非門；(3)用雙四選一數(shù)據(jù)選擇器74153。25.判斷下列函數(shù)構成的邏輯電路中有無冒險。若有，則用修改設計法消除之。 第五章時序邏輯電路1.觸發(fā)器邏輯功能的描述方法有哪幾種?2.與非門組成的基本RS觸發(fā)器，當在和端加圖5-1(a)和(b)所示波形時，試分別繪出Q的波形，設觸發(fā)器的初態(tài)為0。圖5-13.根據(jù)圖5-2所給的時鐘脈沖波形及輸入信號R、S的波形畫出同步RS觸發(fā)器Q端的波形。圖5-24

15、.有一個下降沿觸發(fā)的維持阻塞D觸發(fā)器，試畫出在圖5-3所示的CP脈沖和輸入D信號的作用下輸出端Q的波形。設D觸發(fā)器的初態(tài)為0。圖5-3 5圖5-4中各觸發(fā)器的初始狀態(tài)Q0，試畫出在CP脈沖作用下各觸發(fā)器Q端的電壓波形：圖5-46畫出圖5-5中Q的波形(忽略觸發(fā)器的傳輸延遲時間)。圖5-57.圖5-6(a)是一個鎖存器邏輯圖，D是輸人信號，CP是鎖存命令，若CP和D的波形如圖5-6(b)所示，試繪出Q及的波形。8.圖5-7是作用于某主從JK觸發(fā)器CP、J、K、及端的信號波形圖，試繪出Q端的波形圖。圖5-6圖5-79. 圖5-8(a)是一個1檢出電路，圖5-8(b)是CP及J端的輸入波形圖，試繪出

16、端及Q端的波形圖注：觸發(fā)器是主從觸發(fā)器，分析時序邏輯圖時要注意CP1時主觸發(fā)器的存儲作用。圖5-810. 試利用觸發(fā)器的特征方程式寫出圖5-9(a)、(b)、(c)中各觸發(fā)器次態(tài)與現(xiàn)態(tài)Qn和A、B之間的邏輯函數(shù)式。圖5-911.時序邏輯電路與組合邏輯電路的主要區(qū)別是什么；描述時序電路邏輯功能的方法有哪幾種?它們之間有何種關系?12.已知狀態(tài)圖如圖5-10所示，試作出它的狀態(tài)表。圖5-10 13.已知某時序電路的狀態(tài)表如表5-1所示，試畫出它的狀態(tài)圖。如果電路的初始狀態(tài)在S2，輸入信號依次為0，1，0，1，1，1，試求出相應的輸出。表5-114.已知某同步時序電路含有兩個正邊沿D觸發(fā)器，其驅動方

17、程、輸出方程為輸人信號的波形如圖5-11所示，設初始狀態(tài)為00，試畫出Q1、Q0的波形，并分析其邏輯功能。圖5-1115.分析圖5-12時序電路的邏輯功能寫出電路的驅動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉換圖，說明電路能否自啟動。圖5-1216.試分析圖5-13所示時序電路的邏輯功能，寫出電路的驅動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉換圖。A為輸入邏輯變量。圖5-13 17.試分析圖5-14所示時序電路的邏輯功能寫出電路的驅動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉換圖，檢查電路能否自啟動。圖5-14 18 分析圖5-15給出的時序電路，畫出電路的狀態(tài)轉換圖，檢查電路能

18、否自啟動，說明電路實現(xiàn)的功能。A為輸人變量。圖5-1519.分析圖5-16所示時序邏輯電路，寫出電路的驅動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉換圖，說明電路能否自啟動。圖5-1620.圖5-17電路是可變進制計數(shù)器。試分析當控制變量A為1和0時電路各為幾進制計數(shù)器。圖5-1721.用異步清零法將集成計數(shù)器74161連接成下列計數(shù)器：(1)十進制計數(shù)器；(2)二十進制計數(shù)器。22.用同步置數(shù)法將集成計數(shù)器74161連接成下列計數(shù)器：(1)九進制計數(shù)器：(2)十二進制計數(shù)器。23.試用反饋復位法將7490集成計數(shù)器連接為：(1)七進制計數(shù)器（8421BCD碼）(2)82進制計數(shù)器（5421B

19、CD碼）24. 試用兩片74194接成8位雙向移位寄存器。第六章D/A 、A/D轉換器1.D/A轉換器，其最小分辨電壓VLSB4mV，最大滿刻度輸出電壓Voml0V，求該轉換器輸入二進制數(shù)字量的位數(shù)。在10位二進制數(shù)D/A轉換器中，已知其最大滿刻度輸出模擬電壓Vom5V，求最小分辨電壓VLSB和分辨率。某10位倒T型電阻網絡DA轉換器如圖6-1所示，當R=Rf時：(1)試求輸出電壓的取值他圍：(2)若要求電路輸入數(shù)字量為200H時輸出電壓Vo=5V，試問VREF應取何值?圖6-14. n位權電阻DA轉換器如圖6-2所示。(1) (1)    試推導輸出電壓vo與輸

20、入數(shù)字量之間的關系式；(2) (2)    如n8，VREF=10V，當Rf=18R時，如輸入數(shù)碼為20H，試求輸出電壓值。圖6-1 5.四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸人端分別接入四個信號：D1cost ，D20.5 cos2t ，D32cos2t，D4cos4t。問： (1)每個信號的最低取樣頻率是多少? (2)要每路信號都能按要求的頻率取樣，問數(shù)據(jù)選擇器從DlD4所需的轉換速率為多少?6.一個十位逐次漸進型AD轉換器，若時鐘頻率為100Hz，試計算完成一次轉換所需要的時間。7.如圖6-2所設定雙積分AD轉換器的時鐘脈沖頻率為100KHz時，若其分辨率為10

21、位，求最高采樣頻率。8.在圖6-2的所示的雙積分AD轉換器中， (1)分別求出兩次積分完畢時，積分器的輸出電壓。 (2)設第一次積分時間為T1，第二次積分時間為T2，問輸出數(shù)字量與哪個時間成正比？ (3)若，轉換過程中將出現(xiàn)什么現(xiàn)象?圖6-2一個周期內積分器的輸出電壓波形9.某位移閉環(huán)控制系統(tǒng)的反饋電壓為05V最小可分辨電壓為2.5mV，位移控制范圍為0200 mm，控制精度為0.2mm。現(xiàn)選用集成A/D轉換器AD574，試通過查閱資料，分析判定選擇的參數(shù)是否合適。10.根據(jù)逐次比較型AD轉換器的工作原理，設計一AD轉換器，要求輸出4位二進制數(shù)字，轉換時間為10µs。11雙積分型AD轉換器如圖6-3