數(shù)字電子名詞

1、1 模擬信號(analog signal)：在時間和數(shù)值上均是連續(xù)的物理量，如電壓、電流、聲音、速度、壓力、溫度等。在電子電路中，將表示這些物理量的信號稱為模擬信號。2 模擬電路(analog circuit)：處理模擬信號的電子電路稱為模擬電路。3 數(shù)字信號(digital signal)：在時間和數(shù)值上均是離散的電信號稱為數(shù)字信號。 4 數(shù)字電路(digital circuit)：處理數(shù)字信號的電子電路稱為數(shù)字電路。5 脈沖信號(pulse signal)：持續(xù)時間短暫的躍變信號，稱為脈沖信號。最常見的脈沖信號有矩形波和尖頂波。6 正脈沖(positive pulse)：脈沖信號躍變后的值

2、比躍變前的值高，稱為正脈沖。7 負(fù)脈沖(negative pulse)：脈沖信號躍變后的值比躍變前的值低，稱為負(fù)脈沖。8 數(shù)制(a system of computation)：數(shù)的進(jìn)位和計算方式。如十進(jìn)制數(shù)，由09的十個數(shù)碼組成，逢十進(jìn)一。 10 二進(jìn)制(binary system)：基數(shù)為2，數(shù)碼由0和1組成，逢二進(jìn)一的進(jìn)位計數(shù)制。 11 與邏輯(AND logic)：只有當(dāng)決定某一結(jié)果的N個條件都具備時，這個結(jié)果才能發(fā)生，這種邏輯關(guān)系稱為與邏輯。12 或邏輯(OR logic)：當(dāng)決定某一結(jié)果的N個條件中，只要有一個或一個以上條件具備，結(jié)果就發(fā)生，這種邏輯關(guān)系稱為或邏輯。13 非邏輯(N

3、OT logic)：決定事件發(fā)生的條件只有一個，當(dāng)條件具備，事件不發(fā)生；當(dāng)條件不具備，事件就發(fā)生，這樣的邏輯關(guān)系稱為非邏輯。14 門電路(gate circuit) ：又稱邏輯門電路（logical gate），是數(shù)字電路的基本單元，用于實現(xiàn)一定邏輯關(guān)系的開關(guān)電路。15 高電平（high level）：在邏輯電路中，輸入和輸出端的電位有高與低兩種狀態(tài)，習(xí)慣將高的電位稱為高電平。       16 低電平（low level）：在邏輯電路中，輸入和輸出端的電位有高與低兩種狀態(tài)，習(xí)慣將低的電位稱為低電平。  

4、17 正邏輯（positive logic）：規(guī)定用1表示高電平，用0表示低電平，這種邏輯關(guān)系稱為正邏輯。18 負(fù)邏輯(negative logic)：規(guī)定用0表示高電平，用1表示低電平，這種邏輯關(guān)系稱為負(fù)邏輯。20 集成門電路(integrated gate circuit)：將門的功能集成在一塊芯片上，構(gòu)成了集成門電路。21 TTL集成門電路（transistor- transistor logic circuit）這種集成邏輯門的輸入級和輸出級都是由晶體管構(gòu)成，實現(xiàn)一定的邏輯功能，所以稱為晶體管晶體管邏輯集成門電路，簡稱TTL門電路 。22 三態(tài)門（tri-state logic）：簡稱

5、TSL，輸出具有三種狀態(tài)即高電平、低電平、高阻態(tài)的門電路，高阻態(tài)相當(dāng)于電路斷開。 23 組合邏輯電路（combinational logic circuit）：任意時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與電路原來的狀態(tài)無關(guān)，這種邏輯電路稱為組合邏輯電路，簡稱組合電路。24 邏輯代數(shù)（logic algebra）：又稱布爾代數(shù)（Boolean algebra）或開關(guān)代數(shù)，是分析與設(shè)計邏輯電路的數(shù)學(xué)工具。邏輯代數(shù)和普通代數(shù)一樣，有一套完整的運算規(guī)則，包括公理、定理和定律；邏輯變量也用字母表示，但變量的值只是0和1。這里的0和1不是具體的數(shù)值，而是表示兩種相反的邏輯狀態(tài)，如信號的有與無，電平

6、的高與低，條件的成立與不成立等。25 邏輯狀態(tài)表（logical state table）：表示邏輯變量和邏輯函數(shù)之間邏輯狀態(tài)關(guān)系的表格，稱為邏輯狀態(tài)表。26 真值表(truth table)：在一定的邏輯體系下，表示邏輯變量和邏輯函數(shù)之間邏輯關(guān)系的表格，即把所有邏輯變量的兩種狀態(tài)分別用0和1表示，然后將各邏輯變量所有可能取值和對應(yīng)的函數(shù)值全部列出來，以描述其邏輯關(guān)系。27 邏輯函數(shù)表達(dá)式(logic function expression)：用基本邏輯運算符號表示邏輯變量之間關(guān)系的代數(shù)式。28 邏輯圖 (logic diagram)：用基本邏輯圖形符號表示邏輯關(guān)系的圖形。29 卡諾圖 (Ka

7、rnaugh map)：卡諾圖是表示真值表的一種特定圖形，由2n個方格組成，每個方格為一個最小項，這些最小項的位置是按邏輯相鄰性原則排列的，即每個方格所代表的最小項與其相鄰的最小項只有一個變量不同（互補(bǔ)），這種圖形叫卡諾圖。30 最小項（standard SOP term）：SOP是sum-of-products的簡寫， n個變量的最小項是n個因子的乘積，每個變量都以它的原變量或非變量的形式在乘積項中出現(xiàn)，且僅出現(xiàn)一次。31 異或門 (exclusive-OR gate)：當(dāng)輸入兩個變量不同時，電路的輸出為1；兩個輸入變量相同時，電路的輸出為0，這種邏輯電路稱為異或門。32 同或門 (excl

8、usive-NOR gate)：當(dāng)輸入兩個變量相同時，電路的輸出為1；兩個輸入變量不同時，電路的輸出為0，這種邏輯電路稱為同或門。33 半加器(half-adder)：不考慮低位的進(jìn)位數(shù)，只對本位上的兩個一位二進(jìn)制加數(shù)相加的組合邏輯電路稱為半加器。34 全加器(full-adder)：將低位的進(jìn)位數(shù)連同本位的兩個二進(jìn)制數(shù)三者一起求和的組合電路稱為全加器。35 編碼(encode)：用若干個二進(jìn)制數(shù)碼按一定規(guī)律編排成不同的代碼，使每組代碼具有特定的含義（代表某個數(shù)或某些信號），這個過程稱為編碼。36 編碼器(encoder)：實現(xiàn)編碼功能的組合電路稱為編碼器。37 二進(jìn)制編碼器（binary e

9、ncoder）：將信號編成二進(jìn)制代碼的組合電路。38 二十進(jìn)制編碼器(Binary Coded Decimal encoder)：用二進(jìn)制代碼對十進(jìn)制的數(shù)碼進(jìn)行編碼的組合電路稱為二十進(jìn)制編碼器，簡稱BCD編碼器。常用4位二進(jìn)制數(shù)碼表示一位十進(jìn)制數(shù)。39 譯碼(decode)： 將具有特定含義的二進(jìn)制碼進(jìn)行辨別，轉(zhuǎn)換成一定實際意義的信號或另一種代碼的過程。譯碼是編碼的逆過程。40 譯碼器(decoder)：能完成譯碼功能的組合電路。41 二進(jìn)制譯碼器：將n位二進(jìn)制代碼翻譯成2n狀態(tài)的組合電路。42 二十進(jìn)制譯碼器(Binary Coded Decimal decoder)：將二十進(jìn)制代碼翻譯成十

10、進(jìn)制數(shù)的邏輯電路叫做二十進(jìn)制譯碼器。43 發(fā)光二極管（light-emitting diode）：簡稱LED，是一種電能轉(zhuǎn)換成光能的半導(dǎo)體器件，目前多采用磷砷化鎵材料構(gòu)成。其原理是當(dāng)外加正向電壓時，由于電子與空穴復(fù)合產(chǎn)生能量，以光子形式釋放而輻射發(fā)光。44 數(shù)據(jù)選擇器(multiplexer)：能夠?qū)崿F(xiàn)從多路數(shù)據(jù)輸入端中選擇一路進(jìn)行傳輸?shù)碾娐贩Q為數(shù)據(jù)選擇器，又稱多路選擇器。45 數(shù)據(jù)分配器(demultiplexer)：能根據(jù)地址信號將一路輸入數(shù)據(jù)按需要分配給某一個對應(yīng)輸出端，它的操作過程是數(shù)據(jù)選擇器的逆過程。46 數(shù)值比較器(digital comparator)：用于對兩組二進(jìn)制數(shù)或二十進(jìn)

11、制數(shù)進(jìn)行比較的電路稱為數(shù)值比較器。47 時序邏輯電路(sequential logic circuit)：電路的輸出狀態(tài)不僅取決于當(dāng)時的輸入信號，而且還與電路原來的狀態(tài)有關(guān)，這種邏輯電路稱為時序邏輯電路，簡稱時序電路。48 觸發(fā)器(flip-flop)：能夠存貯一位二進(jìn)制數(shù)碼的基本邏輯單元電路。它有兩個互補(bǔ)輸出端，其輸出狀態(tài)不僅與輸入有關(guān)，而且還與原先輸出狀態(tài)有關(guān)。即觸發(fā)器是一種具有記憶功能的存貯單元。 49 時鐘脈沖(clock pulse)：在數(shù)字電路中的各個組成部分，常需按一定節(jié)拍統(tǒng)一動作，這個節(jié)拍就是時鐘脈沖，也稱時鐘信號，簡稱CP或CLK。具體講時鐘脈沖就是以一定頻率、一定幅值連續(xù)變

12、化的矩形波信號。 50 時序圖（time diagram）：是以輸出狀態(tài)隨時間變化的波形的方式來描述的邏輯功能。51 寄存器(register)：能存儲二進(jìn)制數(shù)碼的邏輯部件。其基本單元是觸發(fā)器，具有接收、存儲和移動數(shù)碼等功能。52 數(shù)碼寄存器(digital register)：只具有接受數(shù)碼和清除原有數(shù)碼功能的寄存器稱為數(shù)碼寄存器。53 移位寄存器(shift register)：除具有寄存數(shù)碼功能外，還能把寄存器中所存數(shù)據(jù)，在移位脈沖作用下逐次左移或右移。54 計數(shù)器(counter)：由若干個觸發(fā)器和門電路組成的一種時序電路，用于統(tǒng)計時鐘脈沖的個數(shù)，還可用于數(shù)字系統(tǒng)的定時、延時、分頻及構(gòu)

13、成節(jié)拍脈沖發(fā)生器等。55 異步 (asynchronous)：時序邏輯電路中所有觸發(fā)器不使用相同的時鐘脈沖信號。56 同步 (synchronous)：時序邏輯電路中所有觸發(fā)器使用相同的時鐘脈沖信號。57 555定時器（555 timer）：一種數(shù)字電路與模擬電路相結(jié)合的中規(guī)模集成電路，可用于各種脈沖波形的產(chǎn)生、變換、整形。58 多諧振蕩器(multivibrator)：是一種矩形波發(fā)生器，這種電路工作在自激振蕩條件，無須外加觸發(fā)信號，就輸出一定頻率的矩形脈沖。59 單穩(wěn)態(tài)觸發(fā)器(one-shot)：在觸發(fā)信號未加之前，觸發(fā)器處于穩(wěn)定狀態(tài)，經(jīng)信號觸發(fā)后，觸發(fā)器翻轉(zhuǎn)，但新的狀態(tài)只能暫時保持，經(jīng)過

14、一定時間后自動翻轉(zhuǎn)到新的穩(wěn)定狀態(tài)。因此只有一個穩(wěn)定狀態(tài)，稱為單穩(wěn)態(tài)觸發(fā)器。單穩(wěn)態(tài)觸發(fā)器在數(shù)字電路中一般用于定時、整形及延時等。60 只讀存儲器（read-only memory）：簡稱ROM，是計算機(jī)內(nèi)部一種只能讀出而不能寫入數(shù)據(jù)信息的存儲器。60 隨機(jī)存儲器（random access memory）：簡稱RAM，是計算機(jī)內(nèi)部一種可隨時寫入或讀出數(shù)據(jù)信息的存儲器。61 模數(shù)轉(zhuǎn)換器（analog to digital converter）：將模擬量轉(zhuǎn)換成相應(yīng)數(shù)字量的裝置稱為模數(shù)轉(zhuǎn)換器，簡稱A/D轉(zhuǎn)換器或ADC 62 數(shù)模轉(zhuǎn)換器（digital to analog converter）：將數(shù)字量

15、轉(zhuǎn)換成相應(yīng)模擬量的裝置稱為數(shù)模轉(zhuǎn)換器，簡稱D/A轉(zhuǎn)換器或DAC63 A/D轉(zhuǎn)換器的分辨率（A/D converter resolution）：指A/D轉(zhuǎn)換器的位數(shù)。位數(shù)越多量化誤差越小。64 A/D轉(zhuǎn)換器的轉(zhuǎn)換速率（A/D converter conversion rate）：指完成一次A/D轉(zhuǎn)換所需要的時間，即從轉(zhuǎn)換開始至輸出端得到穩(wěn)定數(shù)字輸出所需要的時間。65 D/A轉(zhuǎn)換器的分辨率（D/A converter resolution）： 指D/A轉(zhuǎn)換器的位數(shù)。66 D/A轉(zhuǎn)換器的精度（D/A converter accuracy）：精度一般用誤差來表示，D/A轉(zhuǎn)換器產(chǎn)生的誤差與分辨率有關(guān)，不僅取決于分辨率，還與許多因素有關(guān)。67 小規(guī)模集成電路(small scale integration)：簡稱SSI，集成度少于一百個元件或小于十個門電路稱小規(guī)模