計算機(jī)組成原理課后答案(2)

1、第一章 計算機(jī)系統(tǒng)概論1. 什么是計算機(jī)系統(tǒng)、計算機(jī)硬件和計算機(jī)軟件？硬件和軟件哪個更重要？解： P3計算機(jī)系統(tǒng)：由計算機(jī)硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。計算機(jī)硬件：指計算機(jī)中的電子線路和物理裝置。計算機(jī)軟件：計算機(jī)運(yùn)行所需的程序及相關(guān)資料。硬件和軟件在計算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。5. 馮 ?諾依曼計算機(jī)的特點(diǎn)是什么？解：馮?諾依曼計算機(jī)的特點(diǎn)是：P8計算機(jī)由運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組成；指令和數(shù)據(jù)以同同等地位存放于存儲器內(nèi)，并可以按地址訪問；指令和數(shù)據(jù)均用二進(jìn)制表示；指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在

2、存儲器中的位置；指令在存儲器中順序存放，通常自動順序取出執(zhí)行；機(jī)器以運(yùn)算器為中心（原始馮?諾依曼機(jī)）。7. 解釋下列概念：主機(jī)、CPU主存、存儲單元、存儲元件、存儲基元、存儲元、存儲字、存儲字長、存儲容量、 機(jī)器字長、指令字長。解： P9-10主機(jī)：是計算機(jī)硬件的主體部分，由CPU和主存儲器M好成為主機(jī)。CPU中央處理器，是計算機(jī)硬件的核心部件，由運(yùn)算器和控制器組成；（早期的運(yùn)算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運(yùn)算器和控制器外還集成了CACHE。主存：計算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲器，為計算機(jī)的主要工作存儲器，可隨 機(jī)存取；由存儲體、各種邏輯部件及控制電路組成。 存儲單元

3、：可存放一個機(jī)器字并具有特定存儲地址的存儲單位。 存儲元件：存儲一位二進(jìn)制信息的物理元件，是存儲器中最小的存儲單位，又叫存儲基元 或存儲元，不能單獨(dú)存取。 存儲字：一個存儲單元所存二進(jìn)制代碼的邏輯單位。 存儲字長：一個存儲單元所存二進(jìn)制代碼的位數(shù)。 存儲容量：存儲器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描述）。機(jī)器字長：指 CPU一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。指令字長：一條指令的二進(jìn)制代碼位數(shù)。8. 解釋下列英文縮寫的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O 、MIPS、CPI、 FLOPS解：全面的回答應(yīng)分英文

4、全稱、中文名、功能三部分。CPU： Central Processing Unit ，中央處理機(jī)（器），是計算機(jī)硬件的核心部件，主要由運(yùn)算器和控制器組成。PC： Program Counter ，程序計數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動計數(shù)形成下一條指令地址。IR： Instruction Register ，指令寄存器，其功能是存放當(dāng)前正在執(zhí)行的指令。CU： Control Unit ，控制單元（部件），為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。ALU： Arithmetic Logic Unit ，算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部件，其功能是進(jìn)行 算術(shù)、邏輯運(yùn)算。AC

5、C： Accumulator ，累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，又能存放運(yùn)算結(jié)果的寄存器。MQ： Multiplier-Quotient Register ，乘商寄存器，乘法運(yùn)算時存放乘數(shù)、除法時存放商 的寄存器。X： 此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)；MAR： Memory Address Register ，存儲器地址寄存器，在主存中用來存放欲訪問的存儲單 元的地址。MDR： Memory Data Register ，存儲器數(shù)據(jù)緩沖寄存器，在主存中用來存放從某單元讀出、 或要寫入某存儲單元的數(shù)據(jù)。I/O

6、 ： Input/Output equipment ，輸入 /輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計 算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送。MIPS： Million Instruction Per Second ，每秒執(zhí)行百萬條指令數(shù)，為計算機(jī)運(yùn)算速度指 標(biāo)的一種計量單位。9. 畫出主機(jī)框圖，分別以存數(shù)指令STA M和加法指令“ ADD M （M均為主存地址）為例，在圖中按序標(biāo)出完成該指令（包括取指令階段）的信息流程（如-）。假設(shè)主存容量為256M*32位，在指令字長、存儲字長、機(jī)器字長相等的條件下，指出圖中各寄存器的位數(shù)。解：主機(jī)框圖如P13 圖 1.11 所示。（1） STA M 指令：

7、PCf MAR MARMM MM MDR MDR IR, OP（IR） - CU, Ad（IR） -MAR ACOMDR MARMM WR ADD M指令：PCf MAR MARMM MM MDR MDR IR, OP（IR）- CU, Ad（IR） -MAR RD MMMDR MDRX, ADD ALUACCACO MDR WR假設(shè)主存容量256M*32 位，在指令字長、存儲字長、機(jī)器字長相等的條件下，ACC、 X、 IR、MDFW存器均為32位，PC和MA%存器均為 28位。10. 指令和數(shù)據(jù)都存于存儲器中，計算機(jī)如何區(qū)分它們？解：計算機(jī)區(qū)分指令和數(shù)據(jù)有以下2 種方法：通過不同的時間段來區(qū)

8、分指令和數(shù)據(jù)，即在取指令階段（或取指微程序）取出的為指令，在執(zhí)行指令階段（或相應(yīng)微程序）取出的即為數(shù)據(jù)。通過地址來源區(qū)分，由PC提供存儲單元地址的取出的是指令，由指令地址碼部分提供存儲單元地址的取出的是操作數(shù)。第 2 章 計算機(jī)的發(fā)展及應(yīng)用1. 通常計算機(jī)的更新?lián)Q代以什么為依據(jù)？答： P22主要以組成計算機(jī)基本電路的元器件為依據(jù)，如電子管、晶體管、集成電路等。2. 舉例說明專用計算機(jī)和通用計算機(jī)的區(qū)別。答： 按照計算機(jī)的效率、速度、 價格和運(yùn)行的經(jīng)濟(jì)性和實(shí)用性可以將計算機(jī)劃分為通用計算機(jī)和專用計算機(jī)。通用計算機(jī)適應(yīng)性強(qiáng)，但犧牲了效率、速度和經(jīng)濟(jì)性，而專用計算機(jī)是最有效、最經(jīng)濟(jì)和最快的計算機(jī)，但

9、適應(yīng)性很差。例如個人電腦和計算器。3. 什么是摩爾定律？該定律是否永遠(yuǎn)生效？為什么？答：P23,否，P36第 3 章 系統(tǒng)總線1. 什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？答： P41. 總線是多個部件共享的傳輸部件?？偩€傳輸?shù)奶攸c(diǎn)是：某一時刻只能有一路信息在總線上傳輸，即分時使用。為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動緩沖電路與總線連通。4. 為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時間最快？哪種方式對電路故障最敏感？答：總線判優(yōu)控制解決多個部件同時申請總線時的使用權(quán)分配問題；常見的集中式總線控制有三種：鏈?zhǔn)讲樵?/p>

10、、計數(shù)器定時查詢、獨(dú)立請求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對電路故障最敏感；計數(shù)器定時查詢方式優(yōu)先級設(shè)置較靈活，對故障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請求方式速度最快，但硬件器件用量大，連線多，成本較高。5. 解釋下列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。答：P46?？偩€寬度：通常指數(shù)據(jù)總線的根數(shù)；總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)；總線復(fù)用：指同一條信號線可以分時傳輸不同的信號。總線的主設(shè)備（主模塊）：指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）：

11、指一次總線傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備（模塊），它只能被動接受主設(shè)備發(fā)來的命令；總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時間；總線的通信控制：指總線傳送過程中雙方的時間配合方式。6. 試比較同步通信和異步通信。答：同步通信：指由統(tǒng)一時鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時，總線工作效率明顯下降。適合于速度差別不大的場合。異步通信：指沒有統(tǒng)一時鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時，有利于提高總線工作效率。8. 為什么說半同步通信同時保留了同步通信和異步通信的特點(diǎn)？答： 半同步通

12、信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通信那樣允許傳輸時間不一致，因此工作效率介于兩者之間。10 . 為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plug and play ？哪些總線有這一特點(diǎn)？答：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；目前流行的總線標(biāo)準(zhǔn)有：ISA、 EISA、 PCI 等；plug and play ：即插即用，EISA、 PCI 等具有此功能。11 .畫一個具有雙向傳輸功能的總線邏輯圖。答：在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能。12 .設(shè)數(shù)據(jù)總線上接有 A、B、C、D四個寄存器，要求選用合適的74系列芯片，完成

13、下列邏輯設(shè)計：（1） 設(shè)計一個電路，在同一時間實(shí)現(xiàn)D-A、D-B和D-C寄存器間的傳送；（2）設(shè)計一個電路，實(shí)現(xiàn)下列操作：T0時刻完成D-總線；T1時刻完成總線-A;T2時刻完成A-總線；T3時刻完成總線fBo解：（1）由T打開三態(tài)門將 D寄存器中的內(nèi)容送至總線bus,由cp脈沖同時將總線上的數(shù)據(jù)打入到A、B、C寄存器中。T和cp的時間關(guān)系如圖（1）所示。圖（1）（2）三態(tài)門1受T0+T1控制，以確保 T0時刻D-總線，以及 T1時刻總線-接收門1-A。三態(tài)門2受T2+T3控制，以確保 T2時刻Af總線，以及 T3時刻總線接收門 2 - B。T0、T1、 T2、T3波形圖如圖（2）所示。7i

14、I i I I1BUScp耳TT2看If第四章3 . 存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計算機(jī)如何管理這些層次？答：存儲器的層次結(jié)構(gòu)主要體現(xiàn)在Cache- 主存和主存- 輔存這兩個存儲層次上。Cache-主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache 的速度，而尋址空間和位價卻接近于主存。主存 - 輔存層次在存儲系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。綜合上述兩個存儲層次的作用，從整個存儲系統(tǒng)來看，就達(dá)到了速度快、容量大、位價低的優(yōu)化效果。主存與CAC

15、HED間的信息調(diào)度功能全部由硬件自動完成。而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部分通過軟硬結(jié)合的技術(shù)組成虛擬存儲器，程序員可使用這個比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時，再由軟、硬件自動配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此， 這兩個層次上的調(diào)度或轉(zhuǎn)換操作對于程序員來說都是透明的。4 . 說明存取周期和存取時間的區(qū)別。解： 存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復(fù)時間。即：存取周期= 存取時間+ 恢復(fù)時間5 .什么是存儲器的帶寬

16、？若存儲器的數(shù)據(jù)總線寬度為32位，存取周期為200ns,則存儲器的帶寬是多少？解：存儲器的帶寬指單位時間內(nèi)從存儲器進(jìn)出信息的最大數(shù)量。存儲器帶寬 =1/200ns X32位=160M 位/秒=20MB/秒=5M 字/秒注意 ：字長 32 位，不是16 位。 （注：1ns=10-9s）6 .某機(jī)字長為32位，其存儲容量是 64KB,按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。解：存儲容量是 64KB時，按字節(jié)編址的尋址范圍就是64K,如按字編址，其尋址范圍為：64K / （ 32/8 ） = 16K主存字地址和字節(jié)地址的分配情況：（略）。7 . 一個容量為

17、16Kx 32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的 存儲芯片時，各需要多少片？1KX4 位，2KX8 位，4KX4 位，16Kxi 位，4KX8 位，8KX8 位解：地址線和數(shù)據(jù)線的總和= 14 + 32 = 46 根；選擇不同的芯片時，各需要的片數(shù)為：1KX 4: (16KX 32)2KX 8: (16KX 32) 4KX 4: (16KX 32) 16Kx 1： (16KX 32) 4KX 8: (16KX 32)各需要的片數(shù)為:/(1KX 4)/(2KX 8)/(4KX 4)/(16KX1)/(4KX 8)=16X8 = 128 片=8X4 = 32 片=4X8

18、 = 32 片=1 X 32 = 32 片=4X4 = 16 片8Kx 8: （16KX 32） / （8KX 8） = 2X4 = 8 片8 .試比較靜態(tài) RAMF口動態(tài)RAM答：略。 （參看課件）9 . 什么叫刷新？為什么要刷新？說明刷新有幾種方法。解：刷新：對 DRAMt期進(jìn)行的全部重寫過程；刷新原因：因電容泄漏而引起的DRAMlf存信息的衰減需要及時補(bǔ)充，因此安排了定期刷新操作；常用的刷新方法有三種：集中式、分散式、異步式。集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進(jìn)行刷新，存在CPU訪存死時間。分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間。異步式：是集中式和分

19、散式的折衷。10 . 半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有幾種？ 解：半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有兩種：線選法和重合法。線選法：地址譯碼信號只選中同一個字的所有位，結(jié)構(gòu)簡單，費(fèi)器材；重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。這種方法通過行、 列譯碼信號的重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動方式。11 . 一個8KX8位的動態(tài)RAM；芯片，其內(nèi)部2構(gòu)排列成 256X 256形式，存取周期為 0.1 s。試問采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各為多少？解：采用集中刷新方式刷新間隔為：2ms,其中刷新死時間為：256X 0.1心s=

20、25.6 s采用分散刷新方式刷新間隔為：256 x （ 0.1 as+0.1 as） =51.2 s采用異步刷新方式刷新間隔為:2ms12 .畫出用1024X4位的存儲芯片組成一個容量為64Kx 8位的存儲器邏輯框圖。要求將 64K分成 4 個頁面，每個頁面分16 組，指出共需多少片存儲芯片。解：設(shè)采用SRAMK片，則：總片數(shù) = （64KX8 位）/（1024X4 位）=64 X 2 = 128 片題意分析：本題設(shè)計的存儲器結(jié)構(gòu)上分為總體、頁面、組三級，因此畫圖時也應(yīng)分三級畫。首先應(yīng)確定各級的容量：頁面容量 = 總?cè)萘? 頁面數(shù) =64KX 8 / 4 = 16K X8 位，4片16Kx 8

21、字串聯(lián)成 64Kx 8 位組容量二頁面容量/ 組數(shù)=16Kx8位/ 16 = 1KX8位，16片1KX8位字串聯(lián)成16Kx 8位組內(nèi)片數(shù)=組容量/片容量=1KX8位/ 1KX4位=2片，兩片1KX 4位芯片位并聯(lián)成 1KX 8 位存儲器邏輯框圖：（略）。13 .設(shè)有一個64Kx 8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）?欲設(shè)計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。解：存儲基元總數(shù) =64Kx8位=512K位=2 19位；思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲

22、元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的號的關(guān)系，可較好地壓縮線數(shù)。解：設(shè)地址線根數(shù)為 a,數(shù)據(jù)線根數(shù)為 b,則片容量為：2ax b = 2 19; b = 2若 a = 19 , b = 1，總和=19+1 = 20 ；a = 18 , b = 2 ,總和=18+2 = 20 ;a = 17 , b = 4 ,總和=17+4 = 21 ;a = 16 , b = 8 ,總和=16+8 = 24 ;由上可看出：片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)減1、片位數(shù)均按2的募變化。結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；或地址線=18根

23、，數(shù)據(jù)線=2根。14 .某8位微型機(jī)地址碼為 18位，若使用4KX4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲器，試問:(1)該機(jī)所允許的最大主存空間是多少？(2)若每個模塊板為 32Kx 8位，共需幾個模塊板？(3)每個模塊板內(nèi)共有幾片RAM芯片？(4)共有多少片 RAM(5) CPU如何選擇各模塊板？解：(1)該機(jī)所允許的最大主存空間是：218 X 8位=256KX 8位=256KB(2)模塊板總數(shù) =256KX8 / 32K X8 = 8 塊(3)板內(nèi)片數(shù) =32Kx8位/ 4K X4位=8X2 = 16 片(4)總片數(shù)=16片X 8 = 128 片(5) CPU通過最高3位地址譯碼輸出選擇模板

24、，次高3位地址譯碼輸出選擇芯片。地址格式分配如下：模板號(3位)芯片號(3位)片內(nèi)地址(12位)15 .設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ (低電平有效)作訪存控制信號，R/W作讀寫命令信號(高電平為讀，低電平為寫)。現(xiàn)有下列存儲芯片：ROM(2KX8位，4KX4位，8KX8位)，RAM( 1KX4位，2KX8位，4KX8位)，及74138譯碼器和其他門電路(門電路自定)。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲芯片的連接圖。要求：(1)最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)；(2)指出選用的存儲芯片類型及數(shù)量；(3)詳細(xì)畫出片選邏輯。解：(1)地

25、址空間分配圖：系統(tǒng)程序區(qū)(ROM 4KB) : 0000H-0FFFH用戶程序區(qū)(RAM共 12KB): 1000H-FFFFH(2)選片：ROM選擇4KX 4位芯片2片，位并聯(lián)RAM:選擇 4KX 8 位芯片3片，字串聯(lián)(RAM1地址范圍為:1000H-1FFFH,RAM2 地址范圍為 2000H-2FFFH, RAM3 地址范圍為：3000H-3FFFH)(3)各芯片二進(jìn)制地址分配如下：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM1,200000000000000000000011111111111RAM100010000000000000001111

26、111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111CPU和存儲器連接邏輯圖及片選邏輯如下圖(3)所示:圖(3)16. CPU假設(shè)同上題，現(xiàn)有 8片8KX8位的RAMS片與CPUt目連，試回答：(1)用74138譯碼器畫出CPU與存儲芯片的連接圖；(2)寫出每片RAM的地址范圍；(3)如果運(yùn)行時發(fā)現(xiàn)不論往哪片RAMPf入數(shù)據(jù)后，以 A000H為起始地址的存儲芯片都有與其相同的數(shù)據(jù)，分析故障原因。(4)根據(jù)(1)的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？

27、 解：(1) CPU與存儲器芯片連接邏輯圖：+5V（2）地址空間分配圖：RAM0:0000H-1FFFHRAM1:2000H-3FFFHRAM2:4000H-5FFFHRAM3:6000H-7FFFHRAM4:8000H-9FFFHRAM5:A000H-BFFFHRAM6:C000H-DFFFHRAM7:E000H-FFFFH（3）如果運(yùn)行時發(fā)現(xiàn)不論往哪片RAM1入數(shù)據(jù)后，以 A000H為起始地址的存儲芯片 （RAM5）都有與其相同的數(shù)據(jù)，則根本的故障原因?yàn)椋涸摯鎯π酒钠x輸入端很可能總是處于低電平。 假設(shè)芯片與譯碼器本身都是好的，可能的情況有：1）該片的-CS端與-WE端錯連或短路；2）該

28、片的-CS端與CPU的-MREQ端錯連或短路；3）該片的-CS端與地線錯連或短路。（4）如果地址線 A13與CPU斷線，并搭接到高電平上，將會出現(xiàn)A13恒為“1”的情況。 此時存儲器只能尋址 A13=1的地址空間（奇數(shù)片），A13=0的另一半地址空間（偶數(shù)片）將永遠(yuǎn)訪問 不到。若對 A13=0的地址空間（偶數(shù)片）進(jìn)行訪問，只能錯誤地訪問到A13=1的對應(yīng)空間（奇數(shù)片）中去。17 .寫出1100、1101、1110、1111對應(yīng)的漢明碼。解：有效信息均為 n=4位，假設(shè)有效信息用b4b3b2b1表示校驗(yàn)位位數(shù) k=3位，（2k=n+k+1）設(shè)校驗(yàn)位分別為 c1、c2、c3,則漢明碼共 4+3=7

29、位，即：c1c2b4c3b3b2b1校驗(yàn)位在漢明碼中分別處于第1、2、4位c1=b4 b3 b1c2=b4 b2 b1c3=b3 b2 當(dāng)有效信息為 當(dāng)有效信息為 當(dāng)有效信息為 當(dāng)有效信息為bl1100110111101111時,時,時,時,c3c2c1=011,c3c2c1=100,c3c2c1=101,c3c2c1=010,漢明碼為漢明碼為漢明碼為漢明碼為1110100O0011101。1011110O0110111。18.已知收到的漢明碼（按配偶原則配置）為 述代碼是否出錯？第幾位出錯？1100100、 1100111、1100000、1100001 ,檢查上解：假設(shè)接收到的漢明碼為:糾

30、錯過程如下：b4 c3 b3 b2 b1P1=c1 b4P2=c2 b4b3b2b1b1P3=c3 b3b2b1如果收到的漢明碼為 效信息為：1100如果收到的漢明碼為效信息為：0110如果收到的漢明碼為效信息為：0010如果收到的漢明碼為效信息為：00011100100 ,1100111 ,1100000 ,1100001,p3P2P1=011 ,說明代碼有錯,p3p2p1=111 ,說明代碼有錯,p3P2P1=110 ,說明代碼有錯,p3P2P1=001 ,說明代碼有錯,22.某機(jī)字長16位，常規(guī)的存儲空間為度提高到8倍，可采取什么措施？畫圖說明。(b4)(b1)(c1 )出錯,出錯,出錯

31、,出錯,64K字，若想不改用其他高速的存儲芯片，而使訪存速解：若想不改用高速存儲芯片，而使訪存速度提高到 訪問時序如下圖：8倍，可采取八體交叉存取技術(shù)，8體交叉啟動存儲體0啟動存儲體1啟動存儲體2啟動存儲體3I啟動存儲體4啟動存儲體5啟動存儲體6單體訪存周期啟動存儲體718 .什么是“程序訪問的局部性”？存儲系統(tǒng)中哪一級采用了程序訪問的局部性原理？解：程序運(yùn)行的局部性原理指：在一小段時間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大 （大約5:1 ）。存儲系統(tǒng)中Cache一主存層次采用了程序訪

32、問的局部性原理。25. Cache做在CPUS片內(nèi)有什么好處？將指令 Cache和數(shù)據(jù)Cache分開又有什么好處？ 答：Cache做在CPUS片內(nèi)主要有下面幾個好處：1）可提高外部總線的利用率。因?yàn)?Cache在CPU芯片內(nèi)，CPU訪問Cache時不必占用外部 總線。2） Cache不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率。3）可提高存取速度。因?yàn)?Cache與CPU之間的數(shù)據(jù)通總大大縮短，故存取速度得以提高。將指令Cache和數(shù)據(jù)Cache分開有如下好處：1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成。2）指令Cach

33、e可用RO岷現(xiàn)，以提高指令存取的可靠性。3）數(shù)據(jù)Cache對不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)（例 32位），也可支持浮點(diǎn) 數(shù)據(jù)（如64位）。 補(bǔ)充：Cache結(jié)構(gòu)改進(jìn)的第三個措施是分級實(shí)現(xiàn)，如二級緩存結(jié)構(gòu)，即在片內(nèi)Cache （L1）和主存之間再設(shè)一個片外 Cache （L2）,片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的缺點(diǎn)，又可在主存 與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度。30. 一個組相連映射的 CACHED 64塊組成，每組內(nèi)包含4塊。主存包含 4096塊，每塊由128字組成，訪存地址為字地址。試問主存和高速存儲器的地址各為幾位？畫出主存地址格式。解：cach

34、e 組數(shù)：64/4=16 , Cache 容量為：64*128=2 13 字，cache 地址 13 位主存共分 4096/16=256 區(qū)，每區(qū)16塊主存容量為：4096*128=2 19字，主存地址19位，地址格式如下：主存字塊標(biāo)記（8位）組地址（4位）字塊內(nèi)地址（7位）第六章12.設(shè)浮點(diǎn)數(shù)格式為：階碼5位(含1位階符)，尾數(shù)11位(含1位數(shù)符)。寫出51/128、-27/1024 所對應(yīng)的機(jī)器數(shù)。要求如下：(1)階碼和尾數(shù)均為原碼(2)階碼和尾數(shù)均為補(bǔ)碼。(3)階碼為移碼，尾數(shù)為補(bǔ)碼解：據(jù)題意畫出該浮點(diǎn)數(shù)的格式:階符1位階碼4位數(shù)符1位尾數(shù)10位將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制：x1= 51/12

35、8= 0.0110011B= 2-1 * 0.110 011Bx2= -27/1024= -0.0000011011B = 2-5*(-0.11011B )則以上各數(shù)的浮點(diǎn)規(guī)格化數(shù)為：(1) x1浮=1,0001 ; 0.110 011 000 0x2浮=1 , 0101 ; 1.110 110 000 0(2) x1浮=1,1111 ; 0.110 011 000 0x2浮=1 , 1011 ; 1.001 010 000 0(3) x1浮=0,1111 ; 0.110 011 000 0x2浮=0, 1011 ; 1.001 010 000 0 16.設(shè)機(jī)器數(shù)字長為16位，寫出下列各種情況

36、下它能表示的數(shù)的范圍。設(shè)機(jī)器數(shù)采用一位符號位，答案均用十進(jìn)制表示。(1)無符號數(shù)；(2)原碼表示的定點(diǎn)小數(shù)。(3)補(bǔ)碼表示的定點(diǎn)小數(shù)。(4)補(bǔ)碼表示的定點(diǎn)整數(shù)。(5)原碼表示的定點(diǎn)整數(shù)。(6)浮點(diǎn)數(shù)的格式為：階碼 6位(含1位階符)，尾數(shù)10位(含1位數(shù)符)。分別寫出 其正數(shù)和負(fù)數(shù)的表示范圍。(7)浮點(diǎn)數(shù)格式同(6),機(jī)器數(shù)采用補(bǔ)碼規(guī)格化形式，分別寫出其對應(yīng)的正數(shù)和負(fù)數(shù)的真值范圍 解：(1)無符號整數(shù)：0 2 16-1 ，即：0 65535 ;無符號小數(shù):(2)原碼定點(diǎn)小數(shù)：(3)補(bǔ)碼定點(diǎn)小數(shù)：(4)補(bǔ)碼定點(diǎn)整數(shù)：(5)原碼定點(diǎn)整數(shù)：0 1 - 2 16 ,即：0 0.99998 ;- 1 +

37、 2 -15 1 - 2 -15 ,即：-0.99997 0.99997- 1 1 - 2 -15，即：-1 0.99997- 2 15215 - 1，即：-32768 32767- 2 15 + 1 215 - 1 ，即：-32767 32767(6)據(jù)題意畫出該浮點(diǎn)數(shù)格式，當(dāng)階碼和尾數(shù)均采用原碼，非規(guī)格化數(shù)表示時:最大負(fù)數(shù)=1 , 11 111 ; 1.000 000 001,即-2 -隈2-31最小負(fù)數(shù)=0,11 111 ; 1.111 111 111，即-(1-2-9) M231則負(fù)數(shù)表示范圍為：-(1-2 9) 31-2 9 M2 31最大正數(shù)=0 , 11 111 ; 0.111

38、111 111,即 (1-2-9)父231-9-31最小正數(shù)=1 , 11 111 ; 0.000 000 001，即 2 父2則正數(shù)表示范圍為：2-9 X2-31 ( 1-2-9)父231（7）當(dāng)機(jī)器數(shù)采用補(bǔ)碼規(guī)格化形式時，若不考慮隱藏位，則最大負(fù)數(shù)=1, 00 000 ; 1.011 111 111，即-2 -1M232最小負(fù)數(shù)=0, 11 111 ; 1.000 000 000 ,即-1 X231則負(fù)數(shù)表示范圍為：-1 231-2 1 X2 32最大正數(shù)=0,11 111 ;0.111 111 111，即（1-2-9）m231-1-32最小正數(shù)=1,00 000 ；0.100 000 0

39、00，即2 父2則正數(shù)表示范圍為：2-1電-32 （ 1-2-9 ） X23117.設(shè)機(jī)器數(shù)字長為8位（包括一位符號位），對下列各機(jī)器數(shù)進(jìn)行算術(shù)左移一位、兩位，算術(shù) 右移一位、兩位，討論結(jié)果是否正確。x1 原=0.001 1010 ； y1補(bǔ)=0.101 0100 ； z1反=1.010 1111 ；x2 原=1.110 1000 ; y2補(bǔ)=1.110 1000 ; z2反=1.110 1000 ;x3 原=1.001 1001 ; y3補(bǔ)=1.001 1001 ; z3反=1.001 1001。解：算術(shù)左移一位：x1原=0.011 0100 ;正確x2原=1.101 0000 ;溢出（丟1

40、）出錯x3原=1.011 0010 ;正確y1補(bǔ)=0.010 1000 ;溢出（丟1）出錯y2補(bǔ)=1.101 0000 ;正確y3補(bǔ)=1.011 0010 ;溢出（丟0）出錯z1反=1.101 1111 ;溢出（丟0）出錯z2反=1.101 0001 ;正確z3反=1.011 0011 ;算術(shù)左移兩位：溢出（丟0）出錯x1原=0.110 1000 ;正確x2原= 1.010 0000 ;溢出（丟11）出錯x3原= 1.110 0100 ;正確y1補(bǔ)=0.101 0000 ;溢出（丟10）出錯y2補(bǔ)= 1.010 0000 ;正確y3補(bǔ)= 1.110 0100 ;溢出（丟00）出錯z1反= 1.

41、011 1111 ;溢出（丟01）出錯z2反= 1.010 0011 ;正確z3反= 1.110 0111 ;算術(shù)右移一位：溢出（丟00）出錯x1原=0.000 1101 ;正確x2原=1.011 0100 ;正確x3原=1.000 1100(1)；丟1 ,產(chǎn)生誤差y1補(bǔ)=0.010 1010 ;正確y2補(bǔ)=1.111 0100 ;正確y3補(bǔ)=1.100 1100(1)；丟1 ,產(chǎn)生誤差z1反= 1.101 0111 ;正確z2反= 1.111 0100(0)；丟0,產(chǎn)生誤差z3反= 1.100 1100 ;正確算術(shù)右移兩位:x1 原 =0.000 0110 x2 原 =1.001 1010

42、x3 原 =1.000 0110 y1 補(bǔ) =0.001 0101 y2 補(bǔ) =1.111 1010 y3 補(bǔ) =1.110 0110 z1 反 =1.110 1011 z2 反 =1.111 1010 z3 反 =1.110 011010 ) ；產(chǎn)生誤差;正確01 ) ；產(chǎn)生誤差;正確;正確01 ) ；產(chǎn)生誤差;正確00) ；產(chǎn)生誤差01 ) ；產(chǎn)生誤差19. 設(shè)機(jī)器數(shù)字長為8 位(含 1 位符號位)，用補(bǔ)碼運(yùn)算規(guī)則計算下列各題。( 1) A=9/64 ，B=-13/32 ，求A+B。( 2) A=19/32 ， B=-17/128 ，求A-B。( 3) A=-3/16 ， B=9/32 ，

43、求A+B。( 4) A=-87 , B=53,求 A-B。( 5) A=115, B=-24 ,求 A+Bo解： ( 1) A=9/64= 0.001 0010B, B= -13/32= -0.011 0100BA 補(bǔ) =0.001 0010, B 補(bǔ) =1.100 1100A+B 補(bǔ) = 0.0010010 + 1.1001100 = 1.1011110 無溢出A+B= -0.010 0010B = -17/642) A=19/32= 0.100 1100B, B= -17/128= -0.001 0001BA 補(bǔ) =0.100 1100, B 補(bǔ) =1.110 1111 , -B補(bǔ) =0.

44、001 0001A-B 補(bǔ) = 0.1001100 + 0.0010001= 0.1011101 無溢出A-B= 0.101 1101B = 93/128B3) A= -3/16= -0.001 1000B, B=9/32= 0.010 0100BA 補(bǔ) =1.110 1000, B 補(bǔ) = 0.010 0100A+B 補(bǔ) = 1.1101000 + 0.0100100 = 0.0001100 無溢出A+B= 0.000 1100B = 3/324) A= -87= -101 0111B, B=53=110 101BA 補(bǔ) =1 010 1001, B 補(bǔ) =0 011 0101, -B A-

45、B 補(bǔ) = 1 0101001 + 1 1001011 = 0 11101005) A=115= 111 0011B, B= -24= -11 000BA 補(bǔ) =0 1110011, B 補(bǔ) =1， 110 1000A+B 補(bǔ) = 0 1110011 + 1 1101000 = 0 1011011補(bǔ) =1 100 1011 溢出無溢出A+B= 101 1011B = 9126. 按機(jī)器補(bǔ)碼浮點(diǎn)運(yùn)算步驟，計算x y 補(bǔ) .(1) x=2011X 0.101 100 , y=2-010X (-0.011 100 );(2) x=2-011X (-0.100 010 ), y=2-010X (-0.

46、011 111 );(3) x=2101X (-0.100 101 ), y=2100X (-0.001 11 1) o解：先將x、 y 轉(zhuǎn)換成機(jī)器數(shù)形式：(1) x=2-011 X 0.101 100 , y=2-010 X (-0.011 100 )x 補(bǔ) =1， 101； 0.101 100, y 補(bǔ) =1， 110； 1.100 100Ex 補(bǔ) =1,101, y 補(bǔ) =1,110, Mx 補(bǔ) =0.101 100, My 補(bǔ) =1.100 1001)對階：任補(bǔ)=區(qū)用 補(bǔ)+-Ey補(bǔ)=11,101+ 00,010=11,111 0，應(yīng) Ey 向 Ex對齊，則：Ey補(bǔ)+1=00, 100+

47、00, 001=00, 101=Ex補(bǔ)y補(bǔ)=0, 101 ; 1.111 000 ( 1 )2)尾數(shù)運(yùn)算：Mx補(bǔ)+My補(bǔ)=11.011011+ 11.111000( 1) = 11.010011( 1)Mx補(bǔ)+-My補(bǔ)=11.011011+ 00.000111( 1) = 11.100010 ( 1 )2)結(jié)果規(guī)格化：x+y補(bǔ)=00, 101; 11.010 011(1),已是規(guī)格化數(shù)x-y 補(bǔ)=00, 101; 11.100 010 ( 1) =00, 100； 11.000 101(尾數(shù)左規(guī) 1 次，階碼減1)4）舍入:x+y補(bǔ)=00, 101; 11.010 011(舍)x-y補(bǔ)不變5)

48、溢出：無則：x+y=2 101 X ( -0.101 101 )x-y =2 100 X ( -0.111 011 )32.設(shè)機(jī)器字長為16位，分別按4、4、4、4和5、5、3、3分組后，(1)畫出按兩種分組方案的單重分組并行進(jìn)位鏈框圖，并比較哪種方案運(yùn)算速度快。(2)畫出按兩種分組方案的雙重分組并行進(jìn)位鏈框圖，并對這兩種方案進(jìn)行比較。(3)用74181和74182畫出單重和雙重分組的并行進(jìn)位鏈框圖。解：(1) 4444分組的16位單重分組并行進(jìn)位鏈框圖見教材286頁圖6.22。55 3 3分組的16位單重分組并行進(jìn)位鏈框圖如下：(2) 4444分組的16位雙重分組并行進(jìn)位鏈框圖見教材289頁

49、圖6.26。5 5 33分組的16位雙重分組并行進(jìn)位鏈框圖如下：5 5 33 分組的進(jìn)位時間 =2.5ty M3=7.5ty ;4 44 4 分組的進(jìn)位時間 =2.5ty X3=7.5ty ;可見，兩種分組方案最長加法時間相同。結(jié)論：雙重分組并行進(jìn)位的最長進(jìn)位時間只與組數(shù)和級數(shù)有關(guān)，與組內(nèi)位數(shù)無關(guān)。(3)單重分組16位并行加法器邏輯圖如下(正邏輯) ：注意：1 ) 74181芯片正、負(fù)邏輯的引腳表示方法；2)為強(qiáng)調(diào)可比性，5-5-3-3分組時不考慮扇入影響；3 ) 181芯片只有最高、最低兩個進(jìn)位輸入/輸出端，組內(nèi)進(jìn)位無引腳；4 ) 181為4位片，無法5-5-3-3 分組，只能4-4-4-4 分組；5 )單重分組跳躍進(jìn)位只用到181,使用182的一定是雙重以上分組跳躍進(jìn)位；6 )單重分組跳躍進(jìn)位是并行進(jìn)位和串行進(jìn)位技術(shù)的結(jié)合；雙重分組跳躍進(jìn)位是二級并行進(jìn)位技術(shù)；特別注意在位數(shù)較少時，雙重分組跳躍進(jìn)位可以采用全先行進(jìn)位技術(shù)實(shí)現(xiàn)；位數(shù)較