計(jì)算機(jī)組成原理期末試題

1、.一、選擇題每題2分，共18分1、以下關(guān)于馮諾依曼型計(jì)算機(jī)的描述，不正確的選項(xiàng)是_C_。A計(jì)算機(jī)硬件系統(tǒng)由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備、輸出設(shè)備五大部件組成B指令和數(shù)據(jù)在存儲(chǔ)器中都是二進(jìn)制碼存儲(chǔ)C指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器獨(dú)立分設(shè)在不同的存儲(chǔ)器D存儲(chǔ)程序并按地址順序執(zhí)行是CPU自開工作的關(guān)鍵2、假設(shè)機(jī)器數(shù)為補(bǔ)碼，某存放器中的內(nèi)容為BF(十六進(jìn)制)，那么該存放器存儲(chǔ)的數(shù)據(jù)真值是_B_(用十進(jìn)制表示)。A65 B-65C64 D-643、以下關(guān)于存儲(chǔ)器的描述，不正確的選項(xiàng)是_C_。ASRAM和DRAM都是易失性存儲(chǔ)器BROM存儲(chǔ)器內(nèi)容是預(yù)置的，固定的，無(wú)法改寫C多模塊穿插存儲(chǔ)器主要是解決主存空間不

2、夠大的問(wèn)題Dcache存儲(chǔ)器是為了解決CPU和主存之間在速度上不匹配的問(wèn)題4、以下關(guān)于RISC的描述中，不正確的選項(xiàng)是_C_。A指令條數(shù)比CISC少B指令長(zhǎng)度固定，指令格式種類少，尋址方式種類少C在程序中出現(xiàn)頻率占80%的指令占指令總數(shù)的20%D只有取數(shù)/存數(shù)指令訪問(wèn)存儲(chǔ)器5、設(shè)機(jī)器數(shù)字長(zhǎng)為16位，一個(gè)容量為32MB的存儲(chǔ)器，CPU按半字長(zhǎng)尋址，其尋址X圍是_C_。A223 B224C225 D2266、在程序的執(zhí)行過(guò)程中，cache與主存的地址映射是由_D_。A程序員調(diào)度的B操作系統(tǒng)管理的C由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的D硬件自動(dòng)完成的7、以下關(guān)于指令的描述，不正確的選項(xiàng)是_A_。A指令周

3、期是指CPU執(zhí)行某條指令的時(shí)間B一個(gè)指令周期常常包含假設(shè)干個(gè)CPU周期C一個(gè)CPU周期包含假設(shè)干時(shí)鐘周期D一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序，微程序是由假設(shè)干條微指令序列組成8、在多總線構(gòu)造中，用于連接高速I/O設(shè)備模塊的總線是_C_。ACPU總線 B系統(tǒng)總線CPCI總線 DISA總線9、以下關(guān)于磁盤存儲(chǔ)器的描述，不正確的選項(xiàng)是_D_。A數(shù)據(jù)的寫入和讀出是合用一個(gè)磁頭，稱為讀寫磁頭B磁盤控制器是主機(jī)和磁盤驅(qū)動(dòng)器之間的接口C磁盤的道密度指沿磁盤半徑方向單位長(zhǎng)度上的磁道數(shù)D磁盤記錄面外圈的扇區(qū)比內(nèi)圈的扇區(qū)要長(zhǎng)，因此每個(gè)扇區(qū)記錄的信息也要多二、填空題共30分1、摩爾定律指的是_芯片單位面積上晶體管的數(shù)目_每

4、18個(gè)月翻一番。2、SRAM存儲(chǔ)器的存儲(chǔ)元是_觸發(fā)器_，DRAM存儲(chǔ)器的存儲(chǔ)元是_MOS晶體管和電容器_。3、指令的尋址方式有_順序_尋址方式和_跳躍_尋址方式兩種。4、假設(shè)某機(jī)器有120條指令，平均每條指令由5條微指令組成，其中有一條取指微指令是所有指令公用的。微指令長(zhǎng)度位32bit，那么控制存儲(chǔ)器的容量最少是_15392bit_。5、流水線技術(shù)利用的是_時(shí)間_并行性，超標(biāo)量技術(shù)利用的是_空間_并行性。6、總線的定時(shí)方式中，_異步定時(shí)_適用于快速和慢速功能模塊都連接到同一總線的情況，_同步定時(shí)_適用于總線長(zhǎng)度較短、各功能模塊速度比擬接近的情況。7、總線仲裁方式有_分布式仲裁_和集中式仲裁。集

5、中式仲裁又分為三種，分別是_鏈?zhǔn)讲樵兎绞絖，_計(jì)數(shù)器定時(shí)查詢方式_，和_獨(dú)立請(qǐng)求方式_。8、Infiniband是一個(gè)高性能的_I/O_標(biāo)準(zhǔn)，是一種基于_開關(guān)_的體系構(gòu)造。9、PCI采用的是_同步_時(shí)序協(xié)議和_集中式_仲裁策略，其根本傳輸機(jī)制是_猝發(fā)式傳送_。10、采用串行接口進(jìn)展字符傳送，假設(shè)波特率為3600波特，字符傳送速率為400字符/秒，那么每個(gè)字符包含_9_bit。11、讀寫操作時(shí)，磁盤是恒_角速_旋轉(zhuǎn)，光盤是恒_線速_旋轉(zhuǎn)。12、某磁盤存儲(chǔ)器有20個(gè)可用盤面，每個(gè)盤面有200個(gè)磁道，每個(gè)磁道均記錄18000B信息，最小磁道直徑是240mm，最大磁道直徑是340mm，是那么該磁盤存儲(chǔ)

6、器的道密度為_4道/mm_，柱面數(shù)為_200_，磁盤總?cè)萘繛開72000000B_。13、某磁盤存儲(chǔ)器轉(zhuǎn)速為6000RPM，平均找道時(shí)間為12ms，數(shù)據(jù)傳輸率為1KB/ms，那么讀出磁盤上連續(xù)存放的1MB數(shù)據(jù)需要的平均時(shí)間是_1041ms_。三、簡(jiǎn)答題每題3分，共12分2、什么是程序的局部性原理.程序總是趨向于使用最近使用過(guò)的數(shù)據(jù)和指令，包括程序的時(shí)間局部性和程序的空間局部性。1程序的時(shí)間局部性：指程序即將用到的信息可能就是目前正在使用的信息。2程序的空間局部性：指程序即將用到的信息可能與目前正在使用的信息在空間上相鄰或者臨近。4、在多總線構(gòu)造中有三種總線HOST總線、PCI總線和LEGACY

7、總線和三種橋北橋、南橋和PCI/LEGACY橋，請(qǐng)說(shuō)出這三種橋分別連接的是哪些總線.北橋連接HOST總線和PCI總線，南橋連接PCI總線和PCI總線，PCI/LEGACY橋連接PCI總線和LEGACY總線。四、設(shè)有浮點(diǎn)數(shù)x=23×(+11/16)，y24×(-13/16)，階碼用4位含一位符號(hào)位補(bǔ)碼表示，尾數(shù)用5位含一位符號(hào)位補(bǔ)碼表示，求真值x/y=.要求1寫出x，y的浮點(diǎn)數(shù)表示，2用補(bǔ)碼加減交替法完成尾數(shù)除法運(yùn)算。111/16=0.1011，故x的浮點(diǎn)數(shù)表示為001101011-13/16=1.1101，故y的浮點(diǎn)數(shù)表示為0100100112現(xiàn)依然用x和y表示其尾數(shù)，那么

8、x=0.1011，y=-0.1101，用補(bǔ)碼加減交替法進(jìn)展x/y的尾數(shù)運(yùn)算如下：1.微操作命令和微操作答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實(shí)現(xiàn)的最根本操作。2.快速緩沖存儲(chǔ)器答：快速緩沖存儲(chǔ)器是為了提高訪存速度，在CPU和主存之間增設(shè)的高速存儲(chǔ)器，它對(duì)用戶是透明的。只要將CPU最近期需用的信息從主存調(diào)入緩存，這樣CPU每次只須訪問(wèn)快速緩存就可到達(dá)訪問(wèn)主存的目的，從而提高了訪存速度。五、有一個(gè)2048K×16位的存儲(chǔ)器，由假設(shè)干片256K×8位的DRAM芯片構(gòu)成。問(wèn)：1需要多少片DRAM芯片.2該存儲(chǔ)器需要多少字節(jié)地址位.3畫出該存儲(chǔ)器與CPU連接的

9、構(gòu)造圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ*和R/W*。1需要DRAM芯片數(shù)=2048K×16位/(256K×8位)=162該存儲(chǔ)器容量為2048K×16位=4096KB，4096K=212，故需要12個(gè)字節(jié)地址位(22)3存儲(chǔ)器與CPU連接的構(gòu)造圖七、設(shè)某機(jī)的指令格式、有關(guān)存放器和主存內(nèi)容如下，X為尋址方式，D為形式地址，請(qǐng)?jiān)谙卤碇刑钊胗行У刂稥及操作數(shù)的值。答案如下：八、以下圖所示為單總線CPU內(nèi)部框圖，其中R0R3為通用存放器，ALU具有加、減運(yùn)算功能。完成以下問(wèn)題：10分1說(shuō)明圖中IR,PC,AR,DR,Y,Z存放器的作用。2畫出加法

10、指令SUB R1,(R2)的指令周期流程圖，其中“(Ri)表示存放器間接尋址，指令左邊的操作數(shù)為目的操作數(shù)。答案如下：1IR為指令存放器，PC為程序計(jì)數(shù)器，AR為內(nèi)存地址暫存器，DR為內(nèi)存數(shù)據(jù)暫存器，Y用于暫存ALU的一個(gè)操作數(shù)，Z用于暫存ALU的運(yùn)算結(jié)果。2SUB R1,(R2)的指令周期流程圖如下：2、當(dāng)機(jī)器字長(zhǎng)一定時(shí)，_B_越長(zhǎng)，浮點(diǎn)數(shù)表示的X圍越大，精度越低。A階符 B階碼C尾符 D尾數(shù)3、以下關(guān)于cache地址映射的描述，不正確的選項(xiàng)是_D_。A全相聯(lián)映射方式中，主存的一個(gè)塊可能存放到cache中任意一行B直接映射方式中，主存的一個(gè)塊只能存放在cache的一個(gè)特定行C全相聯(lián)映射方式的

11、cache利用率高，直接映射方式的cache利用率低D組相聯(lián)映射方式是全相聯(lián)映射和直接映射方式的折中方案，即主存中的一個(gè)塊放到cache的哪個(gè)組是靈活的，而放到該組的哪個(gè)行是固定的。4、CPU響應(yīng)中斷的時(shí)間是_C_。A中斷源提出請(qǐng)求B取指周期完畢C執(zhí)行周期完畢D間址周期完畢5、分支預(yù)測(cè)的目的是為了_D_。A提高轉(zhuǎn)移指令的執(zhí)行速度B提高每條指令的流水執(zhí)行速度C提高程序的正確性D提高指令預(yù)取的成功率6、在堆棧尋址中，設(shè)A為累加器，SP為堆棧指示器，Msp為SP指示的棧頂單元。如果進(jìn)棧操作順序是：SP-1SP，AMsp；那么出棧操作的順序應(yīng)是_A_。AMspA，SP+1SPBSP+1SP，MspAC

12、SP-1SP，MspADMspA，SP-1SP7、中斷處理過(guò)程中，_A_是由硬件完成。A關(guān)中斷B開中斷C保存CPU現(xiàn)場(chǎng)D恢復(fù)CPU現(xiàn)場(chǎng)8、以下說(shuō)法中正確的選項(xiàng)是_D_。A多體穿插存儲(chǔ)器主要解決擴(kuò)大容量問(wèn)題。BCache地址空間是主存地址空間的一局部。C主存都是由易失性的隨機(jī)讀寫存儲(chǔ)器構(gòu)成的。DCache的功能全部由硬件實(shí)現(xiàn)。9、計(jì)算機(jī)操作的最小單位時(shí)間是_A_。A時(shí)鐘周期B指令周期CCPU周期D中斷周期。1、假設(shè)機(jī)器數(shù)為補(bǔ)碼，某存放器中的內(nèi)容為BF(十六進(jìn)制)，那么該存放器存儲(chǔ)的數(shù)據(jù)真值是_-65_(用十進(jìn)制表示)。2、多模塊穿插存儲(chǔ)器中，地址在模塊中的安排方式有_順序_和_穿插_兩種。3、c

13、ache存儲(chǔ)周期為20ns，主存存儲(chǔ)周期為220ns，cache/主存系統(tǒng)平均訪問(wèn)時(shí)間為60ns，那么cache命中率是_80%_。4、假設(shè)某機(jī)器有120條指令，平均每條指令由5條微指令組成，其中有一條取指微指令是所有指令公用的。微指令長(zhǎng)度位32bit，那么控制存儲(chǔ)器的容量最少是_15392bit_。5、流水線中存在的三種相關(guān)沖突分別是_資源相關(guān)_，_數(shù)據(jù)相關(guān)_和_控制相關(guān)6、按總線仲裁電路的位置不同，總線總裁分為_集中式_仲裁和_分布式_仲裁。7、設(shè)字長(zhǎng)8位含1位符號(hào)位，那么原碼定點(diǎn)小數(shù)能表示的絕對(duì)值最大負(fù)數(shù)是_-1-2-78、在組合邏輯控制器中，微操作控制信號(hào)由 _時(shí)序_、_狀態(tài)

14、條件_和_指令決定。9、有四位數(shù)P1P2P3P4采用偶校驗(yàn)，其校驗(yàn)位C的表達(dá)式為_P1異或 P2異或P3異或P4_。10、在不改變中斷響應(yīng)優(yōu)先級(jí)次序的條件下，通過(guò)_中斷屏蔽_可以改變中斷處理次序。三、浮點(diǎn)數(shù)標(biāo)準(zhǔn)IEEE754的規(guī)格化數(shù)表示方式為(-1)s*1.m*2e-127，其中s為符號(hào)位，m為尾數(shù)，e為階碼，32位浮點(diǎn)數(shù)的s、e、m分別占1，8，23bit，請(qǐng)寫出以下十進(jìn)制數(shù)的IEEE754標(biāo)準(zhǔn)的32位浮點(diǎn)規(guī)格化數(shù)。(1) 25/64(2) -35/128答：25/64=(0.00011001)2=(1.1001x2-4)2-35/64=(-0.00100011)2=(-1.00011x2

15、-3)2故25/64的IEEE754標(biāo)準(zhǔn)的32位浮點(diǎn)規(guī)格化數(shù)為：0,01111011,000000-35/64的IEEE754標(biāo)準(zhǔn)的32位浮點(diǎn)規(guī)格化數(shù)為：1,00111110,000000四、x=0.1011，y=0.1101，求x÷y用補(bǔ)碼加減交替法進(jìn)展運(yùn)算。1、假定以下字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是_D_。A 11001011 B 11010110 C 11000001 D 110010012、在機(jī)器數(shù)_B_中，零的表示是唯一的。A 原碼 B 補(bǔ)碼 C 移碼 D 反碼3、某機(jī)字長(zhǎng)32位，存儲(chǔ)容量64MB，假設(shè)按字編址，它的尋址X圍是_C_。A 8M

16、B 16MB C 16M D 8MB4、采用虛擬存儲(chǔ)器的主要目的是_B_。A 提高主存儲(chǔ)器的存取速度； B 擴(kuò)大主存儲(chǔ)器的存儲(chǔ)空間，并能進(jìn)展自動(dòng)管理和調(diào)度；C 提高外存儲(chǔ)器的存取速度； D 擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間；5、微程序控制器中，機(jī)器指令與微指令的關(guān)系是_B_。A 每一條機(jī)器指令由一條微指令來(lái)執(zhí)行；B 每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行；C 一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行；D 一條微指令由假設(shè)干條機(jī)器指令組成；6、同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因?yàn)橥絺鬏擾C_。A 不需要應(yīng)答信號(hào)； B 總線長(zhǎng)度較短；C 用一個(gè)公共時(shí)鐘信號(hào)進(jìn)展同步； D 各部件存

17、取時(shí)間較為接近；7、計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器系統(tǒng)是指_D_。A RAM存儲(chǔ)器B ROM存儲(chǔ)器C主存儲(chǔ)器 D cache、主存儲(chǔ)器和外存儲(chǔ)器8、存儲(chǔ)單元是指_B_。A 存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元 B 存放一個(gè)機(jī)器字的所有存儲(chǔ)元集合C 存放一個(gè)字節(jié)的所有存儲(chǔ)元集合 D 存放兩個(gè)字節(jié)的所有存儲(chǔ)元集合；9、雙端口存儲(chǔ)器所以能高速進(jìn)展讀 / 寫，是因?yàn)椴捎胈B_。A 高速芯片 B 兩套相互獨(dú)立的讀寫電路 C 流水技術(shù) D 新型器件10、描述流水CPU根本概念正確的句子是_D_。A.流水CPU是以空間并行性為原理構(gòu)造的處理器B.流水CPU一定是RISC機(jī)器C.流水CPU一定是多媒體CPUD.流水CPU是一種

18、非常經(jīng)濟(jì)而實(shí)用的時(shí)間并行技術(shù)二、填空題共25 分 每空 1 分1、·諾依曼計(jì)算機(jī)在硬件上是由控制器、存儲(chǔ)器、運(yùn)算器、輸入設(shè)備、輸出設(shè)備五大局部構(gòu)成。2、IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由符號(hào)位S_、階碼E、尾數(shù)M三個(gè)域組成。其中階碼E的值等于指數(shù)的_真值e_加上一個(gè)固定_偏移位_。3、根據(jù)地址格式不同，虛擬存儲(chǔ)器分為_頁(yè)式_、_段式_和_段頁(yè)式_三種。4、CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫做_指令周期_，它常用假設(shè)干個(gè)_機(jī)器周期_來(lái)表示，而后者又包含有假設(shè)干個(gè)_時(shí)鐘周期_。5、對(duì)存儲(chǔ)器的要求是_容量大，速度快_，_本錢低。為了解決這方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系構(gòu)造。6、

19、指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)性能的重要因素，它的格式和_功能_不僅直接影響到機(jī)器的硬件構(gòu)造而且也影響到系統(tǒng)軟件。7、CPU中至少有如下六類存放器_指令_存放器，_程序_計(jì)數(shù)器，_地址_存放器，通用存放器，狀態(tài)條件存放器，緩沖存放器。三、簡(jiǎn)答題共20分1、什么是RISC.RISC指令系統(tǒng)的特點(diǎn)是什么.答： RISC是精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，它有以下特點(diǎn)：（1） 選取使用頻率最高的一些簡(jiǎn)單指令，以及很有用但不復(fù)雜的指令。（2） 指令長(zhǎng)度固定，指令格式種類少，尋址方式種類少。（3） 只有取數(shù)/存數(shù)指令訪問(wèn)存儲(chǔ)器，其余指令的操作都在存放器之間進(jìn)展。（4） 大局部指令在一個(gè)機(jī)器周期內(nèi)完成。（5） CPU中通用存

20、放器數(shù)量相當(dāng)多。（6） 以硬布線控制為主，不用或少用微指令碼控制。（7） 一般用高級(jí)語(yǔ)言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時(shí)間。2、簡(jiǎn)述控制器的根本功能.8分答：一臺(tái)電子計(jì)算機(jī)根本上可以劃分為兩大局部-控制器和執(zhí)行部件，控制器就是控制部件，運(yùn)算器、存儲(chǔ)器、外設(shè)對(duì)控制器來(lái)說(shuō)就是執(zhí)行部件?？刂破骶哂腥缦滤膫€(gè)方面的根本功能：1指令控制，程序的順序控制，稱為指令控制。2操作控制，管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號(hào)，把各種操作信號(hào)送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)展動(dòng)作。3時(shí)間控制，對(duì)各種操作實(shí)施時(shí)間上的定時(shí)，稱為時(shí)間控制。4數(shù)據(jù)控制，所謂數(shù)據(jù)加工，就是對(duì)數(shù)據(jù)進(jìn)展算術(shù)運(yùn)算和邏輯

21、運(yùn)算處理。3、CPU響應(yīng)中斷應(yīng)具備哪些條件.畫出中斷處理過(guò)程流程圖。8分條件：1在CPU中的中斷屏蔽觸發(fā)器IM必須是開放的。(2外設(shè)有中斷請(qǐng)求時(shí)，中斷請(qǐng)求觸發(fā)器IR必須處于“1”狀態(tài)，保持中斷請(qǐng)求信號(hào)。3外設(shè)接口中中斷允許觸發(fā)器EI必須為“1，這樣才能把外設(shè)中斷請(qǐng)求送至CPU。4當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令完畢的最后一個(gè)機(jī)器周期響應(yīng)中斷。四、有兩個(gè)浮點(diǎn)數(shù) x=2(+01)2(-0.111)2 Y=2(+01)2(+0.101)2 ，設(shè)階碼2位，階符1位，數(shù)符1位，尾數(shù)3位，用補(bǔ)碼運(yùn)算規(guī)那么計(jì)算x-y的值。1) 設(shè)Sx為x的尾數(shù)，Sy為y的尾數(shù)，那么Sx=(-0.111)2 Sx補(bǔ)=1.001Sy=(+0.101)2 S