高速電路設(shè)計(jì)

1、高速數(shù)字電路設(shè)計(jì)及EMC、EMI考慮l主題:1.高速電路設(shè)計(jì)；2.EMC、EMI考慮l本次講座中將介紹到的內(nèi)容：1.微帶線(xiàn)、帶狀線(xiàn)的設(shè)計(jì)概念 2.常見(jiàn)的電路匹配措施 3.高速電路設(shè)計(jì)的一般原則和調(diào)試方法 l電磁兼容考慮 （下一次交流）l高速數(shù)字信號(hào)的概念 1.高速數(shù)字信號(hào)由信號(hào)的邊沿速度決定 2.上升時(shí)間小于4倍信號(hào)傳輸時(shí)延可視為高速信號(hào) 3.另一個(gè)角度理解：非穩(wěn)定時(shí)間在1/4周期以上 l2.1微帶線(xiàn)（Microstrip） l2.2帶狀線(xiàn)（Stripline） l2.3印制板的經(jīng)驗(yàn)設(shè)計(jì)數(shù)據(jù) l2.4同軸線(xiàn)（Coaxial Cable） l2.5雙絞線(xiàn)（Twisted-pair Cable）

2、l微帶線(xiàn)的模型：l微帶線(xiàn)的決定參數(shù)：W,t,h,rl微帶線(xiàn)的相關(guān)參數(shù)：特征阻抗、傳輸延遲、固有電容、固有電感（見(jiàn)下一頁(yè)）l規(guī)律規(guī)律：微帶線(xiàn)傳輸延遲只與板材的介質(zhì)參數(shù)和線(xiàn)長(zhǎng)有關(guān)，而與板厚、線(xiàn)寬、特征阻抗等無(wú)關(guān)。l經(jīng) 驗(yàn) 參 數(shù)經(jīng) 驗(yàn) 參 數(shù) ： 微 帶 線(xiàn) 的 傳 輸 延 遲 為0.145nS/inchl帶狀線(xiàn)的模型：l帶狀線(xiàn)的決定參數(shù)：W,t,h,rl帶狀線(xiàn)的相關(guān)參數(shù)：特征阻抗、傳輸延遲、固有電容、固有電感（下一頁(yè)）l規(guī)律：帶狀線(xiàn)傳輸延遲只與板材的介質(zhì)參數(shù)和線(xiàn)長(zhǎng)有關(guān)，而與板厚、線(xiàn)寬、特征阻抗等無(wú)關(guān)。l經(jīng) 驗(yàn) 參 數(shù) ： 帶 狀 線(xiàn) 的 傳 輸 延 遲 為0.185nS/inchl常用印制電路板

3、的材料：FR-4（r在4.55之間）l75微帶線(xiàn)：wh；50微帶線(xiàn)：w2h；25微帶線(xiàn)：w3.5h；l75帶狀線(xiàn)：w0.125h；50帶狀線(xiàn)：w0.333h；l雙面電路板一般厚度：1.68mm（66mil），銅層厚度：0.05mm（2mil）l四層板一般總厚度（中間厚，兩邊薄型）：1.58mm（62mil），中間厚度：0.9mm（35mil）上下夾層厚度：0.33mm（14mil），銅皮厚度：0.05mm（2mil）線(xiàn)寬8mil10mil 12mil 18mil 24mil 30mil 50mil雙面1351291231121039679四層79736855463923l同軸線(xiàn)的模型： l同軸

4、線(xiàn)的決定參數(shù)：d1,d2,rl同軸線(xiàn)的相關(guān)參數(shù)：特征阻抗、傳輸延遲 l規(guī)律：同軸線(xiàn)傳輸延遲只與電纜的介質(zhì)參數(shù)和線(xiàn)長(zhǎng)有關(guān)，而與線(xiàn)內(nèi)徑、線(xiàn)外徑、特征阻抗等無(wú)關(guān)。線(xiàn)外徑越細(xì)，特征阻抗越??；線(xiàn)內(nèi)徑越細(xì)，趨膚效應(yīng)越明顯。l經(jīng)驗(yàn)參數(shù)：一般的寬頻同軸線(xiàn)一空氣為介質(zhì)，50同軸線(xiàn)外徑/內(nèi)徑2.3，75同軸線(xiàn)外徑/內(nèi)徑3.5。插入介質(zhì)時(shí)，可以將同軸線(xiàn)的外徑減少，但增加了插入損耗，限制了頻帶。常用50同軸線(xiàn)使用空心骨架方法，75同軸線(xiàn)使用插入介質(zhì)的方法。l雙絞線(xiàn)的模型： l雙絞線(xiàn)的決定參數(shù)：d,S,r l雙絞線(xiàn)的相關(guān)參數(shù)：特征阻抗、傳輸延遲 l規(guī)律：雙絞線(xiàn)傳輸延遲只與電纜的介質(zhì)參數(shù)和線(xiàn)長(zhǎng)有關(guān)，而與線(xiàn)內(nèi)徑、線(xiàn)間距離、

5、特征阻抗等無(wú)關(guān)。l經(jīng)驗(yàn)參數(shù)：一般雙絞線(xiàn)特征阻抗為100，膠合的越緊密，特征阻抗越均勻；平行線(xiàn)也可以看作是一種松膠合的雙絞線(xiàn)，一般電視上的平行線(xiàn)特征阻抗為300 常見(jiàn)的高速數(shù)字電路有l(wèi)ECL（Emitter Coupled Logic）、lCML（Current Mode Logic）、lGTL（Gunning Transceiver Logic）、lBTL（Backplane Transceiver Logic）、lTTL（Tansistor Tansistor Logic）、lHCMOS（High-speed Complementary Metal Oxide Secmiconductor）

6、、lLVDS（Low Voltage Differential Signaling）l等等而我們?cè)O(shè)計(jì)中常用到的是后面三種 l驅(qū)動(dòng)能力強(qiáng)，高電平輸出電流可達(dá)32mA，低電平灌入電流可達(dá)64mA；高電平輸出電阻一般為30，低電平輸出阻抗低達(dá)10以下。l有阻尼輸出現(xiàn)象（輸出匹配電阻大概33左右），高低電平電流均為12mA。l速度較快，上升時(shí)間在幾個(gè)nS范圍內(nèi)，觸發(fā)翻轉(zhuǎn)頻率可達(dá)100MHz以上，但是pin to pin時(shí)延常在10nS左右。l常用的高速TTL器件一般為AC、F、ACT、AL、等系列，F(xiàn)系列速度最高，但功耗也最大，帶T的系列是低壓3.3V器件。l驅(qū)動(dòng)能力較強(qiáng)，電平范圍可達(dá)電源電壓，高低電

7、平驅(qū)動(dòng)能力均等，輸出阻抗在幾個(gè)到20之間。l阻尼現(xiàn)象不明顯（輸出匹配電阻有傳輸線(xiàn)特征阻抗決定）l速度快，上升時(shí)間在1、2nS到10、20nS都有，速度差異較大。l常用的HCOMS器件有74HC、HCT、HCU。帶T的系列是低壓3.3V器件，帶U的系列是輸出不帶緩沖的。一般的專(zhuān)用芯片輸入輸出均采用HCOMS電路來(lái)達(dá)到降低功耗的目的，而HCOMS電路的輸入都兼容TTL電平輸入。 lLVDS電路是采用差分形式平衡傳輸極高速的數(shù)字信號(hào)。l為了降低相互干擾，采用了低壓傳輸技術(shù)和終端匹配技術(shù)，達(dá)到一對(duì)普通雙絞線(xiàn)上傳輸?shù)腅MC、EMI最佳、最快、最省傳輸媒體成本的傳輸方案，l但是LVDS驅(qū)動(dòng)芯片的價(jià)格都不低

8、。 l4.1電路適配、失配概念 電路匹配的目的 、反射現(xiàn)象的產(chǎn)生電路不匹配的后果 l4.2終端匹配措施 l4.3源端匹配措施 l電路匹配的目的：防止各種反射現(xiàn)象，使得接收端在一定的噪聲容限下可以接受信息。l反射現(xiàn)象的產(chǎn)生：傳輸過(guò)程中任何的不均勻現(xiàn)象，如阻抗變化、直角走線(xiàn)等都會(huì)引起信號(hào)在傳輸線(xiàn)上來(lái)回反射。反射的結(jié)果對(duì)模擬信號(hào)的表現(xiàn)是形成駐波，對(duì)數(shù)字信號(hào)表現(xiàn)為沿跳地方的振鈴和過(guò)沖。l電路不匹配的后果：形成強(qiáng)烈的電磁干擾，經(jīng)常出現(xiàn)數(shù)據(jù)誤判現(xiàn)象，嚴(yán)重的話(huà)對(duì)輸入器件會(huì)造成永久性的損壞。 振鈴和過(guò)沖 反射原理l終端匹配的原則是使得終端負(fù)載電阻盡量接近傳輸線(xiàn)的特征阻抗。l直流匹配方法：直流匹配方法：使得傳輸

9、終端的上升、下降沿均勻匹配，適用于非周期信號(hào)。 l使得傳輸終端某一頻率范圍內(nèi)負(fù)載均勻，適用于時(shí)鐘信號(hào)等周期性較強(qiáng)的信號(hào).l對(duì)于周期性不強(qiáng)的信號(hào)（如幀脈沖），不建議使用交流匹配措施差分直流匹配 差分交流匹配l源端匹配的原則是使得信號(hào)源端的輸出阻抗與傳輸線(xiàn)的特征阻抗接近。避免反射回來(lái)的信號(hào)進(jìn)入源端器件。l匹配方法：一般器件有自己的輸出電阻，所以串入電阻R一般小于Z0 l5.1同步邏輯設(shè)計(jì) l5.2適當(dāng)?shù)囊胧?l5.3對(duì)極高速的信號(hào)采用對(duì)稱(chēng)傳輸 l5.4了解每一根高速信號(hào)的電流環(huán)路l5.5信號(hào)布線(xiàn)是否滿(mǎn)足微帶線(xiàn)、帶狀線(xiàn)條件 l5.6重視電源濾波 l5.7沿跳信號(hào)考慮走線(xiàn)延時(shí) l5.8高速信號(hào)測(cè)試

10、方法 l5.9噪聲容限的概念 l5.10地反彈現(xiàn)象 l5.11連接器件對(duì)高速系統(tǒng)的影響 l高速邏輯電路的最有設(shè)計(jì)：盡量使用一個(gè)同步系統(tǒng)時(shí)鐘來(lái)產(chǎn)生各種邏輯，盡量避免依賴(lài)于時(shí)延來(lái)設(shè)計(jì)系統(tǒng)，避免采用異步邏輯設(shè)計(jì)。l輸入輸出建議使用同步時(shí)鐘進(jìn)行采集；內(nèi)部狀態(tài)機(jī)制全部使用同步跳轉(zhuǎn)；時(shí)鐘切換使用互鎖電路，避免毛刺產(chǎn)生；功能屏蔽使用ENA信號(hào)，不能在時(shí)鐘端作與或邏輯。 有問(wèn)題的同步電路 建議使用的同步控制 l了解器件的輸入、輸出結(jié)構(gòu)（IBIS模型），選用適當(dāng)?shù)钠ヅ潆娐返耐瑫r(shí)，考慮節(jié)省功耗和一定的電路噪聲容限下，可以適當(dāng)?shù)囊胧?。l在考慮功耗的情況下可以引入一定的失配，取R1/R2=1.5Z0，即符合TTL

11、的噪聲容限，又可節(jié)省一定功耗。l一般極高速信號(hào)頻率范圍：100MHz以上，建議選用互補(bǔ)對(duì)稱(chēng)邏輯，以降低對(duì)電源的要求。l原因：高速信號(hào)非平衡傳輸對(duì)電源地平面噪聲影響大。 l對(duì)高速信號(hào)地回流路徑分析。l原則：回流面積越小干擾越少。1.對(duì)于低頻信號(hào)，電流流經(jīng)電阻最小的路徑（直線(xiàn)路徑）2.對(duì)于高頻信號(hào)，電流回流經(jīng)過(guò)電感最小的路徑（也就是環(huán)路面積最小的路徑，最小電感回流路徑正好在信號(hào)導(dǎo)線(xiàn)下面） 高低頻信號(hào)回流比較 高頻電流回流密度高頻回流電流的相互干擾l注意信號(hào)布線(xiàn)模型類(lèi)型，高速信號(hào)要有回流地相配（不是屏蔽地）l微帶線(xiàn)一般使用在雙面板、四層板l帶狀線(xiàn)只用于6層板或者8層板，4層板不建議使用l信號(hào)布線(xiàn)注意

12、特征阻抗l器件輸如注意串聯(lián)匹配電阻作保護(hù)，特別是板間連接（使用排線(xiàn)連接型的）l去耦電容和隔離電感的布局位置和參數(shù)選擇要謹(jǐn)慎。l芯片間使用低阻抗的地平面連接l電源引線(xiàn)盡量短而粗l電源和地平面之間應(yīng)該滿(mǎn)足交流低阻通路條件，使用適當(dāng)?shù)呐月冯娙輑在大電流電源線(xiàn)上串接共模扼流圈（Common Mode Choke）抑制共模干擾l電源走線(xiàn)與地平面平行，中間避免形成電源環(huán)路布線(xiàn)l在滿(mǎn)足速度要求的情況下，盡量選擇速度低一點(diǎn)的（沿跳時(shí)間長(zhǎng)的），l高速信號(hào)走線(xiàn)時(shí)延對(duì)沿跳信號(hào)的影響主要是引起相位抖動(dòng)，造成沿跳到達(dá)每個(gè)器件的時(shí)間不同時(shí)。l沿跳敏感的信號(hào)注意走線(xiàn)，建議走圓角l注意滿(mǎn)足傳輸線(xiàn)條件l同時(shí)注意屏蔽措施 l選用

13、50輸入阻抗的測(cè)量設(shè)備，寬頻帶的探頭（10檔比1檔頻帶要寬）來(lái)測(cè)量高速信號(hào)。l選擇好測(cè)量點(diǎn)，不同的測(cè)試點(diǎn)位置測(cè)量結(jié)果有所不同。 l注意測(cè)試的接地點(diǎn)選擇，越靠近測(cè)試點(diǎn)的地平面越好l注意儀器的增益帶寬級(jí)，頻率越高放大不能越大l容限是為了補(bǔ)償數(shù)字信號(hào)在實(shí)際系統(tǒng)中不夠理想的傳輸和接收。 l產(chǎn)生原因：l1 直流電流在不同器件的地平面之間會(huì)形成電位差，因此發(fā)送接收器件都有一定的參考地電位差。l2 高速回流電流在地平面電感上會(huì)產(chǎn)生突發(fā)地電壓降，引起器件間地電勢(shì)差。l3 相鄰信號(hào)線(xiàn)通過(guò)電容耦合或者互感引入串?dāng)_，疊加在接收器件上。l4 傳輸中振鈴、反射等使得信號(hào)畸變。5.某些器件地閾值電壓會(huì)隨溫度、適度變化。 l概念：由于輸出的高速開(kāi)關(guān)引起內(nèi)部參考地平面的電壓偏移。l影響：對(duì)發(fā)送影響不大，主要影響接收器件，相當(dāng)于疊加在輸入信號(hào)上的一個(gè)噪聲信號(hào)。l幾種封裝型號(hào)的引線(xiàn)電感舉例：DIP 14DIP 68PLCC68SOP 148nH35nH7nH0.1Hl 降低開(kāi)關(guān)速度。l增加地引線(xiàn)，特別是芯片內(nèi)部多個(gè)地線(xiàn)引出引腳，在印制板上分開(kāi)接地。l對(duì)輸入電路分配一個(gè)地參考引腳（一般高速芯片接口都有）l采用差分輸入方式連接器件要注意以下事項(xiàng)：l互感（引起串?dāng)_）、串連電感（引起時(shí)延）、寄生電容（引起畸變）l接插件的選擇，傳輸線(xiàn)的選型，板間、機(jī)