半導體存儲器

1、第七章第七章 半導體存儲器半導體存儲器半導體存儲器是能存儲大量二值信息的半導體器件。半導體存儲器是能存儲大量二值信息的半導體器件。存儲器性能指標：存儲容量（存儲器性能指標：存儲容量（109位位/片）、存取速度（片）、存取速度（10ns）半導體存儲器分類半導體存儲器分類從存取功能分：只讀存儲器從存取功能分：只讀存儲器ROM、隨機存儲器、隨機存儲器RAM只讀存儲器：掩模只讀存儲器：掩模ROM 、PROM可編程只讀存儲器、可編程只讀存儲器、 EPROM可擦除可編程只讀存儲器可擦除可編程只讀存儲器隨機存儲器：靜態(tài)隨機存儲器：靜態(tài)RAM（SRAM）、）、 動態(tài)動態(tài)RAM（DRAM）從制造工藝分：雙極型和

2、從制造工藝分：雙極型和MOS(CMOS)型型7.1只讀存儲器（只讀存儲器（ROM）1掩模掩模ROM存儲數(shù)據(jù)在出廠時已經(jīng)固化在掩模板里，只能讀出。存儲數(shù)據(jù)在出廠時已經(jīng)固化在掩模板里，只能讀出。 ROM的電路結(jié)構(gòu)：的電路結(jié)構(gòu)：3部分：存儲矩陣、地址譯碼器和輸出緩沖器。部分：存儲矩陣、地址譯碼器和輸出緩沖器。存儲矩陣：由許多存儲單元排列組成，存儲單元可以存放存儲矩陣：由許多存儲單元排列組成，存儲單元可以存放1位二值代碼，位二值代碼，每一個或每一組存儲單元有一個唯一的地址代碼。每一個或每一組存儲單元有一個唯一的地址代碼。地址譯碼器：將輸入的地址代碼譯成控制信號，將存儲器中指定單元地址譯碼器：將輸入的地

3、址代碼譯成控制信號，將存儲器中指定單元的數(shù)據(jù)送到輸出緩沖器。的數(shù)據(jù)送到輸出緩沖器。輸出緩沖器：提高存儲器的帶負載能力，輸出緩沖器：提高存儲器的帶負載能力，輸出狀態(tài)的三態(tài)控制，與總線連接。輸出狀態(tài)的三態(tài)控制，與總線連接。（1）二極管存儲單元）二極管存儲單元ROM電路電路2位地址輸入碼、位地址輸入碼、4位數(shù)據(jù)輸出位數(shù)據(jù)輸出地址譯碼器：地址譯碼器：4個與門組成，個與門組成，輸出輸出4條字線條字線W0-W3地址線地址線A1A0=00 W0=1字線被選中字線被選中存儲矩陣：存儲矩陣：4個或門組成編碼器個或門組成編碼器當字線當字線Wi高電平時，高電平時，數(shù)據(jù)線（位線）上輸數(shù)據(jù)線（位線）上輸出出4位碼位碼D

4、0-D3，有二極管的存儲單元為有二極管的存儲單元為1，二極管導通，二極管導通，Di高電平。高電平。無二極管存儲無二極管存儲0。字線和位線的交叉點字線和位線的交叉點是一個存儲單元。是一個存儲單元。00111A1 A0D3 D2 D1 D0W0W1W2W30 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 0 數(shù)據(jù)輸出，輸出緩沖器輸出數(shù)據(jù)輸出，輸出緩沖器輸出標準邏輯電平。標準邏輯電平。字線和位線的交叉點是一個存儲單元。字線和位線的交叉點是一個存儲單元。存儲容量：存儲容量：存儲單元數(shù)目存儲單元數(shù)目=字數(shù)字數(shù)位數(shù)（字長）位數(shù)（字長） 44 4位位00EN（2）MOS管存儲單元

5、管存儲單元ROM電路電路字線字線Wi=1 MOS管導通，管導通，有管存有管存1，無管存，無管存0。A1 A0D3 D2 D1 D0W0W1W2W30 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 02可編程只讀存儲器（可編程只讀存儲器（PROM）Programmable ROM 設計者自設計者自己寫入，一次性寫入。熔絲型己寫入，一次性寫入。熔絲型PROM由三極管和快速熔斷絲組由三極管和快速熔斷絲組成，成，PROM所有存儲單元都存入所有存儲單元都存入1， 寫入寫入0時，將熔絲燒斷。時，將熔絲燒斷。在編程時首先輸入地址代碼，找在編程時首先輸入地址代碼，找出要寫出要寫0的

6、單元地址，的單元地址，使使VCC和選中的字線（和選中的字線（Wi=1）提高）提高到編程所要求的高電平，到編程所要求的高電平，同時在編程單元的位線上加入編同時在編程單元的位線上加入編程脈沖（程脈沖（20V，持續(xù)十幾微秒），持續(xù)十幾微秒），穩(wěn)壓管穩(wěn)壓管DZ導通，寫入放大器的輸導通，寫入放大器的輸出為低電平、低內(nèi)阻狀態(tài)，有較出為低電平、低內(nèi)阻狀態(tài)，有較大的脈沖電流流過熔絲，將其熔大的脈沖電流流過熔絲，將其熔斷。斷。正常工作時，讀出放大器正常工作時，讀出放大器AR輸出輸出的高電平不足以使的高電平不足以使DZ導通，導通，AW不不工作。工作。013可擦除的可編程只讀存儲器（可擦除的可編程只讀存儲器（EPR

7、OM） Erasable Programmable ROM與與PROM區(qū)別是采用不同的存儲單元，存儲的數(shù)據(jù)可以擦除重寫。區(qū)別是采用不同的存儲單元，存儲的數(shù)據(jù)可以擦除重寫。用紫外線、電信號可擦除，新一代的電信號可擦除的可編程用紫外線、電信號可擦除，新一代的電信號可擦除的可編程ROM快快閃存儲器（閃存儲器（Flash Memory）。）。SIMOS管是一個管是一個N溝道增強型的溝道增強型的MOS管，管，有兩個重疊的柵極，控制柵有兩個重疊的柵極，控制柵Gc和浮置柵和浮置柵Gf?？刂茤趴刂茤臛c用于控制讀寫，浮置柵用于控制讀寫，浮置柵Gf長期保存長期保存注入電荷。注入電荷。當漏源之間加高電壓（當漏源之

8、間加高電壓（+20-+25V）時，將發(fā)生）時，將發(fā)生雪崩擊穿，同時在控制柵雪崩擊穿，同時在控制柵Gc加高電壓脈沖（加高電壓脈沖（+25V, 50ms），），速度較高的電子穿越速度較高的電子穿越SiO2絕緣層到達浮置柵絕緣層到達浮置柵Gf，形成注入電荷。，形成注入電荷。漏源極間的高電壓去掉后，注入的電荷被漏源極間的高電壓去掉后，注入的電荷被SiO2絕緣層包圍，絕緣層包圍，沒有放電通路，長久保存（沒有放電通路，長久保存（+125，70%保存保存10年以上）。年以上）。注入電荷的注入電荷的SIMOS管寫入管寫入1，沒有注入電荷的，沒有注入電荷的SIMOS管為管為0。浮柵未注入電荷：控制柵浮柵未注入電

9、荷：控制柵Gc正常高電平，漏正常高電平，漏-源之間產(chǎn)生導電溝道，源之間產(chǎn)生導電溝道， SIMOS管導通。管導通。浮柵注入電荷：控制柵浮柵注入電荷：控制柵Gc加更高電平，抵消注入負電荷影響，才能形成漏加更高電平，抵消注入負電荷影響，才能形成漏-源源之間導電溝道，控制柵之間導電溝道，控制柵Gc加正常高電平，加正常高電平，SIMOS管不導通。管不導通。字線字線Wi=1正常高電平，寫入正常高電平，寫入1的的SIMOS管不導管不導通，寫入通，寫入0的的SIMOS管導通。管導通。擦除：用紫外線或擦除：用紫外線或X射線照射射線照射SIMOS管的柵極管的柵極氧化層，氧化層，SiO2層中產(chǎn)生電子層中產(chǎn)生電子-空

10、穴對，為浮置柵空穴對，為浮置柵上的電荷提供放電通道。擦除時間上的電荷提供放電通道。擦除時間20-30分鐘。分鐘。7.2隨機存儲器（隨機存儲器（RAM）Random-Access Memories隨機讀隨機讀/寫存儲器，讀寫靈活，掉電后數(shù)據(jù)丟失。寫存儲器，讀寫靈活，掉電后數(shù)據(jù)丟失。RAM分為靜態(tài)分為靜態(tài)SRAM（Static RAMs）和）和 動態(tài)動態(tài)DRAM（Dynamic RAM）兩大類。）兩大類。（1）SRAM電路結(jié)構(gòu)和工作原理電路結(jié)構(gòu)和工作原理三部分組成三部分組成存儲矩陣：由許多存儲單元排列組成，每個存儲矩陣：由許多存儲單元排列組成，每個存儲單元存儲一位二值數(shù)據(jù)，在譯碼器和存儲單元存儲一

11、位二值數(shù)據(jù)，在譯碼器和讀讀/寫控制電路的控制下，可以寫入和讀出。寫控制電路的控制下，可以寫入和讀出。地址譯碼器：分為行地址譯碼器和列地址譯地址譯碼器：分為行地址譯碼器和列地址譯碼器。碼器。行地址譯碼器：選中一行存儲單元，將地址行地址譯碼器：選中一行存儲單元，將地址代碼譯成一條字線的高、低電平信號。代碼譯成一條字線的高、低電平信號。列地址譯碼器：將地址代碼的一部分譯成位列地址譯碼器：將地址代碼的一部分譯成位線上的輸出高、低電平信號，從字線選中的線上的輸出高、低電平信號，從字線選中的一行存儲單元中再選一行存儲單元中再選1位（或幾位），被選中的單元可以進行讀位（或幾位），被選中的單元可以進行讀/寫操

12、作。寫操作。讀讀/寫控制電路：控制電路的讀寫控制電路：控制電路的讀/寫操作。寫操作。 讀操作，讀操作， 寫操作。寫操作。片選信號片選信號 ： 選中芯片，正常讀選中芯片，正常讀/寫操作。寫操作。 沒有選中該片，所有的輸入沒有選中該片，所有的輸入/輸出端均為高阻態(tài)，不能進行讀輸出端均為高阻態(tài)，不能進行讀/寫操作。寫操作。1/WR0/WRCS0CS1CS10244位位RAM實例實例 1k4存儲單元存儲單元 4096個存儲單元排列成個存儲單元排列成64行行64列矩陣，列矩陣，10（210=1024）位地址碼分為兩組，）位地址碼分為兩組，A3A86位地址碼是行譯碼，從位地址碼是行譯碼，從64行存儲單元選

13、出一行，另外行存儲單元選出一行，另外4位地址碼是列譯碼，從選中的行找出位地址碼是列譯碼，從選中的行找出4個存儲單元。個存儲單元。I/O1I/O4是數(shù)據(jù)輸入是數(shù)據(jù)輸入/輸出端。讀輸出端。讀/寫操作在寫操作在 和和 信號的信號的控制下進行?？刂葡逻M行。當當 、 讀出狀態(tài)，選中的讀出狀態(tài)，選中的4個單元的數(shù)據(jù)被送到個單元的數(shù)據(jù)被送到I/O1I/O4。當當 、 寫操作，加到寫操作，加到I/O1I/O4端的輸入數(shù)據(jù)被端的輸入數(shù)據(jù)被寫入寫入 指定的指定的4個存儲單元。個存儲單元。若若 ，所有的，所有的I/O端處于禁止態(tài)，與外部總線隔離。端處于禁止態(tài)，與外部總線隔離。1/WRWR/CS0CS0CS0/WR1

14、CSSRAM的靜態(tài)存儲單元的靜態(tài)存儲單元6個個N溝道增強型溝道增強型MOS管組成的靜態(tài)存儲管組成的靜態(tài)存儲單元，單元，T1-T4管組成管組成SR鎖存器，記憶一位鎖存器，記憶一位二值代碼。二值代碼。設：設：Q=0，T3截止，截止， ，T1導通。導通。（T1-T2反相器反相器 T3-T4反相器）反相器）T5-T8門控管，做模擬開關(guān)。門控管，做模擬開關(guān)。位線位線Bj和和 ，Xi=1 T5、T6導通導通QBj， Xi=0 T5、T6截止截止QBj斷開。斷開。Yj=1 T7、T8導通導通 存儲單元與讀存儲單元與讀/寫放大寫放大器連接。器連接。 A1導通、導通、A2A3截止，截止，QBjA1I/O讀出，讀

15、出， A1截止、截止、A2A3導通，導通，I/OA2BjQ寫入數(shù)據(jù)寫入數(shù)據(jù)DI/OA3取非取非 寫入寫入jBjBQ0CS1/WR0/WR0CSQBjD1QSCBCSCSCBvvDRAM的動態(tài)存儲單元的動態(tài)存儲單元現(xiàn)有的現(xiàn)有的RAM大都是大都是DRAM。 單管動態(tài)存儲單元結(jié)構(gòu)最簡單，集成度高。單管動態(tài)存儲單元結(jié)構(gòu)最簡單，集成度高。由一個由一個N溝道增強型溝道增強型MOS管管T和電容和電容CS組成。組成。寫操作：字線寫操作：字線X=1，T導通，導通，位線上的數(shù)據(jù)位線上的數(shù)據(jù)DBTTCS存入信息。存入信息。讀操作：讀操作：字線字線X=1，T導通，導通，CSTT CB提供電荷，提供電荷，使位線上獲得讀

16、出的信號電平。使位線上獲得讀出的信號電平。設設CS上存有正電荷，上存有正電荷，v CS電壓為高電平，電壓為高電平，而位線電位而位線電位vB=0，執(zhí)行，執(zhí)行讀操作后位線電平上升為：讀操作后位線電平上升為：CBCS 位線上讀出電壓信號很小。如果位線上讀出電壓信號很小。如果vCS=5V=5V，CS/ /CB=1/50=1/50，位線上讀出的信號只有位線上讀出的信號只有0.1V0.1V，讀出后，讀出后CS上的電壓也只剩上的電壓也只剩0.1V0.1V，這是一種破壞性讀出。這是一種破壞性讀出。DRAMDRAM設有靈敏讀出放大器，將讀出信號放大，設有靈敏讀出放大器，將讀出信號放大，再將原存儲的信號恢復。再將

17、原存儲的信號恢復。DRAM用電容存儲信息，需要定時刷新。用電容存儲信息，需要定時刷新。DRAM中的刷新操作是通過按行依次執(zhí)行一次讀操作來實現(xiàn)的，刷新時輸出被置中的刷新操作是通過按行依次執(zhí)行一次讀操作來實現(xiàn)的，刷新時輸出被置成高阻態(tài)。成高阻態(tài)。7.3 存儲器容量的擴展存儲器容量的擴展（1）位擴展）位擴展 ROM或或RAM字數(shù)夠用，每個字的位數(shù)不夠用。字數(shù)夠用，每個字的位數(shù)不夠用。用用8片片10241位的位的RAM接成接成10248位的位的RAM芯片。芯片。將將8片所有地址線、片所有地址線、R/W、CS分別并聯(lián)，每片分別并聯(lián)，每片I/O輸出一位碼。輸出一位碼。總的存儲容量擴大總的存儲容量擴大8倍。

18、倍。 ROM與與RAM擴展方法相同擴展方法相同。計算地址線計算地址線 210=1024 n=1010位地址碼位地址碼 28=256 8位地址碼，位地址碼，增加兩位地址碼增加兩位地址碼A9A8，接，接2/4線譯碼器。線譯碼器。如果如果A9A8=00，片，片1選中，選中， A9A8=01片片2選中，選中，。譯碼器的譯碼輸出低電平控制譯碼器的譯碼輸出低電平控制4 4片片RAMRAM的的CS端。端。R/W和和A7 A0并聯(lián)。并聯(lián)。將將4片片RAM的數(shù)據(jù)輸出端的數(shù)據(jù)輸出端I/O0I/O7并接。并接。同時采用位擴展和字擴展：同時采用位擴展和字擴展：2564 擴展為擴展為10248 8計算存儲單元的總?cè)萘浚?/p>

19、擴展前后的總?cè)萘肯嗟?。計算存儲單元的總?cè)萘浚瑪U展前后的總?cè)萘肯嗟?。?564）4 42=2=10248 8需要需要8 8片片2564的芯片的芯片。（2）字擴展）字擴展4片片2568擴展成擴展成10248 7.47.4用存儲器實現(xiàn)組合邏輯函數(shù)用存儲器實現(xiàn)組合邏輯函數(shù)（1 1）ROMROM陣列圖陣列圖 ROM陣列可以實現(xiàn)任意組合邏輯函數(shù)，陣列可以實現(xiàn)任意組合邏輯函數(shù)， 有二極管，陣列圖有點，無二極管，無點。有二極管，陣列圖有點，無二極管，無點?；蜿嚵谢蜿嚵蠥1 A0D3 D2 D1 D0W0W1W2W30 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 0與陣列與陣列RO

20、M陣列陣列 Y1=m(3,4,6,7)Y2=m(0,2,3,4,7)PLA陣列陣列 化簡化簡 BCCAmY)7 , 6 , 4 , 3(1CBBCBAmY)7 , 4 , 3 , 2 , 0(215241443141076276321mmABCDDCBAYmmDCBADABCYmmmmBCDADBCDCBAYmmmmCBABCAY將將2561的芯片的芯片括展為括展為10248的芯片，的芯片，先位擴展后字擴展。先位擴展后字擴展。計算需要的芯片數(shù)量，計算需要的芯片數(shù)量，總存儲單元數(shù)相同?？偞鎯卧獢?shù)相同?？偪?結(jié)結(jié)1、ROM的電路結(jié)構(gòu)的電路結(jié)構(gòu)3部分：存儲矩陣、地址譯碼器和輸出緩沖器部分：存儲矩陣、地址譯碼器和輸出緩沖器2、 ROM存儲單元不同：存儲單元不同：二極管、二極管、MOS 管管有熔絲的三極管有熔絲的三極管 叫做叫做PROM,PROM, SIMOS管有浮置柵的