數(shù)字邏輯設(shè)計第5章蘭京川

1、1 1第第5 5章章 組合邏輯設(shè)計實踐組合邏輯設(shè)計實踐文檔標(biāo)準(zhǔn)和電路定時文檔標(biāo)準(zhǔn)和電路定時常用的中規(guī)模組合邏輯器件常用的中規(guī)模組合邏輯器件數(shù)字邏輯設(shè)計及應(yīng)用數(shù)字邏輯設(shè)計及應(yīng)用2 2內(nèi)容回顧內(nèi)容回顧5.1 文檔標(biāo)準(zhǔn)文檔標(biāo)準(zhǔn)信號名和有效電平信號名和有效電平5.2 電路定時電路定時傳播延遲傳播延遲定時圖、定時分析定時圖、定時分析3 3信號名、信號名、 有效電平、引腳的有效電平有效電平、引腳的有效電平信號命名方法信號命名方法：應(yīng)具有特定含義，如采用：應(yīng)具有特定含義，如采用READY、 GO、ERROR等。等。信號的有效電平信號的有效電平： 信號應(yīng)有與之對應(yīng)的有效平，如果信號應(yīng)有與之對應(yīng)的有效平，如果

2、在高電平時完成信號的命名動作（如在高電平時完成信號的命名動作（如 READY），或表示命名的含義（如），或表示命名的含義（如 ERROR），則稱信號高電平有效，反），則稱信號高電平有效，反 之，則稱低電平有效。信號的名稱通之，則稱低電平有效。信號的名稱通 常包含有效電平的信息。如常包含有效電平的信息。如READY_L4 4引腳的有效電平引腳的有效電平：信號的有效電平是與其對應(yīng)的電路：信號的有效電平是與其對應(yīng)的電路 輸入輸出引腳的有效電平一致的。輸入輸出引腳的有效電平一致的。 引腳的有效電平的表示方法是：以引腳的有效電平的表示方法是：以 圈表示低電平有效。無圈表示高電圈表示低電平有效。無圈表示高

3、電 平有效，并認(rèn)為：平有效，并認(rèn)為：電路的邏輯功能電路的邏輯功能 僅發(fā)生于邏輯符號的框內(nèi)，反向圈僅發(fā)生于邏輯符號的框內(nèi)，反向圈 僅表示有效電平。僅表示有效電平。理解理解P223圖圖5-7所表示的含義。所表示的含義。5 5定時圖、傳播延遲定時圖、傳播延遲定時圖：表明信號作為時間函數(shù)的邏輯行為。提供的最定時圖：表明信號作為時間函數(shù)的邏輯行為。提供的最 重要信息：重要信息：輸入與輸出之間的傳播延遲。輸入與輸出之間的傳播延遲。傳播延遲：定義為通路輸入端的變化引起通路輸出端所傳播延遲：定義為通路輸入端的變化引起通路輸出端所 需要的時間。需要的時間。6 6YXFxY延遲分析：延遲分析：解釋表解釋表5-2

4、86（2級）（級）（3級）含義級）含義隨堂練習(xí)：習(xí)題隨堂練習(xí)：習(xí)題5.13異或門電路符號之一異或門電路符號之一P290圖圖5-737 7常用中規(guī)模組合邏輯電路常用中規(guī)模組合邏輯電路譯碼器譯碼器編碼器編碼器多路復(fù)用器多路復(fù)用器奇偶校驗奇偶校驗比較器比較器加法器加法器使能使能輸入輸入編碼編碼輸出輸出編碼編碼映射映射8 85.4 5.4 譯碼器（譯碼器（decoderdecoder）二進(jìn)制譯碼器二進(jìn)制譯碼器使能使能輸入輸入編碼編碼輸出輸出編碼編碼映射映射n位二進(jìn)制碼位二進(jìn)制碼2n中取中取1碼碼2-42-4譯碼器譯碼器Y0Y1Y2Y3I0I1ENYi = EN mi 0 X X 0 0 0 0 1 0

5、 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0輸輸 入入EN I1 I2輸輸 出出 Y3 Y2 Y1 Y02-42-4二進(jìn)制譯碼器真值表二進(jìn)制譯碼器真值表當(dāng)使能端有效時當(dāng)使能端有效時Yi = mi9 9 74x139 EN1010低位低位高位高位Yi = EN miG1G2A_LG2B_LENYi_L = Yi = ( EN mi )EN = G1 G2A G2B = G1 G2A_L G2B_L Y0_LY1_LY7_LY2_LY3_LY4_LY5_LY6_LEN11 11N0N1N2N3EN_L+5VD0_LD7_LD8_LD15_

6、L用用7474x138x138設(shè)計設(shè)計4-16譯碼器譯碼器思路：思路： 16 16個輸出需要個輸出需要 片片7474x138x138？Y0Y7ABCG1G2AG2BY0Y7ABCG1G2AG2BU1U2 任何時刻只有任何時刻只有一片在工作。一片在工作。 4 4個輸入中，個輸入中，哪些位控制片選哪些位控制片選哪些位控制輸入哪些位控制輸入1212思考：用思考：用7474x138x138設(shè)計設(shè)計 5 5-32 譯碼器譯碼器3232個輸出需要多少片個輸出需要多少片7474x138x138？控制任何時刻只有一片工作控制任何時刻只有一片工作 利用使能端利用使能端5 5個輸入的低個輸入的低3 3位控制輸入位

7、控制輸入5 5個輸入的高個輸入的高2 2位控制片選位控制片選 利用利用 2 2-4 譯碼器譯碼器P252 圖圖5391313用譯碼器和邏輯門實現(xiàn)邏輯函數(shù)用譯碼器和邏輯門實現(xiàn)邏輯函數(shù)F = (X,Y,Z) (0,3,6,7) = (X,Y,Z) (1,2,4,5)對于二進(jìn)制譯碼器：對于二進(jìn)制譯碼器：Yi = EN mi 當(dāng)使能端有效時，當(dāng)使能端有效時，Yi = mi對低電平有效輸出：對低電平有效輸出：Yi_L = Yi 當(dāng)使能端有效時，當(dāng)使能端有效時，Yi_L = mi = MiABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x1381414用譯碼器和邏輯門實現(xiàn)邏輯函數(shù)用譯碼器和邏輯門

8、實現(xiàn)邏輯函數(shù)ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138F+5VF = (X,Y,Z) (0,3,6,7)當(dāng)使能端有效時當(dāng)使能端有效時Yi = mi1515用譯碼器和邏輯門實現(xiàn)邏輯函數(shù)用譯碼器和邏輯門實現(xiàn)邏輯函數(shù)ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VFF = (X,Y,Z) (0,3,6,7)1616= M1 M2 M4 M5= m1 m2 m4 m5F = (X,Y,Z) ( 1, 2, 4, 5 )ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VF1717二十進(jìn)制譯碼器二十進(jìn)制譯碼器輸入：輸入

9、：BCDBCD碼碼輸出：十中取一碼輸出：十中取一碼Y0Y9I0I1I2I3多余的多余的6 6個狀態(tài)如何處理？個狀態(tài)如何處理？輸出均無效：拒絕輸出均無效：拒絕“翻譯翻譯”作為任意項處理作為任意項處理 電路內(nèi)部結(jié)構(gòu)簡單電路內(nèi)部結(jié)構(gòu)簡單1818二二- -十十進(jìn)進(jìn)制制譯譯碼碼器器0 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1

10、 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1I3 I2 I1 I00123456789Y0_L Y9_L偽偽碼碼任任 意意 項項1919七

11、段顯示譯碼器七段顯示譯碼器abcdefg dp公共陰極公共陰極abcdefgdp常用的有：常用的有：半導(dǎo)體數(shù)碼管（半導(dǎo)體數(shù)碼管（LEDLED）液晶數(shù)碼管（液晶數(shù)碼管（LCDLCD）abcdefg dp公共陽極公共陽極2020七段顯示譯碼器七段顯示譯碼器輸入信號：輸入信號：BCD碼（用碼（用A3A2A1A0表示）表示）輸出：七段碼（的驅(qū)動信號）輸出：七段碼（的驅(qū)動信號）a g 1 表示亮，表示亮，0 表示滅表示滅abcdefg1111110110110100111112121七七段段顯顯示示譯譯碼碼器器的的真真值值表表0 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 00 1

12、 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0A3 A2 A1 A0a b c d

13、 e f g01234567891011121314152222BCD - 七段顯示譯碼器的卡諾圖七段顯示譯碼器的卡諾圖Ya = A3A2A2A0 + A3A1 + A2A0Yb = A3A1 + A2A1A0 + A2A1A02323BCD - 七段顯示譯碼器的卡諾圖七段顯示譯碼器的卡諾圖Yc = A3A2 + A2A1A0Yd = A2A1A0 + A2A1A0 + A2A1A02424BCD - 七段顯示譯碼器的卡諾圖七段顯示譯碼器的卡諾圖Ye = A2A1 + A0Yf = A3A2A0 + A1A0 + A2A12525BCD - 七段顯示譯碼器的卡諾圖七段顯示譯碼器的卡諾圖Yg =

14、 A3A2A1 + A2A1A0邏輯圖：邏輯圖：P261 圖圖5452626回顧：組合電路的綜合回顧：組合電路的綜合要求設(shè)計一個七段顯示譯碼器要求設(shè)計一個七段顯示譯碼器邏輯抽象，得到真值表邏輯抽象，得到真值表選擇器件類型選擇器件類型采用基本門電路實現(xiàn)，利用卡諾圖化簡采用基本門電路實現(xiàn)，利用卡諾圖化簡采用二進(jìn)制譯碼器實現(xiàn)，變換為標(biāo)準(zhǔn)和形式采用二進(jìn)制譯碼器實現(xiàn)，變換為標(biāo)準(zhǔn)和形式電路處理，得到電路圖電路處理，得到電路圖27275.5 5.5 編碼器（編碼器（encoderencoder）二進(jìn)制二進(jìn)制編碼器編碼器A0A1A2I0I1I71 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0

15、0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0 1 0 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1 0 10 0 0 0 0 0 1 0 1 1 00 0 0 0 0 0 0 1 1 1 1I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A03 3位二進(jìn)制編碼器的真值表位二進(jìn)制編碼器的真值表2n個個輸輸入入n個個輸輸出出28285.5 5.5 編碼器（編碼器（encoderencoder）A0 = I1 + I3 + I5 + I7A1 = I2 + I3 + I6 + I7A2 = I4 + I5 +

16、 I6 + I7前提：任何時刻只有前提：任何時刻只有 一個輸入端有效。一個輸入端有效。問題：當(dāng)某時刻出問題：當(dāng)某時刻出現(xiàn)多個輸入有效？現(xiàn)多個輸入有效？優(yōu)先級（優(yōu)先級（prioritypriority）1 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0 1 0 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1 0 10 0 0 0 0 0 1 0 1 1 00 0 0 0 0 0 0 1 1 1 1I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0

17、3 3位二進(jìn)制編碼器的真值表位二進(jìn)制編碼器的真值表2929優(yōu)先編碼器優(yōu)先編碼器A2A1A0IDLEI7I6I5I4I3I2I1I0將將 I0I7 轉(zhuǎn)換為轉(zhuǎn)換為 H0H7，保證其中，任何時刻只有一個有效保證其中，任何時刻只有一個有效H7 = I7H6 = I6 I7H5 = I5 I6 I7H0 = I0 I1 I2 I6 I7A2 = H4 + H5 + H6 + H7A1 = H2 + H3 + H6 + H7A0 = H1 + H3 + H5 + H7數(shù)大優(yōu)先數(shù)大優(yōu)先 如果沒有輸入有效，則如果沒有輸入有效，則 IDLE 為為1 IDLE = I1 I2 I6 I73030輸輸入入輸輸出出使

18、能輸出，用于級聯(lián)使能輸出，用于級聯(lián)EO選通輸出選通輸出GSEI_L有效有效沒有輸入請求沒有輸入請求EO_L有效有效使能輸入使能輸入EIEI_L有效有效有輸入請求有輸入請求GS_L有效有效P265 P265 圖圖5 550 50 表表5 523233131A2A1A0GSEOEII7I0A2A1A0GSEOEII7I0Q15_LQ8_LQ7_LQ0_LY0Y1Y2Y3GS2 2個個7474x148x148級聯(lián)為級聯(lián)為16164 4優(yōu)先編碼器優(yōu)先編碼器3232輸入：由輸入：由8 86464，需需8 8片片7474x148x148每片優(yōu)先級不同（怎樣實現(xiàn)？）每片優(yōu)先級不同（怎樣實現(xiàn)？） 保證高位無輸

19、入時，次高位才工作保證高位無輸入時，次高位才工作 高位芯片的高位芯片的EOEO端接次高位芯片的端接次高位芯片的EIEI端端用用8-38-3優(yōu)先編碼器優(yōu)先編碼器7474x148x148級聯(lián)為級聯(lián)為64-664-6優(yōu)先編碼器優(yōu)先編碼器A2A1A0GSEOEII7I0片間優(yōu)先級的編碼片間優(yōu)先級的編碼 利用第利用第9 9片片7474x148x148 每片的每片的GSGS端接到第端接到第9 9片的輸入端片的輸入端 第第9 9片的輸出作為高片的輸出作為高3 3位（位（RA5RA5RA3RA3）片內(nèi)優(yōu)先級片內(nèi)優(yōu)先級片間優(yōu)先級片間優(yōu)先級 輸出：輸出：6 6位位低低3 3位位高高3 3位位8 8片輸出片輸出A2

20、A2A0A0通過或門作為通過或門作為最終輸出的低最終輸出的低3 3位位RA2RA2RA0RA03333分析判定優(yōu)先級電路：（利用分析判定優(yōu)先級電路：（利用7474x148x148 ） 8個個_電平有效輸入電平有效輸入I0_LI7_L，_的優(yōu)先級最高的優(yōu)先級最高 地址輸出地址輸出A2A0，_電平有效電平有效 若輸出若輸出AVALID高電平有效，則表示高電平有效，則表示_A2A1A0GSEOEI74x148I7I0I0_LI7_LA2A1A0AVALID低低I0_L至少有一個輸入有效至少有一個輸入有效高高P328 5.4834345.6 5.6 三態(tài)器件三態(tài)器件三態(tài)緩沖器（三態(tài)驅(qū)動器）三態(tài)緩沖器（

21、三態(tài)驅(qū)動器）7474x125x125：低電平使能，輸出不反相低電平使能，輸出不反相7474x126x126：高電平使能，輸出不反相高電平使能，輸出不反相獨立使能獨立使能7474x541x541：兩個公共使能端，低電平使能，兩個公共使能端，低電平使能， 施密特觸發(fā)輸入，輸出不反相（施密特觸發(fā)輸入，輸出不反相（P272P272圖圖5-575-57） 標(biāo)準(zhǔn)標(biāo)準(zhǔn)SSISSI和和MSIMSI三態(tài)緩沖器三態(tài)緩沖器3535ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSSRC0SSRC1SSRC2沖突（沖突（fightingfighting）利用使能端進(jìn)行時序控

22、制利用使能端進(jìn)行時序控制三態(tài)器件允許信號共享單個三態(tài)器件允許信號共享單個“同線同線”（party line）典型的三態(tài)器件，進(jìn)入高阻態(tài)比離開高阻態(tài)快典型的三態(tài)器件，進(jìn)入高阻態(tài)比離開高阻態(tài)快P0P1P7SDATA3636EN1EN2_L, EN3_Lmax(tpLZmax, tpHZmax)min(tpZLmin, tpZHmin)SSRC2:001237SDATAP0P1P2P3P7截止時間截止時間3737A1A8G1G2Y1Y774x541DB0:7A1A8G1G2Y1Y774x541數(shù)據(jù)總線（數(shù)據(jù)總線（ Data BusData Bus ）的表示法）的表示法3838A1B1DIR利用三態(tài)緩

23、沖器實現(xiàn)數(shù)據(jù)雙向傳送利用三態(tài)緩沖器實現(xiàn)數(shù)據(jù)雙向傳送總線收發(fā)總線收發(fā) P273P273圖圖5 55959DIRG_L39395.7 5.7 多路復(fù)用器（多路復(fù)用器（multiplexermultiplexer）又稱多路開關(guān)、數(shù)據(jù)選擇器（縮寫：又稱多路開關(guān)、數(shù)據(jù)選擇器（縮寫：mux） 在選擇控制信號的作用下，在選擇控制信號的作用下， 從多個輸入數(shù)據(jù)中選擇其中一個作為輸出。從多個輸入數(shù)據(jù)中選擇其中一個作為輸出。ENSELD0Dn-1YEnable 使能使能Select 選擇選擇n個個1位數(shù)據(jù)源位數(shù)據(jù)源數(shù)據(jù)輸出（數(shù)據(jù)輸出（1位）位） 10niiiDmENYENSELD0Dn-1Y使能使能選擇選擇n個個

24、b位數(shù)據(jù)源位數(shù)據(jù)源數(shù)據(jù)輸出（數(shù)據(jù)輸出（b位）位）4040EN_L C B A Y Y_L1 X X X0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1 0 1D0 D0D1 D1D2 D2D3 D3D4 D4D5 D5D6 D6D7 D78輸入輸入1位多路復(fù)用器位多路復(fù)用器74x151真值表真值表ABC4141輸入輸入G_L S1 X0 00 1 0 0 0 01A 2A 3A 4A1B 2B 3B 4B2輸入輸入4位多路復(fù)用器位多路復(fù)用器74x157真值表真值表輸出輸出1Y 2Y 3Y 4Y1A2A3A4A42421G_L 2G

25、_L B A 1Y 2Y1 1 X X0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 1 0 01C0 2C01C1 2C11C2 2C21C3 2C31C0 01C1 01C2 01C3 0 0 2C0 0 2C1 0 2C2 0 2C34輸入輸入2位多路復(fù)用器位多路復(fù)用器74x153真值表真值表雙雙4 4選選1 1AB1G2G4343擴(kuò)展多路復(fù)用器擴(kuò)展多路復(fù)用器擴(kuò)展位擴(kuò)展位如何實現(xiàn)如何實現(xiàn)8輸入，輸入，16位多路復(fù)用器？位多路復(fù)用器？由由8輸入輸入1位位8輸入輸入16位位需

26、要需要16片片74x151， 每片處理輸入輸出中的每片處理輸入輸出中的1位位選擇端連接到每片的選擇端連接到每片的C,B,A注意：選擇端的扇出能力注意：選擇端的扇出能力 （驅(qū)動（驅(qū)動16個負(fù)載）個負(fù)載）ENYYABCD0D74444擴(kuò)展多路復(fù)用器擴(kuò)展多路復(fù)用器擴(kuò)展數(shù)據(jù)輸入端的數(shù)目擴(kuò)展數(shù)據(jù)輸入端的數(shù)目如何實現(xiàn)如何實現(xiàn)32輸入，輸入，1位多路復(fù)用器？位多路復(fù)用器？數(shù)據(jù)輸入由數(shù)據(jù)輸入由832，需，需4片片如何控制選擇輸入端？如何控制選擇輸入端？ 分為：高位低位分為：高位低位高位譯碼器進(jìn)行片選高位譯碼器進(jìn)行片選低位接到每片的低位接到每片的C,B,A4片輸出用或門得最終輸出片輸出用或門得最終輸出ENYYA

27、BCD0D74545D0D1D2D3D4D5D6D7A0A1A2Y用雙用雙4選選1數(shù)據(jù)選擇器構(gòu)成數(shù)據(jù)選擇器構(gòu)成8選選1一位數(shù)據(jù)選擇器數(shù)據(jù)選擇器4646用數(shù)據(jù)選擇器設(shè)計組合邏輯電路用數(shù)據(jù)選擇器設(shè)計組合邏輯電路 10niiiDmENY當(dāng)使能端有效時，當(dāng)使能端有效時， 10niiiDmY最小項之和形式最小項之和形式ENABCD0D1D2D3D4D5D6D7YY74x151實現(xiàn)邏輯函數(shù)實現(xiàn)邏輯函數(shù) F = F = (A,B,C)(A,B,C)(0,1,3,7)(0,1,3,7)CBAVCCF4747YZWX00 01 11 10000111101111111YWX00 01 11 100110ZZZZ

28、Z0思考：利用思考：利用7474x151x151實現(xiàn)邏輯函數(shù)實現(xiàn)邏輯函數(shù)F = F = (W,X,Y,Z)(W,X,Y,Z)(0,1,3,7,9,13,14)(0,1,3,7,9,13,14)降維：由降維：由4 4維維3 3維維4848ENABCD0D1D2D3D4D5D6D7YY74x151VCCYXWFZ利用利用7474x151x151實現(xiàn)實現(xiàn)F = F = (W,X,Y,Z)(W,X,Y,Z)(0,1,3,7,9,13,14)(0,1,3,7,9,13,14)0 2 6 4 1 3 7 5 YWX00 01 11 100110ZZZZZ0說明：用具有說明：用具有n位地址位地址輸入端的多路

29、復(fù)用器，輸入端的多路復(fù)用器，可以產(chǎn)生任何形式的輸可以產(chǎn)生任何形式的輸入變量數(shù)不大于入變量數(shù)不大于n+1的的組合邏輯函數(shù)。組合邏輯函數(shù)。4949多路分配器（多路分配器（demultiplexerdemultiplexer）把輸入數(shù)據(jù)送到把輸入數(shù)據(jù)送到m個目的地之一個目的地之一多路多路復(fù)用器復(fù)用器SRCASRCBSRCZ多路多路分配器分配器BUSDSTADSTBDSTZSRCSELDSTSELDST : destinationSRC : sourceSEL : select5050利用帶使能端的二進(jìn)制譯碼器作為多路分配器利用帶使能端的二進(jìn)制譯碼器作為多路分配器ABCG1G2AG2BY0Y1Y2Y3

30、Y4Y5Y6Y774x138DST0_LDST7_L數(shù)據(jù)輸入數(shù)據(jù)輸入 SRCEN_L利用利用7474x139x139實現(xiàn)實現(xiàn)2 2位位4 4輸出多路分配器（輸出多路分配器（P285P285）DSTSEL0DSTSEL1DSTSEL2地址地址選擇選擇 利用使能端作為數(shù)據(jù)輸入端利用使能端作為數(shù)據(jù)輸入端數(shù)據(jù)輸入數(shù)據(jù)輸入 SRCEN_L51515.8 5.8 奇偶校驗電路奇偶校驗電路奇校驗電路奇校驗電路（odd-parity circuit）如果輸入有奇數(shù)個如果輸入有奇數(shù)個1，則輸出為，則輸出為1。偶校驗電路偶校驗電路（even-parity circuit）如果輸入有偶數(shù)個如果輸入有偶數(shù)個1，則輸出

31、為，則輸出為1。回顧：用什么可以判斷回顧：用什么可以判斷1 1的個數(shù)？的個數(shù)？A0 A1 An = 1 變量為變量為1的個數(shù)是奇數(shù)的個數(shù)是奇數(shù)0 變量為變量為1的個數(shù)是偶數(shù)的個數(shù)是偶數(shù)奇校驗電路的輸出反相就得到偶校驗電路奇校驗電路的輸出反相就得到偶校驗電路n個異或門級聯(lián)，形成具有個異或門級聯(lián)，形成具有n+1個輸入和單一輸出的電路個輸入和單一輸出的電路5252回顧異或、同或運算回顧異或、同或運算A B=(A B) A B=A B A B=A B對于異或門、同或門的任何對于異或門、同或門的任何2 2個信號（輸入或輸出）都個信號（輸入或輸出）都可以取反，而不改變結(jié)果的邏輯功能（可以取反，而不改變結(jié)果

32、的邏輯功能（P290 P290 圖圖5-735-73）F=A BABFABFABABFFF=A BF=(A B)F=(A B)5353I1I2I3I4INODD菊花鏈?zhǔn)竭B接菊花鏈?zhǔn)竭B接I1I2I3I4IMINODD樹狀連接樹狀連接9 9位奇偶校驗發(fā)生器位奇偶校驗發(fā)生器7474x280 x280（P291 P291 圖圖5 57575）54549 9位奇偶校驗發(fā)生器位奇偶校驗發(fā)生器7474x280 x280（P291 P291 圖圖5 57575）ABCDEFGHIEVENODD74x2805555奇偶校驗的應(yīng)用奇偶校驗的應(yīng)用用于檢測代碼在傳輸和存儲過程中是否出現(xiàn)差錯用于檢測代碼在傳輸和存儲過程

33、中是否出現(xiàn)差錯AEVENODD74x280HIAEVENODD74x280HI發(fā)發(fā)端端收收端端DB0:7DB0:7ERROR發(fā)端保證有偶數(shù)個發(fā)端保證有偶數(shù)個1 1收端收端 ODD ODD 有效表示出錯有效表示出錯奇數(shù)奇數(shù)EVENEVEN56565.9 5.9 比較器（比較器（comparatorcomparator）比較比較2個二進(jìn)制數(shù)值并指示其是否相等的電路個二進(jìn)制數(shù)值并指示其是否相等的電路等值比較器：檢驗數(shù)值是否相等等值比較器：檢驗數(shù)值是否相等數(shù)值比較器：比較數(shù)值的大小（數(shù)值比較器：比較數(shù)值的大?。?=,B（A=1, B=0）則則 AB=1 可作為輸出信號可作為輸出信號 AB3)LT =

34、EQ GT = ( EQ + GT )或或 (A3 = B3) (A2 = B2) (A1B1)或或 (A3 = B3)(A2 = B2)(A1 = B1) (A0B0)或或 (A3 = B3) (A2B2)A3 B3A2 B2A1 B1A0 B0 +616174x854 4位比較器位比較器74x8574x85A0A1A2A3ALTBINAEQBINAGTBIN級聯(lián)輸入，用于擴(kuò)展級聯(lián)輸入，用于擴(kuò)展ALTBOUT = (AB高位高位A高位高位=B高位高位 & A低位低位B低位低位ABAEQBOUT = (A=B)AEQBINAGTBOUT = (AB) + (A=B)AGTBIN6262比較器的

35、串行擴(kuò)展比較器的串行擴(kuò)展XD11:0YD11:03:07:411:8XY+5VABIABOA0A3B0B374x85ABIABOA0A3B0B374x85ABIABOA0A3B0B374x853 3片片7474x85x85構(gòu)成構(gòu)成1212位比較器位比較器低位低位高位高位6363P0P1P2P3P4P5P6P78 8位比較器位比較器7474x682x682內(nèi)部邏輯圖：內(nèi)部邏輯圖：P300 P300 圖圖3-843-84問題問題1：怎樣表示以下輸出？：怎樣表示以下輸出？ 高電平有效：高電平有效：P DIFF Q 高電平有效：高電平有效：P EQ Q 高電平有效：高電平有效：P GE Q 高電平有效：高電平有效：P LT Q （P301 圖圖5-85）GELT問題問題2：能否擴(kuò)展：能否擴(kuò)展？注意：沒有級聯(lián)輸入端注意：沒有級聯(lián)輸入端64643 3片片7474x682x682構(gòu)成構(gòu)成2424位比較器位比較器P0P7 P=QQ0Q7 PQP0P7 P=QQ0Q7 PQP0P7 P=QQ0Q7 PQ7:015:823:16P23:0Q23:0PEQQPGTQ比較器的并行擴(kuò)展比較器的并行擴(kuò)展P338 6.1.4P340 圖圖6-765655.10 5.10 加法器加法器半加器（半加器（half adderhalf adder）和