AD公司DDS芯片選型

1、概述隨著微電子技術(shù)的飛速發(fā)展，目前高性能的DD6T品不斷推出，主要有AQQualcommSciteg和Stanford等公司單片電路。Qualcom論司推出了DDSS歹U：Q222QQ223QQ2334Q224QQ236&其中Q2368的時鐘頻率為130MHz分辨率為0.03Hz;美國AD公司也相繼推出了他們的DDS系列：AD59嗦列；AD983*系列；AD9850AD9851可以實現(xiàn)線性調(diào)頻的AD9852兩路正交輸出的AD9854面向測試與測量設備、無線基站以及安全通信設備等應用的AD9912低功耗、低成本的AD9913AD995嗦列，具有低功耗，時鐘速率400MHz集成的14位DA

2、G片上RAM相位補償、幅度控制和多芯片同步等功能，AD9951帶高速比較器的AD9952帶RAMft許非線性相位/頻率掃描的AD9953有內(nèi)置高速比較器、RAMffi自動線性頻率掃描的AD9954兩路直接數(shù)字合成器件AD9958四路直接數(shù)字合成）器件AD9959以及DDS核心的QPS醐制器AD9853數(shù)字上變頻器AD9856WAD9857AD公司的DDS系列產(chǎn)品以其較高的性能價格比，目前得到了極為廣泛的應用應用。AD公司DDS芯片選型表型號時鐘(MHZ>DAC(Bits)調(diào)節(jié)字(bits)電源(V)消耗電流(mA)輸出電流(mA)輸出電壓(V)時鐘倍頻比較器I/O接口封裝其它AD5930

3、50024單(2.3to5.5)83.10.8尢尢串TSSOP-20AD5932501024單(2.3to5.5)8n/an/a是尢TSSOP-16AD9830500-""32-單(5)6020T尢尢TQFP-48AD9831"B-0"2單(3.3;3.6;5)541.5尢尢并TQFP-48AD983250"2單(3.3;3.6;5)541.35尢兀串TSSOP-16AD9833-2S-"2B->(2.3'to5.5);5.5""3-0.65尢尢串MSOP-10AD9834"75-U0&qu

4、ot;B-單(2.3to5.5);8.7"30.8尢有出TSSOP-20AD9835"D-U0"2單-40-41.35尢尢TSSOP-16AD98501251032單(3.3;5)96201.5無有并；串SSOP-28AD98511801032單(3;3.3;3.6;5)130201.5是有開;串SSOP-28AD98523001248單(3.3)922201是有開;串LQFP-80AD98543001248單(3.3)1210101是有開;串LQFP-80;TQFP-80AD985810001032多(3.3,5)n/a403.8無無并；串TQFP-ED-100

5、AD98594001032多(1.8,3.3)n/a202.05是無TQFP-EP-48AD991010001432單(1.8;3.3)n/a200.5是無并；串TQFP/EP-100AD99115001032單(1.8)73101.8是-LFCSP-56AD991210001448多(1.8,3.3)394-0.5是有丁LFCSP-64AD99132501032單(1.8)63.54.60.8是無并；串LFCSP-VQ-32AD99514001432多(1.8,3.3);單(1.8)n/a102.05是無'串TQFP-EP-48AD99524001432多(1.8,3.3);單(1.

6、8)n/a102.05是有串TQFP-EP-48AD99534001432多(1.8,3.3);單(1.8)n/a102.05是無串TQFP-EP-48AD99544001432多(1.8,3.3);單(1.8)n/a102.05是有串TQFP-EP-48AD99564001448多(1.8,3.3)n/a102.3無無LFCSP-48AD99585001032多(1.8,3.3)105102.3是-串LFCSP-56AD99595001032多(1.8,3.3)180102.3是-串LFCSP-561DDS原理簡介直接數(shù)字頻率合成（DDS是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)。一

7、個典型的直接數(shù)字頻率合成器由相位累加器、加法器、波形存儲ROMD/A轉(zhuǎn)換器和低通濾波器（LPD構(gòu)成。DDS的原理框圖如圖1所示。累加器圖1DDS原理框圖頻率控制字KN位相位控制字P命參考時鐘fc輸出其中K為頻率控制字、P為相位控制字、fc為參考時鐘頻率、N為相位累加器的字長、D為RO吸據(jù)位及D/A轉(zhuǎn)換器的字長。相位累加器在時鐘fc的控制下以步長K作累加，輸出的N位二進制碼與相位控制字P相加后作為波形ROM勺地址，對波形RO僦行尋址，波形ROha出D位的幅度碼S（n）經(jīng)D/A轉(zhuǎn)換器變成階梯波S（t）,再經(jīng)過低通濾波器平滑后就可以得到合成的信號波形。合成的信號波形形狀取決丁波形RO的存放的幅度碼，

8、因此用DD麗以產(chǎn)生任意波形。這里只用DD故現(xiàn)正弦波的合成作說明介紹：1）頻率預置與調(diào)節(jié)電路K被稱為頻率控制字，也叫相位增量。DDSJ程為fo=fcK/2N（f°為輸出頻率，fc為時鐘頻率）（1）當K=1時，DDS俞出最低頻率（即頻率分辨率）為fc/2N,而DDS的最大輸出頻率由Nyquist采樣定理決定，即fc/2,也就是說K的最大值為2七1。因此，只要N足夠大，DDSM以得到很小的頻率間隔。要改變DDS勺輸出頻率，只要改變頻率控制字K即可。2）相位累加器相位累加器由N位加法器與N位寄存器級聯(lián)構(gòu)成。每來一個時鐘脈沖fc，加法器將頻率控制字K與寄存器輸出的累加相位數(shù)據(jù)相加，再把相加后的

9、結(jié)果送至寄存器的數(shù)據(jù)輸入端。寄存器將加法器在上一個時鐘作用后所產(chǎn)生的相位數(shù)據(jù)反饋到加法器的輸入端；以使加法器在下一個時鐘作用下繼續(xù)與頻率控制字進行相加。這樣，相位累加器在時鐘的作用下，進行相位累加。當相位累加器溢出時，就完成了一個周期的動作。3) 控制相位的加法器通過改變相位控制字P可以控制輸出信號的相位參量。令相位加法器的字長為N,當相位控制字由0躍變到P(P0)時，波形存儲器的輸入為相位累加器的輸出與相位控制字P之和，因而其輸出的幅度編碼相位會增加P/2n,從而使最后的輸出的信號產(chǎn)生相移。4) 波形存儲器用相位累加器輸出的數(shù)據(jù)作為波形存儲器的取樣地址，進行波形的相位-幅值轉(zhuǎn)換，即可在給定的

10、時間上確定輸出波形的抽樣幅值。N位的尋址ROM!當于0°360°的正弦信號離散成具有2n個樣值的序列，若波形ROhWD位數(shù)據(jù)位,則2n個樣值的幅值以D位二進制數(shù)值固化在ROh，按照地址的不同可以輸出相應的正弦信號的幅值。5) D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器的作用是把合成的正弦波數(shù)字量轉(zhuǎn)換成模擬量。正弦幅度量化序列S(n)經(jīng)D/A轉(zhuǎn)換后變成了包絡為正弦波的階梯波S(t)。需要注意的是，頻率合成器對D/A轉(zhuǎn)換器的分辨率有一定的要求，D/A轉(zhuǎn)換器的分辨率越高，合成的正弦S(t)臺階數(shù)就越多，輸出的波形的精度也越高。6) 低通濾波器對D/A輸出的階梯波S(t)進行頻譜分析，可知S(t)中

11、除了主頻f。外，還存在分布在fc,2fc兩邊土f0處的非諧波分量，幅值包絡為辛格函數(shù)。因此，為了取出主頻fo,必須在D/A轉(zhuǎn)換器的輸出端接入截止頻率為fc/2的低通濾波2DDS技術(shù)的特點DD吸術(shù)之所以具有如此廣闊的發(fā)展應用前景，是與DDSK術(shù)的特點分不開的。與直接式頻率合成(DS)、間接式頻率合成(PLL)相比，直接數(shù)字頻率合成具有下述優(yōu)點。1) 頻率切換時間短：DDS勺頻率轉(zhuǎn)換可以近似認為是即時的，這是因為它的相位序列在時間上是離散的，在頻率控制字K改變以后，要經(jīng)一個時鐘周期之后才能按照新的相位增量累加，所以也可以說它的頻率轉(zhuǎn)換時間就是頻率控制字的傳輸時間，即一個時鐘周期Tc=1/fcik。

12、如果飯=10網(wǎng)轉(zhuǎn)換時間即為1OOns,當時鐘頻率進一步提高，轉(zhuǎn)換時間將會更短，但再短也不能少丁數(shù)門電路的延遲時間。目前，集成DDST品的頻率轉(zhuǎn)換時間可達10ns的量級，這是目前常用的鎖相頻率合成技術(shù)無法做到的。2）頻率分辨率高：DDS勺最小頻率步進量就是它的最低輸出頻率，即上f0=f0min=fclk/M=fcik/2村（2）可見只要累加器有足夠的字長，實現(xiàn)非常精密的分辨率沒有多大的困難。例如可以實現(xiàn)Hz、mH加至NHZ勺頻率分辨率，而傳統(tǒng)的頻率合成技術(shù)要實現(xiàn)這樣的頻率分辨率十分困難，甚至是不可能的。3）相位變化連續(xù)：DD教變輸出頻率實際上改變的是每次的相位增量，即改變相位的增長速度。當頻率控

13、制字改變后，它是在已有的積累相位上，再每次累加，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其斜率發(fā)生了突變，因而保持了輸出信號相位的連續(xù)性。這在很多對頻率合成器的相位要求比較嚴格的場合非常有用。4）具有低相位噪聲和低漂移：DDSSK統(tǒng)中合成信號的頻率穩(wěn)定度直接由參考源的頻率穩(wěn)定度決定，合成信號的相位噪聲與參考源的相位噪聲相同。而在大多數(shù)DDS系統(tǒng)應用中，一般由固定的晶振來產(chǎn)生基準頻率，所以其具有極好的相位噪聲和漂移特性。5）易丁集成、易丁調(diào)整：DDS中除了DACffi濾波器之外，幾乎所有的部件都屆丁數(shù)字信號處理器件，不需要任何調(diào)整。當然DDSK術(shù)也有其不可避免的缺點。如：信號雜散比較豐富、輸

14、出信號的頻帶受限等，而這需要在算法或工藝上作進一步改進。下面對AD9851的有關性能予以介紹。AD9851由高速DDSfe路、數(shù)據(jù)輸入寄存器、頻率相位數(shù)據(jù)寄存器、高速D/A轉(zhuǎn)換和比較器組成，內(nèi)部結(jié)構(gòu)如圖3.5所示。VsGND串行并行輸入輸入圖3.5AD9851內(nèi)部結(jié)構(gòu)圖其中，高速DDS電路乂由32位相位累加器和正弦查詢表組成。正弦查詢表內(nèi)存儲了一個周期正弦波的數(shù)字幅度信息，每個地址對應正弦波中。360范圍的一個相位點。每送入一個時鐘脈沖信號，查詢表就把形成的地址信息映射成正弦波幅度信號，然后驅(qū)動D/A轉(zhuǎn)換器輸出模擬量。AD9851系統(tǒng)時鐘的最高頻率可以達到180MHz為了提高系統(tǒng)的電磁兼容能力

15、,AD9851內(nèi)部集成了一個6倍頻器，若外部接入的參考頻率選用20MHz則經(jīng)過AD9851內(nèi)部6倍頻后，系統(tǒng)時鐘的頻率相當丁120MHz由頻率合成公式可計算出，在此頻率下的最大分辨率為(3.1)：f°=120106/232Hz：0.03Hz遠超出本課題100Hz步進的要求。AD9851內(nèi)部有5個8位輸入數(shù)據(jù)寄存器，其中32位用丁裝載頻率控制字FSW單片機通過對32位控制字的賦值可精確控制最終合成的信號頻率f0,FSMf0之間的轉(zhuǎn)換公式為(3.2)fo=fcFSW/232相位控制字為50=Fn/2(Fn為相位控制字)(3.3)頻率控制字可通過并行方式或申行方式裝入到AD9851在并行裝入方式中，需要向數(shù)據(jù)輸入寄存器連續(xù)裝入5次數(shù)據(jù)。由丁DD界用全數(shù)字技術(shù)，因而不可避免會存在雜散干擾，直接影響輸出信號的質(zhì)量。理想DDS的輸出頻譜結(jié)構(gòu)是以sinc()函數(shù)為包絡的離散譜線族，如圖3.6所示。FouTFc-FoSicnalAmplitude2Fc-Fo3Fc-FoFc+Fofc2fc3fc圖3.6