數(shù)據(jù)存儲實驗(Logisim平臺)-計算機組成原理

1、廣州 xx 學(xué)院?計算機組成原理與系統(tǒng)結(jié)構(gòu)?實驗報告成專業(yè)班級計算機實驗日期2021.6.4姓名李學(xué)號實驗名稱數(shù)據(jù)存儲實驗指導(dǎo)老師張報告內(nèi)容包括：實驗?zāi)康摹嶒炘O(shè)備及器材、實驗步驟、實驗數(shù)據(jù)、圖表及曲線處理、實驗小結(jié)等.實驗名稱：數(shù)據(jù)存儲實驗實驗場地：計算機仿真實驗設(shè)備：Logisim 實驗平臺1 實驗?zāi)康?熟悉和了解存儲器組織與總線組成的數(shù)據(jù)通路.2掌握存儲部件在計算機組成中的運用.2 實驗要求1各類觸發(fā)器觸發(fā)器具有兩個穩(wěn)定的狀態(tài),在外加信號的觸發(fā)下,可以從一個穩(wěn)態(tài)翻轉(zhuǎn)為另一穩(wěn)態(tài).這一新的狀態(tài)在觸發(fā)信號去掉后,仍然保持著,一直保存到下一次觸發(fā)信號來到為止,這就是觸發(fā)器的記憶作用,它可以記憶或

2、存儲兩個信息：“0或“1.如圖 1 所示,常見的觸發(fā)器有 D 觸發(fā)器、T 觸發(fā)器、JK 觸發(fā)器及 RS 觸發(fā)器等.2存放器存放器的功能是存儲二進(jìn)制代碼,它是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的.一個觸發(fā)器可以存儲 1 位二進(jìn)制代碼,故存放 n位二進(jìn)制代碼的存放器,需用 n個觸發(fā)器來構(gòu)成.存放器是中央處理器內(nèi)的組成局部.存放器是有限存儲容量的高速存儲部件,它們可用來暫存指令、數(shù)據(jù)和位址.使能端.圖 2 根本存放器圖 2 為根本存放器的組成原理圖.圖 3 為具有同步清零和異步清零功能存放器組成原理圖.異步消專圖 1 常見觸發(fā)器狀態(tài)圖3計數(shù)器計數(shù)器可實現(xiàn)正向和方向計數(shù)和限制功能.計數(shù)器是由根本的計數(shù)

3、單元和一些限制門所組成,計數(shù)單元那么由一系列具有存儲信息功能的各類觸發(fā)器構(gòu)成,這些觸發(fā)器有 RS 觸發(fā)器、T 觸發(fā)器、D 觸發(fā)器及 JK 觸發(fā)器等.圖 4 根本計數(shù)器圖 4 為根本計數(shù)器的組成原理圖.4移位存放器移位存放器不僅能存放數(shù)據(jù),而且能在時鐘信號的作用下使其中的數(shù)據(jù)依次左移或右移.移位存放器可以用來存放代碼,還可以用來實現(xiàn)數(shù)據(jù)的串行一并行轉(zhuǎn)換、數(shù)值的運算以及數(shù)據(jù)的處理等.圖 5 為根本移位存放器組成原理圖.input001?shift0計步曲專時P畫并笈設(shè)九編 1移位擊存器開發(fā)的對初俏bcloRodCount圖 3 同步清零和異步清零存放器【Carry井小滔軍00DQ計數(shù)器輸他5ROM

4、只讀存儲器 ROM 是一種在正常工作時其存儲的數(shù)據(jù)固定不變,其中的數(shù)據(jù)只能讀出,不能寫入,即使斷電也能夠保存數(shù)據(jù),要想在只讀存儲器中存入或改變數(shù)據(jù),必須具備特定的條件.圖 6 為根本 ROM 存儲器組成原理圖.QOOOOOl)0jOOWOOQOEw面000000000000MMOOOO%加MOQ史斯:工端:1)001001(jK-r.i;,0010010oiioiao叫用日66adDOO1GO1Q0011010QD101011001iiioao圖 6 根本 ROM 存儲器6RAM隨機存取存儲器RAM又可稱為讀寫存儲器,它不僅可以存儲大量的信息,而且在操作過程中能任意“讀取某個單元信息,或在某個

5、單元中“寫入需要存儲的信息,當(dāng)電源關(guān)閉時隨機存儲器不能保存所存儲的數(shù)據(jù).圖 7 為 Logisim 中三種根本 RAM 存儲器.圖 8 為 Logisim 中三種根本 RAM 存儲器選擇界面.0004A%0c000.0000000000000000000000000000Doo04A030c00000000000000000000000000000000004A0c00000000000000000000000000000000雙向輸入輸出引腳同步模式雙向輸入輸出模式職S&IAI.5輸身離同步極式圖 7 三種根本 RAM 存儲器圖 8 三種根本 RAM 存儲器選擇圖 9 為雙向輸入輸出

6、同步模式的 RAM 存儲器組成原理.joco100西西匚圖 10 為輸入輸出別離同步模式的 RAM 存儲器組成原理.一RAMWrite函RAMRead圖 10 輸入輸出別離同步模式 RAM 存儲器3 實驗步驟使能端及 Q 的數(shù)值變化如下表.表 3.1 觸發(fā)器數(shù)值變化表輸入觸發(fā)器輸出異步位置異步清零使能端D觸發(fā)器T觸發(fā)器JK觸發(fā)器RS觸發(fā)器Q,100111100000000000000000003f單冏輸HlDI3.1 各類觸發(fā)器(1)將 D 觸發(fā)器、T 觸發(fā)器、 JK 觸發(fā)器及 RS 觸發(fā)器連接在一起,異步位置、異步清零、圖 9 雙向輸入輸出同步模式 RAM 存儲器00011110010000

7、01(1)了解根本存放器的組成原理,理論輸入、輸出數(shù)值變化表如下.表 3.2 根本存放器的輸入、輸出數(shù)值變化表輸入使能端異步清零輸出00111000110010100010010110010111101011103.3 計數(shù)器(1)在根本計數(shù)器下輸入、輸出數(shù)值變化表如下.表 3.3 根本計數(shù)器的輸入、輸出數(shù)值變化表初值Count時鐘次數(shù)計數(shù)器輸出0000000011000000010000000013000000110000000016000001103.4 移位存放器(1)了解根本移位存放器的組成原理,在時鐘信號下理論輸入、 輸出數(shù)值變化表如下.表 3.4 移位存放器的輸入、輸出數(shù)值變化表輸

8、入并發(fā)輸出輸出000110000000000011310000000000102310000000011062310000000111762310000001015762310000010045762300113.5 ROM(1)了解只讀存儲器(ROM)的組成原理,并在 Logisim 畫出 ROM 的電路原理圖.3.6 RAM(1)了解隨機存取存儲器(RAM)的組成原理,并在 Logisim 畫出 RAM 的電路原理圖.4 實驗數(shù)據(jù)4.1 各類觸發(fā)器(1)在 Logisim 中畫出電路圖G3異步渚零0異步傕置Tenceno圖 4.1 各類觸發(fā)器連接圖(2)輸入數(shù)值表 4.1 觸發(fā)器數(shù)值變化表

9、輸入觸發(fā)器輸出異步位置異步清零使能端D觸發(fā)器T觸發(fā)器JK觸發(fā)器RS觸發(fā)器Q,1001111000011110010000014.2 存放器(1)在 Logisim 中畫出根本存放器的電路圖圖 4.2 根本存放器的電路原理圖(2)輸入數(shù)值變化表 4.2 根本存放器的輸入、輸出數(shù)值變化表輸入使能端異步清零輸出00111000110010100010010110010111101011104.3 計數(shù)器(1)在 Logisim 中畫出根本計數(shù)器的電路圖x1Lead(2)輸入數(shù)值變化表 4.3 根本計數(shù)器的輸入、輸出數(shù)值變化表初值Count時鐘次數(shù)計數(shù)器輸出0000000011000000010000

10、000013000000114.4 移位存放器輸入圖 4.3 根本計數(shù)器的電路原理圖(1)在 Logisim 中畫出根本移位存放器的電路圖并發(fā)載入端口并發(fā)載入端口load1x71shiftyi|x4輸入輸入I皿皿I.shiftre91GO輸出輸出11I,6處11異步簫加苣江糙石聲FJ11工4.J-移位存放器異發(fā)輸出移位存放器異發(fā)輸出圖 4.4 移位存放器的電路原理圖1.1輸入數(shù)值測試結(jié)果變化表 4.4 移位存放器的測試結(jié)果表輸入并發(fā)輸出輸出000110000000000011310000000000102310000000011062310000000111762310000001015762310000010045762300114.5 只讀存儲器(ROM)在 Logisim 中畫出根本 ROM 的電路原理圖4.6 隨機存取存儲器(RAM)在 Logisim 中畫