福師1208考試批次《計(jì)算機(jī)組成原理》復(fù)習(xí)題及參考答案

1、福師 1203考試批次?電腦組成原理?復(fù)習(xí)題及參考答案一注：考試時間為 100 分鐘、單項(xiàng)選擇題每題 2分，共 20 分1、CRT的分辨率為1024 X 1024像數(shù)，像數(shù)的顏色數(shù)為 256,那么刷新存儲器容量是 c A 512KBB1MBC256MBD8MBa 。單總線結(jié)構(gòu)的操作速度最慢，而 d 作為存儲芯片2、將有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析，以取得有價(jià)值的信息，我們稱其為A .數(shù)據(jù)處理B .輔助設(shè)計(jì)C.實(shí)時控制D .數(shù)值計(jì)算3、 現(xiàn)代電腦的運(yùn)算器一般通過總線結(jié)構(gòu)來組織，在下面的總線結(jié)構(gòu)運(yùn)算器中， 的操作速度最快。A 雙總線結(jié)構(gòu)B 多總線結(jié)構(gòu)C.單總線結(jié)構(gòu)D.三總線結(jié)構(gòu)4、 虛擬存儲器是建立

2、在多層次存儲結(jié)構(gòu)上，用來解決c 的問題。A 存儲B.外存C 主存容量缺乏D.外存容量缺乏5、 浮點(diǎn)數(shù)的表示范圍和精度取決于a A. 階碼的位數(shù)和尾數(shù)的位數(shù)B. 階碼的位數(shù)和尾數(shù)采用的編碼C. 階碼采用的編碼和尾數(shù)采用的編碼D. 階碼采用的編碼和尾數(shù)的位數(shù)6、 某單片機(jī)的系統(tǒng)程序，不允許用戶在執(zhí)行時改變，那么可以選用dA. SRAMB. cacheC. 輔助存儲器D. 閃速存儲器7、 設(shè)變址存放器為 X,形式地址為D,X表示存放器X的內(nèi)容，這種尋址方式的有效地址為cA. EA=(X)+(D)B. EA=(X)+(D)C. EA=(X)+DD. EA=(X)+D)8、下述 I/O 控制方式中,主要

3、由程序?qū)崿F(xiàn)的是 c。A. PPU( 外圍處理機(jī) ) 方式B. 通道方式C. 中斷方式D. DMA方式9、 系統(tǒng)總線中地址線的功能是c。A. 用于選擇主存單元地址B. 用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C. 用于指定主存和 I/O 設(shè)備接口電路的地址D. 用于選擇外存地址10、 多處理機(jī)實(shí)現(xiàn)c級的并行。A. 指令B. 任務(wù)或過程C. 作業(yè)或程序D. 指令內(nèi)部二、改錯題針對各小題的題意，改正其結(jié)論中錯誤或補(bǔ)充其缺乏。每題2分，共10分1、微程序控制器相比，組合邏輯控制器的速度較慢。微程序的控制器的優(yōu)點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)簡單些，缺點(diǎn)是運(yùn)行速度要慢一些組合邏輯控制器的優(yōu)點(diǎn)是運(yùn)行速度明顯地快，缺點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)復(fù)雜些2

4、、為了保證中斷效勞程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，不用進(jìn)行現(xiàn)場保護(hù)操作。必須進(jìn)行現(xiàn)場保護(hù)操作3、程序計(jì)數(shù)器PC用來指示從外存中取指令。因?yàn)槌绦蛴?jì)算器PC是用來從內(nèi)存中取讀指令的4、定點(diǎn)表示法，小數(shù)點(diǎn)在數(shù)中的位置是固定不便的；浮點(diǎn)表示法，小數(shù)點(diǎn)在數(shù)中的位置是浮動可變的。浮點(diǎn)表示法中小數(shù)點(diǎn)的位置是不固定的5、對于浮點(diǎn)數(shù)，當(dāng)字長一定時，分給階碼的位數(shù)越少，那么表示數(shù)的范圍越大。那么表示數(shù)的精度越大三、名詞解釋每題 4分，共20分1、 ALU 算術(shù)邏輯單元(Arithmetic Logic Unit, ALU)是中央處理器(CPU)的執(zhí)行單元，是所有中央處理器的核心組成部分2、

5、 RISC RISC為Reduced Instruction Set Computing的縮寫，中文翻譯為精簡執(zhí)令運(yùn)算集，好處是CPU核心很容易就能提升效能且消耗功率低，但程式撰寫較為復(fù)雜3、DMA DMA Direct Memory Access丨，即直接存儲器存取，是一種快速傳送數(shù)據(jù)的機(jī)制。4、 Cache 高速緩沖存儲器Cache其原始意義是指存取速度比一般隨機(jī)存取記憶體 RAM來得快的一種 RAM， 一般而言它不像系統(tǒng)主記憶體那樣使用DRAM技術(shù)，而使用昂貴但較快速的SRAM技術(shù)，也有快取記憶體的名稱5、 指令周期指令周期是執(zhí)行一條指令所需要的時間，一般由假設(shè)干個機(jī)器周期組成，是從取指

6、令、分析指令到執(zhí)行完所需的全部時間四、簡答題每題 5分，共30分1、簡述運(yùn)算器的功能。運(yùn)算器由：算術(shù)邏輯單元ALU、累加器、狀態(tài)存放器、通用存放器組等組成。算術(shù) 邏輯運(yùn)算單元ALU的根本功能為加、減、乘、除四那么運(yùn)算，與、或、非、異或等邏輯操作，以及移位、求補(bǔ)等操作。電腦運(yùn)行時，運(yùn)算器的操作和操作種類由控制器決定。運(yùn)算器處理的數(shù)據(jù)來自存儲器；處理后的結(jié)果數(shù)據(jù)通常送回存儲器，或暫時存放在運(yùn)算器中。與Control Unit共同組成了 CPU的核心局部2、簡述主存和輔存的區(qū)別。主存也是內(nèi)存，內(nèi)存可以被 CPU直接訪問，由RAM和ROM組成，能快速進(jìn)行讀寫操作。用于存放正在運(yùn)行的程序和 數(shù)據(jù)，它速度

7、快但本錢高。輔存不能被CPU直接訪問，用于存放那些暫時不用的程序和數(shù)據(jù)，輔存一般是由容量大、速度較慢、價(jià)格低的磁外表存儲器和光存儲器等充當(dāng)。3、比擬同步通信和異步通信。步通信是一種比特同步通信技術(shù)，要求發(fā)收雙方具有同頻同相的同步時鐘信號，只需在傳送報(bào)文的最前面附加特定的同步字符，使發(fā)收雙方建立同步，此后便在同步時鐘的控制下逐位發(fā)送/接收。相對于同步通信，異步通信在發(fā)送字符時，所發(fā)送的字符之間的時隙可以是任意的。但是接收端必須時刻做好接收的準(zhǔn)備如果接收端主機(jī)的電源都沒有加上，那么發(fā)送端發(fā)送字符就沒有意義，因?yàn)榻邮斩烁緹o法接收。發(fā)送端可 以在任意時刻開始發(fā)送字符，因此必須在每一個字符的開始和結(jié)束

8、的地方加上標(biāo)志，即加上開始位和停止位，以便使接 收端能夠正確地將每一個字符接收下來。異步通信的好處是通信設(shè)備簡單、廉價(jià)，但傳輸效率較低因?yàn)殚_始位和停止 位的開銷所占比例較大。4、請說明程序查詢方式與中斷方式各自的特點(diǎn)。答：程序查詢方式，數(shù)據(jù)在 CPU和外圍設(shè)備之間的傳送完全靠電腦程序控制，優(yōu)點(diǎn)是硬件結(jié)構(gòu)比擬簡單，缺點(diǎn)是CPU 效率低，中斷方式是外圍設(shè)備用來 “主動 通知 CPU ，準(zhǔn)備輸入輸出的一種方法，它節(jié)省了 CPU 時間，但硬件結(jié)構(gòu)相對 復(fù)雜一些5、提高存儲器速度可采用哪些措施，請說出至少五種措施。答：措施有： 1采用高速器件； 2采用 cache 高速緩沖存儲器 ； 3采用多體交叉存儲

9、器； 4采用雙端口存儲器； 5加長存儲器的字長6、存儲器容量為 32 字，字長 64 位，模塊數(shù) m = 8 ，用交叉方式進(jìn)行組織。存儲周期 T = 200ns, 數(shù)據(jù)總線寬度為 64 位，總線傳輸周期t = 50ns。問該存儲器的帶寬是多少？解：連續(xù)讀出 m=8個字的信息量是：q = 64位X8 = 512位 連續(xù)讀出8個字所需的時間是：t = T + m -1t = 200 + 7 >50= 5.5 X0-7s 交叉存儲器的帶寬是：W = q/t = 512/ 5.5 X10-7s 93 X 10位/s五、計(jì)算題 10 分設(shè)機(jī)器字長為 8 位含 1 位符號位，用補(bǔ)碼運(yùn)算規(guī)那么計(jì)算：A

10、=19/32 ， B=-17/128 ，求 A-BA=19/32=0.100 11002 B= -17/128= -0.001 00012 A補(bǔ)=0.100 1100 B補(bǔ)=1.110 1111 -B補(bǔ)=0.001 0001 A-B補(bǔ)= 0. 1 0 0 1 1 0 0 + 0. 0 0 1 0 0 0 1 0. 1 0 1 1 1 0 1 無溢出 A-B=0.101 1101 2 = 93/128六、設(shè)計(jì)題 10 分指令字長為 16位，每個地址碼為 4位，采用擴(kuò)展操作碼的方式，設(shè)計(jì) 1 5條三地址指令、 1 5條二地址指令、 15條 一地址指令、 16 條零地址指令，畫出擴(kuò)展圖和指令譯碼邏輯

11、。0000A1A21110A1A2 二地址指令 A1A2 是地址11110000A111111110A1 一地址指令 福師 1203 考試批次?電腦組成原理?復(fù)習(xí)題及參考答案二一、單項(xiàng)選擇題每題 2 分，共 20 分1、 電腦的存儲器系統(tǒng)是指D。A. RAM存儲器B. ROM存儲器C. 主存儲器D. 主存儲器和外存儲器2、 虛擬存儲器是建立在多層次存儲結(jié)構(gòu)上，用來解決C 的問題A.存儲 B 外存 C.主存容量缺乏 D .外存容量缺乏3、微程序放在 B 中。A.RAM B .控制存儲器C .指令存放器D .內(nèi)存儲器4.以下數(shù)中最小的數(shù)是A。A. 50 8 B. 100010 BCDC. 6251

12、6 D . 100101 25.多處理機(jī)的體系結(jié)構(gòu)屬于 B 電腦。A. SISD B.MIMD C. SIMD32 位，其中 1 位符號位， 31 位表示尾數(shù)。假設(shè)用定點(diǎn)小數(shù)表示，那么最大正小數(shù)為A. + 1 - 2-32 B. + 1 - 2-31C. 2-32 D. 2-317. 存儲器是電腦系統(tǒng)中的記憶設(shè)備，它主要用來 C。A. 存放數(shù)據(jù)B. 存放程序 C.存放數(shù)據(jù)和程序 D.存放微程序8. CPU中的譯碼器主要用于 D丨。A. 地址譯碼； B. 選擇多路數(shù)據(jù)至 ALU；C. 數(shù)據(jù)譯碼。 D. 指令譯碼；9. 在以下描述的流水 CPU根本概念中，正確的表述是 C丨。A. 流水CPU是以空

13、間并行性為原理構(gòu)造的處理器B. 流水CPU一定是多媒體CPUC. 流水CPU是以時間并行性為原理構(gòu)造的處理器D. 流水CPU- 定是 RISC機(jī)器10. 串行I/O標(biāo)準(zhǔn)接口 IEEE1394的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送，的數(shù)據(jù)傳送率不可以是C 。A. 100兆位/秒 B . 200兆位/秒 C. 300兆位/秒D. 400兆位/秒二、改錯題針對各小題的題意，改正其結(jié)論中錯誤或補(bǔ)充其缺乏。每題2分，共10分1、加法器是構(gòu)成運(yùn)算器的根本部件，為提高運(yùn)算速度，運(yùn)算器一般采用串行加法器?？己酥R點(diǎn)：數(shù)的加減法器件，參見P241。2、為了保證中斷效勞程序執(zhí)行完畢以后，能正確返回到被中斷的

14、斷點(diǎn)繼續(xù)執(zhí)行程序，不用進(jìn)行現(xiàn)場保護(hù)操作。必須進(jìn)行現(xiàn)場保護(hù)操作3、對于浮點(diǎn)數(shù)，當(dāng)字長一定時，分給浮點(diǎn)數(shù)的尾數(shù)越少，那么表示數(shù)的范圍越大。4、表示精度越大4、加權(quán)BCD碼沒有確定的位權(quán)值，因此不以按位權(quán)展開求它們所代表的十進(jìn)制。無權(quán)BCD碼沒有確定的位權(quán)值，因此不以按位權(quán)展開求它們所代表的十進(jìn)制5、電腦只能處理數(shù)字信息。沒錯。一切資料包括圖形文字等等需要通過數(shù)字化處理后，才能夠通過電腦運(yùn)算三、名詞解釋每題 4分，共20分1、 溢岀 溢岀是黑客利用操作系統(tǒng)的 漏洞，專門開發(fā)了一種程序，加相應(yīng)的參數(shù)運(yùn)行后，就可以得到你電腦具有管理 員2、 相聯(lián)存儲器關(guān)聯(lián)存儲器，也稱為按內(nèi)容訪問存儲器，它是一種不根據(jù)地

15、址而是根據(jù)存儲內(nèi)容來進(jìn)行存取的存儲器，可以實(shí)現(xiàn)快速地查找快表3、局部性 CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中。4、存儲器 是電腦系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。5、 垂直型微指令垂直型微指令微指令中設(shè)置微操作碼字段，采用微操作碼編譯法，由微操作碼規(guī)定微指令的功能，稱為垂直型微指令。四、簡答題每題 5分，共30分1、舉出CPU中 6個主要存放器的名稱及功能。(1) 指令存放器IR：用來保存當(dāng)前正在執(zhí)行的一條指令。(2) 程序計(jì)數(shù)器PC：用來確定下一條指令的地址。地址存放器AR：用來保存當(dāng)前 CPU所訪問的內(nèi)存單元的地址。(4) 緩

16、沖存放器DR丨：<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。<2>補(bǔ)償CPU和內(nèi)存、夕卜圍設(shè)備之間在操作速度上的差異。<3>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖存放器還可兼作為操作數(shù)存放器。(5) 通用存放器(AC):當(dāng)運(yùn)算器的算術(shù)邏輯單元ALU執(zhí)行全部算術(shù)和邏輯運(yùn)算時，為ALU提供一個工作區(qū)。(6) 狀態(tài)條件存放器：保存由算術(shù)指令和邏輯指令運(yùn)行或測試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。2、何謂“總線仲裁？ 一般采用何種策略進(jìn)行仲裁，簡要說明它們的應(yīng)用環(huán)境。連接到總

17、線上的功能模塊有主動，被動兩種形態(tài)。主方可以啟動一個總線周期，而從方只能響應(yīng)主方的請求。每次總線 操作，只能有一個主方占用總線控制權(quán)，但可以同一時間里有一個或多個從方。除 cpu 模塊外， I/O 功能模塊也可以提出總線請求，為了解決多個設(shè)備同時競爭總線控制權(quán)，必須具有總線仲裁部件， 以某種方式選擇其中一個主設(shè)備作為總線的下一次主方。一般說，采用優(yōu)先級或公平策略進(jìn)行仲裁。在多處理器系統(tǒng)中，對 cpu 模塊的總線請求采用公平原那么處理，對 I/O 模塊 的總線請求采用優(yōu)先級策略。3、何謂CRT的顯示分辨率、灰度級？ 分辨率是指顯示器所能表示的像素個數(shù)。像素越密，分辨率越高，圖像越清晰。分辨率取決

18、于顯像管熒光粉的粒度、熒 光屏的尺寸和 CRT 電子束的聚焦能力。同時刷新存儲器要有與顯示像素?cái)?shù)相對應(yīng)的存儲空間，用來存儲每個像素的信 息?；叶燃壥侵负诎罪@示器中所顯示的像素點(diǎn)的亮暗差異，在彩色顯示器中那么表現(xiàn)為顏色的不同?；叶燃壴蕉?，圖像層 次越清楚逼真。4、CPU響應(yīng)中斷應(yīng)具備哪些條件？(1)在 CPU 內(nèi)部設(shè)置的中斷允許觸發(fā)器必須是開放的。(2) 外設(shè)有中斷請求時，中斷請求觸發(fā)器必須處于 “1狀態(tài)，保持中斷請求信號。(3) 外設(shè)接口中斷允許觸發(fā)器必須為 “1，這樣才能把外設(shè)中斷請求送至 CPU。(4) 當(dāng)上述三個條件具備時， CPU 在現(xiàn)行指令結(jié)束的最后一個狀態(tài)周期響應(yīng)中斷。5、說明總線

19、結(jié)構(gòu)對電腦系統(tǒng)性能的影響。1最大存儲容量 單總線系統(tǒng)中，最大內(nèi)存容量必須小于由電腦字長所決定的可能的地址總線。 雙總線系統(tǒng)中，存儲容量不會受到外圍設(shè)備數(shù)量的影響2指令系統(tǒng) 雙總線系統(tǒng)，必須有專門的 I/O 指令系統(tǒng) 單總線系統(tǒng)，訪問內(nèi)存和 I/O 使用相同指令 3吞吐量 總線數(shù)量越多，吞吐能力越大6、電腦要完成的根本功能有哪些？ 數(shù)據(jù)處理和數(shù)據(jù)共享五、計(jì)算題 10 分1、 x = - 0.01111， y = +0.11001 ，求x 補(bǔ)，-x 補(bǔ)，y 補(bǔ)，-y 補(bǔ)，x + y = ? , x - y = ?六、設(shè)計(jì)題 10 分用16K*8位的DRAM芯片構(gòu)成64K*32位存儲器，要求：(1)

20、 畫出該存儲器的組成邏輯框圖。(2)卩s,CPU在1卩s內(nèi)至少要訪問一次。試問采用哪種刷新方式比擬合理？兩次刷新的最大時間間隔是多少？對全部存儲單元刷新一遍所需的實(shí)際刷新時間是多少？考核知識點(diǎn)：存儲器的構(gòu)成、刷新及其與CPU的連接，參見P91。福師 1203 考試批次?電腦組成原理?復(fù)習(xí)題及參考答案三一、單項(xiàng)選擇題每題 2分，共 20 分1、在主存和CPU之間增加cache存儲器的目的是A 丨。A. 解決CPU和主存之間的速度匹配問題B. 增加內(nèi)存容量，同時加快存取速度C. 提高內(nèi)存可靠性D. 增加內(nèi)存容量2、 微型電腦的分類通常以微處理器的C 來劃分。A. 芯片名 B 存放器數(shù)目C 字長 D

21、 規(guī)格3、以下數(shù)中最大的是 B 。A. 10010101 2B. 2278C. 9616D. 143104、設(shè)存放器位數(shù)為 8位，機(jī)器數(shù)采用補(bǔ)碼形式一位符號位 ，對應(yīng)于十進(jìn)制數(shù) -27，存放器內(nèi)為 C A. 27 16B. 9B 16C. E5 16D. 5A 165、電腦的存儲器系統(tǒng)是指 D 。A. RAM存儲器B. ROM存儲器C. 主存儲器D. 主存儲器和外存儲器6、算術(shù)/邏輯運(yùn)算單元74181ALU可完成CA. 16 種算術(shù)運(yùn)算功能B. 16 種邏輯運(yùn)算功能C. 16 種算術(shù)運(yùn)算功能和 16 種邏輯運(yùn)算功能D. 4 位乘法運(yùn)算功能和除法運(yùn)算功能7、 某機(jī)字長32位，存儲容量1MB假設(shè)按

22、字編址，它的尋址范圍是 C A. 1MBB. 512KBC. 256KD. 256KB8、常用的虛擬存儲系統(tǒng)由 A兩級存儲器組成。A. 主存一輔存B. 快存一主存C. 快存一輔存D. 通用存放器一主存9、變址尋址方式中，操作數(shù)的有效地址等于C。A. 基值存放器內(nèi)容加上形式地址B. 堆棧指示器內(nèi)容加上形式地址C. 變址存放器內(nèi)容加上形式地址D. 程序計(jì)數(shù)器內(nèi)容加上形式地址10、 在虛擬存儲器中，當(dāng)程序正在執(zhí)行時，由D 完成地址映射。A. 程序員B. 編譯器C. 裝入程序D. 操作系統(tǒng)二、改錯題針對各小題的題意，改正其結(jié)論中錯誤或補(bǔ)充其缺乏。每題2分，共10分1、程序計(jì)數(shù)器PC用來指示從外存中取指

23、令。因?yàn)槌绦蛴?jì)算器PC是用來從內(nèi)存中取讀指令的2、一個指令周期中包含假設(shè)干個機(jī)器周期，一個機(jī)器周期中包含假設(shè)干個時鐘周期。指令周期通常用假設(shè)干個機(jī)器周期表示3、 時鐘周期是處理器中處理動作的最小時間單位，通常稱為一個T狀態(tài)。這是微處理器完成一步完整操作的最小時間 單位。正確4、 在指令流水線技術(shù)中，譯碼操作可以分為D和D兩個階段，因此又叫做二級譯碼。D1和D2兩個階段5、 時鐘周期是根本定時脈沖的兩個沿之間的時間間隔，而根本定時脈沖是由外部振蕩器產(chǎn)生的，通過CPU的CLK輸入 端輸入?？己酥R點(diǎn)：時鐘周期的概念，參見P375。三、名詞解釋每題 4分，共20分1、溢岀。2、 多體交叉存儲器在存儲

24、系統(tǒng)中采用多個 DRAM，并利用它們潛在的并行性，可以把存儲芯片組織為多個體，并讓 他們并行工作。從而能一次讀或?qū)懚鄠€字，存儲器內(nèi)的各個體是按字交叉的3、虛擬存儲器 在具有層次結(jié)構(gòu)存儲器的電腦系統(tǒng)中，自動實(shí)現(xiàn)局部裝入和局部替換功能，能從邏輯上為用戶提供一個比物理貯存容量大得多，可尋址的主存儲器。虛擬存儲區(qū)的容量與物理主存大小無關(guān)，而受限于電腦的地址結(jié)構(gòu)和可用磁盤容量。4、寫回法 當(dāng)CPU寫cache命中時，只修改 cache的內(nèi)容，而不立即寫入主存；只有當(dāng)此行被換出時才寫回主 存。5、 微程序 微程序是英國劍橋大學(xué)教授在1951年首先提出的，它是實(shí)現(xiàn)程序的一種手段 ： 具體就是將一條機(jī)器指令編寫成一段微程序。每一個微程序包含假設(shè)干條微指令，每一條微指令對應(yīng)一條或多條微操作。在有微程序的系統(tǒng)中,CPU內(nèi)部有一個控制存儲器，用于存放各種機(jī)器指令對