任意進(jìn)制計數(shù)器構(gòu)成以與時序邏輯電路設(shè)計

1、任意進(jìn)制計數(shù)器構(gòu)成以與時序邏輯電路設(shè)計2四、任意進(jìn)制計數(shù)器的構(gòu)成方法四、任意進(jìn)制計數(shù)器的構(gòu)成方法 若已有若已有N進(jìn)制計數(shù)器（如進(jìn)制計數(shù)器（如74LS161)，現(xiàn)在要實現(xiàn)，現(xiàn)在要實現(xiàn)M進(jìn)制計數(shù)器進(jìn)制計數(shù)器6.3.2 NMNM 任意進(jìn)制計數(shù)器只能用已有的計數(shù)器芯片通過任意進(jìn)制計數(shù)器只能用已有的計數(shù)器芯片通過外電路的不同連接方式實現(xiàn)，即用組合電路產(chǎn)生外電路的不同連接方式實現(xiàn)，即用組合電路產(chǎn)生復(fù)位、置位信號得到任意進(jìn)制計數(shù)器。復(fù)位、置位信號得到任意進(jìn)制計數(shù)器?！?】內(nèi)容內(nèi)容回顧回顧31. MN的情況的情況22（2 2）當(dāng)）當(dāng)M為素數(shù)時，不能分解為為素數(shù)時，不能分解為M1和和M2，采用整體，采用整體清清

2、0/0/整體置數(shù)方式。整體置數(shù)方式。 首先將兩片首先將兩片N進(jìn)制計數(shù)器按串行進(jìn)位方式或并行進(jìn)進(jìn)制計數(shù)器按串行進(jìn)位方式或并行進(jìn)位方式聯(lián)成位方式聯(lián)成NN M 進(jìn)制計數(shù)器，再按照進(jìn)制計數(shù)器，再按照MN的置的置零法和置數(shù)法構(gòu)成零法和置數(shù)法構(gòu)成M進(jìn)制計數(shù)器。此方法適合任何進(jìn)制計數(shù)器。此方法適合任何M進(jìn)進(jìn)制（可分解和不可分解）計數(shù)器的構(gòu)成。制（可分解和不可分解）計數(shù)器的構(gòu)成。23【例例】用用7416074160實現(xiàn)實現(xiàn)100100進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。(1) 并行進(jìn)位，并行進(jìn)位，M=100=10*10。CLK計數(shù)輸入計數(shù)輸入進(jìn)位輸出進(jìn)位輸出111C1 2 3 4 5 61112 131415 16177

3、 89 10Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D324【例例】用用7416074160實現(xiàn)實現(xiàn)100100進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。(2) 串行進(jìn)位，串行進(jìn)位，M=100=10*10。CLK計數(shù)輸入計數(shù)輸入？思考：思考：為什么進(jìn)位端要加一個反相器？為什么進(jìn)位端要加一個反相器？不加會有什么結(jié)果？不加會有什么結(jié)果？111Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3125CLK1 2 3 4 5 61112 131415

4、16177 89 101819 2021C為什么進(jìn)位端要加一個反相器？不加會有什么結(jié)果？為什么進(jìn)位端要加一個反相器？不加會有什么結(jié)果？C 26【例例】用用7416074160實現(xiàn)實現(xiàn)2424進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。整體置零法整體置零法進(jìn)位輸進(jìn)位輸出出COM=24，在，在SM=S24=0010 0100處反饋清零。處反饋清零。CLK計數(shù)輸入計數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31127CLKCO1 2 3 4 5 61819 202122 232428【例例】用用7416074160實現(xiàn)實現(xiàn)2

5、424進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。整體置數(shù)法整體置數(shù)法進(jìn)位輸進(jìn)位輸出出COCLK計數(shù)輸入計數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=0, M=24，在，在Si+M-1=S23=0010 0011處反饋置零。處反饋置零。29【例例】用用7416074160實現(xiàn)實現(xiàn)2424進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。整體置數(shù)法整體置數(shù)法進(jìn)位輸進(jìn)位輸出出COCLK計數(shù)輸入計數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311

6、i=2, M=24，在，在Si+M-1=S25=0010 0101處反饋置零。處反饋置零。130【例例】用用7416074160實現(xiàn)實現(xiàn)6363進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。整體置零法整體置零法進(jìn)位輸出進(jìn)位輸出M=63，在，在SM=S63=0110 0011處反饋清零。處反饋清零。CLK計數(shù)輸入計數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31131【例例】用用7416074160實現(xiàn)實現(xiàn)6363進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。整體置數(shù)法整體置數(shù)法進(jìn)位輸出進(jìn)位輸出CLK計數(shù)輸入計數(shù)輸入1Q0Q1Q2Q3EPCLK7

7、4160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=0, M=63，在，在Si+M-1=S62=0110 0010處反饋置零。處反饋置零。32【例例】用用7416074160實現(xiàn)實現(xiàn)6363進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。整體置數(shù)法整體置數(shù)法進(jìn)位輸出進(jìn)位輸出CLK計數(shù)輸入計數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=6, M=63，在，在Si+M-1=S68=0110 1000處反饋置零。處反饋置零。133【例例】試?yán)弥昧惴ê椭脭?shù)法由

8、兩片試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)成構(gòu)成53進(jìn)制加法計數(shù)器。進(jìn)制加法計數(shù)器。解：用整體法先將兩片解：用整體法先將兩片74LS161構(gòu)成構(gòu)成256進(jìn)制進(jìn)制（1616進(jìn)制），該進(jìn)制），該256進(jìn)制計數(shù)器實際為二進(jìn)制計進(jìn)制計數(shù)器實際為二進(jìn)制計數(shù)器數(shù)器(28),6.3.2 計數(shù)器計數(shù)器注意！注意！故若由故若由74LS161構(gòu)成構(gòu)成53進(jìn)制計數(shù)器進(jìn)制計數(shù)器，先要將先要將53化成二進(jìn)制數(shù)碼，化成二進(jìn)制數(shù)碼，再根據(jù)整體置數(shù)法或整體置零法實現(xiàn)再根據(jù)整體置數(shù)法或整體置零法實現(xiàn)53進(jìn)制。進(jìn)制。34253 余余 1 K0262 余余 0 K1132 余余 1 K262 余余 0 K332 余余 1 K4

9、1轉(zhuǎn)換過程：轉(zhuǎn)換過程：(53)D=( )B例：例：11 0101商為商為02 余余 1 K4035【例例】試?yán)弥昧惴ê椭脭?shù)法由兩片試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)構(gòu)成成53進(jìn)制加法計數(shù)器。進(jìn)制加法計數(shù)器。解：若由解：若由74LS161構(gòu)成構(gòu)成53進(jìn)制計數(shù)器，其構(gòu)成的進(jìn)制計數(shù)器，其構(gòu)成的256進(jìn)進(jìn)制實際為二進(jìn)制計數(shù)器制實際為二進(jìn)制計數(shù)器(28),故先要將故先要將53化成二進(jìn)制數(shù)碼化成二進(jìn)制數(shù)碼6.3.2 計數(shù)器計數(shù)器（53)D（110101)B（0011 0101)B（1）整體置零法實現(xiàn)）整體置零法實現(xiàn)53進(jìn)制。（進(jìn)制。（M=53）BDSR）（0101001153 36利用整體置零法

10、由利用整體置零法由74LS161構(gòu)成構(gòu)成53進(jìn)制加法計數(shù)器如圖進(jìn)制加法計數(shù)器如圖所示。所示。實現(xiàn)從實現(xiàn)從0000 00000000 0000到到0011 01000011 0100的的5353進(jìn)制計數(shù)器進(jìn)制計數(shù)器十進(jìn)制數(shù)十進(jìn)制數(shù)5353對應(yīng)的二進(jìn)制數(shù)為對應(yīng)的二進(jìn)制數(shù)為0011 0101 0011 0101 1 0 1 01 1 0 0BDSR）（0101001153 37【例例】試?yán)弥昧惴ê椭脭?shù)法由兩片試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)構(gòu)成成53進(jìn)制加法計數(shù)器。進(jìn)制加法計數(shù)器。解：若由解：若由74LS161構(gòu)成構(gòu)成53進(jìn)制計數(shù)器，其構(gòu)成的進(jìn)制計數(shù)器，其構(gòu)成的256進(jìn)進(jìn)制實際為二進(jìn)制計

11、數(shù)器制實際為二進(jìn)制計數(shù)器(28),故先要將故先要將53化成二進(jìn)制數(shù)碼化成二進(jìn)制數(shù)碼6.3.2 計數(shù)器計數(shù)器（53)D（110101)B（0011 0101)B（2）整體置數(shù)法實現(xiàn)）整體置數(shù)法實現(xiàn)53進(jìn)制。進(jìn)制。(M=53)作為初態(tài)作為初態(tài)選定選定00000000)1(0 SB5201000011）（SDL38利用整體置數(shù)法由利用整體置數(shù)法由74LS161構(gòu)成構(gòu)成53進(jìn)制加法計數(shù)器如圖進(jìn)制加法計數(shù)器如圖所示。所示。EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS1611CLK計數(shù)脈沖計數(shù)脈沖1由由74LS161

12、構(gòu)成的構(gòu)成的5353進(jìn)制加法計數(shù)器進(jìn)制加法計數(shù)器實現(xiàn)從實現(xiàn)從0000 00000000 0000到到0011 01000011 0100的的5353進(jìn)制計數(shù)器進(jìn)制計數(shù)器十進(jìn)制數(shù)十進(jìn)制數(shù)5353對應(yīng)的二進(jìn)制數(shù)為對應(yīng)的二進(jìn)制數(shù)為0011 0101 0011 0101 0 0 1 01 1 0 0B5201000011）（SDL39【例例】試?yán)弥昧惴ê椭脭?shù)法由兩片試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)構(gòu)成成53進(jìn)制加法計數(shù)器。進(jìn)制加法計數(shù)器。解：若由解：若由74LS161構(gòu)成構(gòu)成53進(jìn)制計數(shù)器，其構(gòu)成的進(jìn)制計數(shù)器，其構(gòu)成的256進(jìn)進(jìn)制實際為二進(jìn)制計數(shù)器制實際為二進(jìn)制計數(shù)器(28),故先要將故先

13、要將53化成二進(jìn)制數(shù)碼化成二進(jìn)制數(shù)碼6.3.2 計數(shù)器計數(shù)器（53)D（110101)B（0011 0101)B（2）整體置數(shù)法實現(xiàn)）整體置數(shù)法實現(xiàn)53進(jìn)制。進(jìn)制。(M=53)作為初態(tài)作為初態(tài)選定選定00100000)2(2 SBSDL）（0110001154 40利用整體置數(shù)法由利用整體置數(shù)法由74LS161構(gòu)成構(gòu)成53進(jìn)制加法計數(shù)器如圖進(jìn)制加法計數(shù)器如圖所示。所示。實現(xiàn)從實現(xiàn)從0000 00100000 0010到到0011 01100011 0110的的5353進(jìn)制計數(shù)器進(jìn)制計數(shù)器十進(jìn)制數(shù)十進(jìn)制數(shù)5454對應(yīng)的二進(jìn)制數(shù)為對應(yīng)的二進(jìn)制數(shù)為0011 0110 0011 0110 1 0 1

14、01 1 0 0BSDL）（0110001154 EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS1611CLK計數(shù)脈沖計數(shù)脈沖1由由74LS161構(gòu)成的構(gòu)成的5353進(jìn)制加法計數(shù)器進(jìn)制加法計數(shù)器141DC1QQ DC1QDC1QDC1QCLKQ1Q2Q0Q3移位寄存器型計數(shù)器電路的一般結(jié)構(gòu)移位寄存器型計數(shù)器電路的一般結(jié)構(gòu)反反 饋饋 邏邏 輯輯 電電 路路D0Q Q Q 其反饋電路的表達(dá)式為其反饋電路的表達(dá)式為 移位寄存器型計數(shù)器的結(jié)構(gòu)可表示為圖所示的框移位寄存器型計數(shù)器的結(jié)構(gòu)可表示為圖所示的框圖形式。圖形式

15、。),.,(1100nQQQFD6.3.2 計數(shù)器計數(shù)器環(huán)形計數(shù)器是反饋函數(shù)中最簡單的一種，其環(huán)形計數(shù)器是反饋函數(shù)中最簡單的一種，其D0=Q3五五 、移位寄存器型計數(shù)器、移位寄存器型計數(shù)器421.環(huán)形計數(shù)器（環(huán)形計數(shù)器（P305） 電路如圖所示，將移位寄存器首尾相接，則在時電路如圖所示，將移位寄存器首尾相接，則在時鐘脈沖信號作用下，數(shù)據(jù)將循環(huán)右移。鐘脈沖信號作用下，數(shù)據(jù)將循環(huán)右移。6.3.2 計數(shù)器計數(shù)器43設(shè)初態(tài)為設(shè)初態(tài)為Q0Q1Q2Q3=1000,則其狀態(tài)轉(zhuǎn)換圖為則其狀態(tài)轉(zhuǎn)換圖為6.3.2 計數(shù)器計數(shù)器注：此電路有幾種無效循環(huán)，而且一旦脫注：此電路有幾種無效循環(huán)，而且一旦脫離有效循環(huán)，則不

16、會自動進(jìn)入到有效循環(huán)離有效循環(huán)，則不會自動進(jìn)入到有效循環(huán)中，故此環(huán)形計數(shù)器不能自啟動，必須中，故此環(huán)形計數(shù)器不能自啟動，必須 將電路置到有效循環(huán)的某個狀態(tài)中。將電路置到有效循環(huán)的某個狀態(tài)中。 44DC1QQ DC1QDC1QDC1QCLKQ1Q2Q0Q3能自啟動的環(huán)形計數(shù)器電路能自啟動的環(huán)形計數(shù)器電路反饋邏輯電路反饋邏輯電路Q Q Q 6.3.2 計數(shù)器計數(shù)器加了反饋邏輯電路的能自啟動的環(huán)形計數(shù)器的電路加了反饋邏輯電路的能自啟動的環(huán)形計數(shù)器的電路 23312201121000)(QDQQDQQDQQQQDQ其狀態(tài)方程為其狀態(tài)方程為45則可畫出它的狀態(tài)轉(zhuǎn)換圖為則可畫出它的狀態(tài)轉(zhuǎn)換圖為6.3.2

17、計數(shù)器計數(shù)器有效有效循環(huán)循環(huán)1.環(huán)形計數(shù)器結(jié)構(gòu)簡單，不需另加譯碼電路；環(huán)形計數(shù)器結(jié)構(gòu)簡單，不需另加譯碼電路；2.環(huán)形計數(shù)器的缺點是沒有充分利用電路的環(huán)形計數(shù)器的缺點是沒有充分利用電路的狀態(tài)。狀態(tài)。n位移位寄存器組成的環(huán)形計數(shù)器只位移位寄存器組成的環(huán)形計數(shù)器只用了用了n個狀態(tài)，而電路共有個狀態(tài)，而電路共有2n個狀態(tài)。個狀態(tài)。 23312201121000)(QDQQDQQDQQQQDQ46環(huán)形計數(shù)器的特點環(huán)形計數(shù)器的特點優(yōu)點優(yōu)點: : 電路結(jié)構(gòu)簡單電路結(jié)構(gòu)簡單缺點缺點: : 沒有充分利用電路的狀態(tài)沒有充分利用電路的狀態(tài)用用n n位移位寄存器組成的環(huán)形計數(shù)器只用了位移位寄存器組成的環(huán)形計數(shù)器只用了

18、n n個狀態(tài)個狀態(tài)47環(huán)扭形計數(shù)器（也叫約翰遜計數(shù)器），其環(huán)扭形計數(shù)器（也叫約翰遜計數(shù)器），其D0=Q 36.3.2 計數(shù)器計數(shù)器其狀態(tài)轉(zhuǎn)換圖為其狀態(tài)轉(zhuǎn)換圖為此電路不能自啟此電路不能自啟動！動！2. 扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器48為了實現(xiàn)自啟動，則將電路修改成如圖所示電路為了實現(xiàn)自啟動，則將電路修改成如圖所示電路。)(3210 QQQD其中6.3.2 計數(shù)器計數(shù)器DC1QQ DC1QDC1QDC1QCLKQ1Q2Q0Q3可以自啟動的扭環(huán)形計數(shù)器電路可以自啟動的扭環(huán)形計數(shù)器電路Q Q Q 49其狀態(tài)轉(zhuǎn)換表為其狀態(tài)轉(zhuǎn)換表為6.3.2 計數(shù)器計數(shù)器DC1QQ DC1QDC1QDC1QCLKQ1Q2Q0

19、Q3可以自啟動的扭環(huán)形計數(shù)器電路可以自啟動的扭環(huán)形計數(shù)器電路Q Q Q 506.3.2 計數(shù)器計數(shù)器a. n位移位寄存器構(gòu)成的扭環(huán)型計數(shù)器的有效循環(huán)狀態(tài)位移位寄存器構(gòu)成的扭環(huán)型計數(shù)器的有效循環(huán)狀態(tài)為為2n個，比環(huán)形計數(shù)器提高了一倍個，比環(huán)形計數(shù)器提高了一倍;b. 在有效循環(huán)狀態(tài)中，每次轉(zhuǎn)換狀態(tài)只有一個觸發(fā)器在有效循環(huán)狀態(tài)中，每次轉(zhuǎn)換狀態(tài)只有一個觸發(fā)器改變狀態(tài)，這樣在將電路狀態(tài)譯碼時不會出現(xiàn)競爭改變狀態(tài)，這樣在將電路狀態(tài)譯碼時不會出現(xiàn)競爭冒險現(xiàn)象冒險現(xiàn)象;c. 雖然扭環(huán)型計數(shù)器的電路狀態(tài)的利用率有所提高，雖然扭環(huán)型計數(shù)器的電路狀態(tài)的利用率有所提高，但仍有但仍有(2n2n )個狀態(tài)沒有利用。個狀態(tài)

20、沒有利用。扭環(huán)型計數(shù)器的特點扭環(huán)型計數(shù)器的特點51在數(shù)字信號的傳輸和數(shù)字系統(tǒng)的測試中，有時會用到在數(shù)字信號的傳輸和數(shù)字系統(tǒng)的測試中，有時會用到一組特定的串行數(shù)字信號，如（時間順序為由左而右）一組特定的串行數(shù)字信號，如（時間順序為由左而右）等，這種串行數(shù)字信號叫做序列信號。等，這種串行數(shù)字信號叫做序列信號。序列信號發(fā)生器是能夠循環(huán)產(chǎn)生一組或多組序列信號序列信號發(fā)生器是能夠循環(huán)產(chǎn)生一組或多組序列信號的時序電路，它可以用計數(shù)器和數(shù)據(jù)選擇器實現(xiàn)，也的時序電路，它可以用計數(shù)器和數(shù)據(jù)選擇器實現(xiàn)，也可采用帶反饋邏輯電路的移位寄存器構(gòu)成?？刹捎脦Х答佭壿嬰娐返囊莆患拇嫫鳂?gòu)成。六、計數(shù)器的應(yīng)用六、計數(shù)器的應(yīng)用

21、2.2.序列信號發(fā)生器序列信號發(fā)生器 iiimDY 7052（時間順序為由左而右）（時間順序為由左而右）0, 176534210DDDDDDDD530, 176532410DDDDDDDD序列信號輸出為序列信號輸出為 54例、例、 試分析圖所示電路的邏輯功能，要求寫出電路的輸試分析圖所示電路的邏輯功能，要求寫出電路的輸出序列信號，說明電路中出序列信號，說明電路中JK觸發(fā)器的作用。觸發(fā)器的作用。序列信號發(fā)生器序列信號發(fā)生器(計數(shù)器的應(yīng)用）計數(shù)器的應(yīng)用）EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161D0D1D2D3D4D5D6D7A0A1A2YS74LS151JC1KQQ

22、11Y 1CLKY55解：本例題是一序列信號發(fā)生器，解：本例題是一序列信號發(fā)生器，74LS161構(gòu)成構(gòu)成8進(jìn)制進(jìn)制計數(shù)器，與計數(shù)器，與74LS151構(gòu)成序列信號輸出網(wǎng)絡(luò)，構(gòu)成序列信號輸出網(wǎng)絡(luò)，JK觸發(fā)器觸發(fā)器起輸出緩沖作用，防止輸出出現(xiàn)冒險現(xiàn)象。其輸出狀態(tài)起輸出緩沖作用，防止輸出出現(xiàn)冒險現(xiàn)象。其輸出狀態(tài)表如下表如下6.3.4* 序列信號發(fā)生器序列信號發(fā)生器(計數(shù)器的應(yīng)用）計數(shù)器的應(yīng)用）EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161D0D1D2D3D4D5D6D7A0A1A2YS74LS151JC1KQQ 11Y 1CLKY56六、計數(shù)器的應(yīng)用六、計數(shù)器的應(yīng)用 3. 3.

23、 用計數(shù)器實現(xiàn)數(shù)字頻率計用計數(shù)器實現(xiàn)數(shù)字頻率計57六、計數(shù)器的應(yīng)用六、計數(shù)器的應(yīng)用 3. 3. 用計數(shù)器實現(xiàn)數(shù)字頻率計用計數(shù)器實現(xiàn)數(shù)字頻率計58小結(jié)小結(jié)基本要求：基本要求：掌握掌握74160、 74161各管腳的功能；各管腳的功能；1. 掌握用掌握用74160 、74161實現(xiàn)不同進(jìn)制的實現(xiàn)不同進(jìn)制的方法。方法。作業(yè)：作業(yè)：P350 思考題和習(xí)題思考題和習(xí)題6-12題、題、6-13題、題、6-14題題、6-16題題596.4.1 同步時序邏輯電路的設(shè)計方法同步時序邏輯電路的設(shè)計方法步驟：步驟：一一 、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1.分析

24、給定的邏輯問題，確定輸入變量、輸出變量以分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）作為輸入邏及電路的狀態(tài)數(shù)。通常取原因（或條件）作為輸入邏輯變量，取結(jié)果作輸出邏輯變量；輯變量，取結(jié)果作輸出邏輯變量；2.定義輸入、輸出邏輯狀態(tài)和每個電路狀態(tài)的含義，定義輸入、輸出邏輯狀態(tài)和每個電路狀態(tài)的含義，并將電路狀態(tài)順序編號；并將電路狀態(tài)順序編號；3.3.按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。轉(zhuǎn)換圖。6.4 時序邏輯電路的設(shè)計方法時序邏輯電路的設(shè)計方法60二、二、 狀態(tài)化簡狀態(tài)化簡 若兩個電路狀態(tài)在相同的輸入下有相

25、同的輸出，若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣的一個狀態(tài)去，則稱這兩個狀態(tài)為等并且轉(zhuǎn)換到同樣的一個狀態(tài)去，則稱這兩個狀態(tài)為等價狀態(tài)價狀態(tài)。等價狀態(tài)可以合并，這樣設(shè)計的電路狀態(tài)數(shù)。等價狀態(tài)可以合并，這樣設(shè)計的電路狀態(tài)數(shù)少，電路越簡。少，電路越簡。6.4.1 同步時序邏輯電路的設(shè)計方法同步時序邏輯電路的設(shè)計方法三、三、 狀態(tài)分配狀態(tài)分配(狀態(tài)分配也叫狀態(tài)編碼狀態(tài)分配也叫狀態(tài)編碼)a.確定觸發(fā)器的數(shù)目確定觸發(fā)器的數(shù)目n ；b.確定電路的狀態(tài)數(shù)確定電路的狀態(tài)數(shù)M ，應(yīng)滿足，應(yīng)滿足2n1M2n;c.進(jìn)行狀態(tài)編碼，即將電路的狀態(tài)和觸發(fā)器狀態(tài)組合對進(jìn)行狀態(tài)編碼，即將電路的狀態(tài)和觸發(fā)器狀態(tài)

26、組合對應(yīng)起來。應(yīng)起來。61a. 選定觸發(fā)器的類型；選定觸發(fā)器的類型；b. 由狀態(tài)轉(zhuǎn)換圖（或狀態(tài)轉(zhuǎn)換表）和選定的狀態(tài)編碼、由狀態(tài)轉(zhuǎn)換圖（或狀態(tài)轉(zhuǎn)換表）和選定的狀態(tài)編碼、觸發(fā)器的類型，寫出電路的狀態(tài)方程、驅(qū)動方程和輸觸發(fā)器的類型，寫出電路的狀態(tài)方程、驅(qū)動方程和輸出方程。出方程。五五 、根據(jù)得到的方程式畫出邏輯圖、根據(jù)得到的方程式畫出邏輯圖六、六、 檢查設(shè)計的電路能否自啟動檢查設(shè)計的電路能否自啟動若電路不能自啟動，則應(yīng)采取下面措施：若電路不能自啟動，則應(yīng)采取下面措施：a. 通過預(yù)置數(shù)將電路狀態(tài)置成有效循環(huán)狀態(tài)中；通過預(yù)置數(shù)將電路狀態(tài)置成有效循環(huán)狀態(tài)中；b. 通過修改邏輯設(shè)計加以解決。通過修改邏輯設(shè)計

27、加以解決。四四 、選定觸發(fā)器的類型，求出電路的狀態(tài)方程、選定觸發(fā)器的類型，求出電路的狀態(tài)方程、驅(qū)動方程和輸出方程驅(qū)動方程和輸出方程6.4.1 同步時序邏輯電路的設(shè)計方法同步時序邏輯電路的設(shè)計方法62同步時序邏輯電路設(shè)計過程框圖如圖所示同步時序邏輯電路設(shè)計過程框圖如圖所示。6.4.1 同步時序邏輯電路的設(shè)計方法同步時序邏輯電路的設(shè)計方法63【例例1】 用用JKJK觸發(fā)器設(shè)計一個六進(jìn)制同步計數(shù)器。觸發(fā)器設(shè)計一個六進(jìn)制同步計數(shù)器。 (1)(1)原始狀態(tài)轉(zhuǎn)換圖原始狀態(tài)轉(zhuǎn)換圖 （邏輯抽象）（邏輯抽象）S0S1S2S5S4S3000001(2)(2)狀態(tài)分配狀態(tài)分配nnM221 3 n取二進(jìn)制自然碼順序取

28、二進(jìn)制自然碼順序得到狀態(tài)轉(zhuǎn)換圖。得到狀態(tài)轉(zhuǎn)換圖。000001010101100011000001根據(jù)設(shè)計要求，設(shè)定狀態(tài)，畫出根據(jù)設(shè)計要求，設(shè)定狀態(tài)，畫出狀態(tài)轉(zhuǎn)換圖。狀態(tài)轉(zhuǎn)換圖。 該狀態(tài)圖不需化簡。該狀態(tài)圖不需化簡。64000001010101100011000001(3)(3)求方程求方程Q2Q1Q00001111001 XXX/X 100/0101/0000/1011/0001/0010/0XXX/X 填次態(tài)卡諾圖填次態(tài)卡諾圖Q2*Q1*Q0*/C的卡諾圖的卡諾圖65Q2Q1Q00001111001 XXX/X 100/0101/0000/1011/0001/0010/0XXX/X Q2Q1

29、Q00001111001 X 110000X 022012QQQQQQ Q2*的卡諾圖的卡諾圖Q2*Q1*Q0*/C的卡諾圖的卡諾圖66Q2Q1Q00001111001 XXX/X 100/0101/0000/1011/0001/0010/0XXX/X Q2Q1Q00001111001 X 000101X 010112QQQQQQ Q1*的卡諾圖的卡諾圖Q2*Q1*Q0*/C的卡諾圖的卡諾圖67Q2Q1Q00001111001 XXX/X 100/0101/0000/1011/0001/0010/0XXX/X Q2Q1Q00001111001 X 010110X 00QQ Q0*的卡諾圖的卡諾

30、圖Q2*Q1*Q0*/C的卡諾圖的卡諾圖68Q2Q1Q00001111001 XXX/X 100/0101/0000/1011/0001/0010/0XXX/X Q2Q1Q00001111001 X 001000X 02QQC C的卡諾圖的卡諾圖Q2*Q1*Q0*/C的卡諾圖的卡諾圖6902QQC 022 ,01QKQQJ 0101 ,2QKQQJ 1 , 100 KJQKQJQ: 根據(jù)根據(jù)選用選用J、K觸發(fā)器觸發(fā)器022012QQQQQQ 010112QQQQQQ 00QQ 701, 100 KJ02QQC 022,01QKQQJ 0101,2QKQQJ (4)(4)畫邏輯圖畫邏輯圖1JC1

31、1KC11KFF1FF0Q0Q1CLKC11KFF2CQ21J1J71(5)(5)檢查自啟動檢查自啟動將無效狀態(tài)將無效狀態(tài)110110和和111111分別代入狀態(tài)方程和輸分別代入狀態(tài)方程和輸出方程，得出方程，得110 111 00000因為因為000000是有效狀態(tài)，所以電路能自啟動。是有效狀態(tài)，所以電路能自啟動。0000010101011000110000011101110072該電路的輸入變量為該電路的輸入變量為X， 代表輸入串行序列，輸出變量為代表輸入串行序列，輸出變量為Z，表示檢測結(jié)果。表示檢測結(jié)果?！纠?】 試用試用JK觸發(fā)器完成觸發(fā)器完成“111”序列檢測器設(shè)計。序列檢測器設(shè)計。

32、若輸入三個連續(xù)的若輸入三個連續(xù)的1輸出為輸出為1，否則輸出為，否則輸出為0。(P319)建立原始狀態(tài)圖和原始狀態(tài)表建立原始狀態(tài)圖和原始狀態(tài)表S0： 初始狀態(tài)，初始狀態(tài)， 表示電路還沒有收到表示電路還沒有收到1或連續(xù)的或連續(xù)的1。 S1： 表示電路收到了一個表示電路收到了一個1的狀態(tài)。的狀態(tài)。 S2： 表示電路收到了連續(xù)兩個表示電路收到了連續(xù)兩個1的狀態(tài)。的狀態(tài)。 S3： 表示電路收到了連續(xù)三個或三個以上表示電路收到了連續(xù)三個或三個以上1的狀態(tài)。的狀態(tài)。 73輸入輸入X1110輸出輸出Z 0110設(shè)電路開始處于初始狀態(tài)為設(shè)電路開始處于初始狀態(tài)為S0。第一次輸入第一次輸入1時，由狀態(tài)時，由狀態(tài)S0

33、轉(zhuǎn)入轉(zhuǎn)入狀態(tài)狀態(tài)S1，并輸出，并輸出0；若繼續(xù)輸入若繼續(xù)輸入1，由狀態(tài)，由狀態(tài)S1轉(zhuǎn)入狀轉(zhuǎn)入狀態(tài)態(tài)S2，并輸出，并輸出0；如果仍接著輸入如果仍接著輸入1，由狀態(tài)，由狀態(tài)S2轉(zhuǎn)轉(zhuǎn)入狀態(tài)入狀態(tài)S3，并輸出，并輸出1；此后若繼續(xù)輸入此后若繼續(xù)輸入1，電路仍停留，電路仍停留在狀態(tài)在狀態(tài)S3，并輸出，并輸出1。電路無論處在什么狀電路無論處在什么狀態(tài)，只要輸入態(tài)，只要輸入0，都應(yīng)，都應(yīng)回到初始狀態(tài)，并輸回到初始狀態(tài)，并輸出出0，以便重新計數(shù)。，以便重新計數(shù)。S0S1S2S31/0X/Z1/01/11/10/00/00/00/0畫原始狀態(tài)圖畫原始狀態(tài)圖74S0S1S2S31/0X/Z1/01/11/10/0

34、0/00/00/0 若兩個電路狀態(tài)在相同的輸入若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到下有相同的輸出，并且轉(zhuǎn)換到同樣的一個狀態(tài)去，同樣的一個狀態(tài)去，則稱這兩個狀態(tài)為等價狀態(tài)。則稱這兩個狀態(tài)為等價狀態(tài)。S 2， S 3為等價態(tài)為等價態(tài)S0S1S21/0X/Z1/01/10/00/00/0狀態(tài)化簡狀態(tài)化簡75S00/0S10/0X/ZS21/01/10/01/0S0S1S21/0X/Z1/01/10/00/00/0狀態(tài)化簡狀態(tài)化簡76狀態(tài)分配狀態(tài)分配該時序電路共有三個狀態(tài)，采用兩個該時序電路共有三個狀態(tài)，采用兩個JK觸發(fā)器，觸發(fā)器，取取S0=00, S1=10，S2=11。填次態(tài)卡諾圖

35、填次態(tài)卡諾圖000/0100/0X/Z111/01/10/01/0XQ1Q00001111001 11/1 00/010/0XX/X00/000/0XX/X 11/0 Q1*Q0*/C的卡諾圖的卡諾圖77求狀態(tài)方程和輸出方程求狀態(tài)方程和輸出方程XQ1Q00001111001 11/1 00/010/0XX/X00/000/0XX/X 11/0 00010111XQZXQQXQQXQQXQ XKXQJXKXJ 01011,78檢查自啟動檢查自啟動010/01/10010111/0X/ZQ1Q00/00/01/10/01/000010111XQZXQQXQQXQQXQ 79畫出邏輯圖畫出邏輯圖XK

36、XQJXKXJ 01011,1JC11K1JC11KFF0ZFF1Q1Q0CLKX00010111XQZXQQXQQXQQXQ 80*6.4.2 時序邏輯電路的自啟動設(shè)計 在前面的同步時序電路設(shè)計中，電路的自啟動檢在前面的同步時序電路設(shè)計中，電路的自啟動檢查是在最后一步進(jìn)行的，如果不能自啟動，還要返回查是在最后一步進(jìn)行的，如果不能自啟動，還要返回來從新修改設(shè)計。如果在設(shè)計過程中能夠考慮自啟動來從新修改設(shè)計。如果在設(shè)計過程中能夠考慮自啟動的問題，就可以省略檢查自啟動這一步驟了。的問題，就可以省略檢查自啟動這一步驟了。例例6.4.4 設(shè)計一七設(shè)計一七進(jìn)制計數(shù)器，要求進(jìn)制計數(shù)器，要求它能夠自啟動。已

37、它能夠自啟動。已知該計數(shù)器的狀態(tài)知該計數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖所示。轉(zhuǎn)換圖如圖所示。解：由所給的狀態(tài)圖得出電路狀態(tài)轉(zhuǎn)換表表所示解：由所給的狀態(tài)圖得出電路狀態(tài)轉(zhuǎn)換表表所示001100010101110111011/0/0/0/0/0/0/1321QQQ/C七進(jìn)制計數(shù)器的狀態(tài)轉(zhuǎn)換圖七進(jìn)制計數(shù)器的狀態(tài)轉(zhuǎn)換圖81次態(tài)的卡諾圖為次態(tài)的卡諾圖為*6.4.2 時序邏輯電路的自啟動設(shè)計Q1Q2Q33*Q2*Q1*Q001100100001101001100111111110111011101001C0000010狀態(tài)轉(zhuǎn)化表狀態(tài)轉(zhuǎn)化表001100010101110111011/0/0/0/0/0/0/1321QQQ/C七進(jìn)制計數(shù)器的狀態(tài)轉(zhuǎn)換圖七進(jìn)制計數(shù)器的狀態(tài)轉(zhuǎn)換圖Q1Q2Q30001111001 011/1 001/0010/0110/0101/0XXX/X100/0 111/0 82次態(tài)的卡諾圖為次態(tài)的卡諾圖為*6.4.2 時序邏輯電路的自啟動設(shè)計Q1Q2Q30001111001 011/1