第三章組合電路

1、第三章第三章 組合邏輯電路組合邏輯電路3.1 組合電路的基本分析和設(shè)計(jì)3.2 加法器和數(shù)值比較器3.3 編碼器和譯碼器3.4 數(shù)據(jù)選擇器和分配器3.5 用中規(guī)模集成電路實(shí)現(xiàn)組合邏輯函數(shù)3.6 只讀存儲(chǔ)器（ROM)3.7 組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)一、組合電路的特點(diǎn)一、組合電路的特點(diǎn)= F0（I0、I1, In - - 1）= F1（I0、I1, In - - 1）= F1（I0、I1, In - - 1）)( )(nntIFtY 1. 邏輯功能特點(diǎn)邏輯功能特點(diǎn) 電路在任何時(shí)刻的輸出狀態(tài)只取決于該時(shí)刻電路在任何時(shí)刻的輸出狀態(tài)只取決于該時(shí)刻的輸入狀態(tài)，而與原來(lái)的狀態(tài)無(wú)關(guān)。的輸入狀態(tài)，而與原來(lái)的狀態(tài)無(wú)關(guān)。

2、2. 電路結(jié)構(gòu)特點(diǎn)電路結(jié)構(gòu)特點(diǎn)(1) 輸出、輸入之間輸出、輸入之間沒有反饋延遲沒有反饋延遲電路電路(2) 不包含記憶性元件不包含記憶性元件( (觸發(fā)器觸發(fā)器) )，僅由，僅由門電路門電路構(gòu)成構(gòu)成I0I1In-1Y0Y1Ym-1組合邏輯組合邏輯電路電路二、組合電路邏輯功能表示方法二、組合電路邏輯功能表示方法真值表，卡諾圖，邏輯表達(dá)式，邏輯圖，真值表，卡諾圖，邏輯表達(dá)式，邏輯圖，時(shí)序圖時(shí)序圖( (波形圖波形圖) )三、組合電路分類三、組合電路分類1. 按邏輯功能不同：按邏輯功能不同：加法器加法器 比較器比較器 編碼器編碼器 譯碼器譯碼器 數(shù)據(jù)選擇器和分配器數(shù)據(jù)選擇器和分配器 只讀存儲(chǔ)器只讀存儲(chǔ)器

3、等等等等2. 按開關(guān)元件不同：按開關(guān)元件不同： CMOS TTL3. 按集成度不同：按集成度不同： SSI MSI LSI VLSI3.13.1組合電路的基本分析方法和設(shè)計(jì)方法組合電路的基本分析方法和設(shè)計(jì)方法 設(shè)計(jì)方法 基本分析方法組合邏輯電路一般步驟：一、組合邏輯電路的基本分析方法一、組合邏輯電路的基本分析方法邏輯圖功能表達(dá)式最簡(jiǎn)式真值表3.（必要時(shí)）列出真值表 1.根據(jù)邏輯圖逐級(jí)寫出函數(shù)的邏輯表達(dá)式 2.進(jìn)行化簡(jiǎn)，得到最簡(jiǎn)式（最簡(jiǎn)與或式） 4.文字說明邏輯功能 分析舉例分析舉例 例例 分析圖中所示電路的邏輯功能分析圖中所示電路的邏輯功能CABCBABCAABCY CBAABC CBAABC

4、 表達(dá)式表達(dá)式真值表真值表A B CY0 0 00 0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000功能功能判斷輸入信號(hào)極性是否相同的電路判斷輸入信號(hào)極性是否相同的電路 符合電路符合電路YABC&1 解解 列真值表如圖： 只有當(dāng)A=B=C=0或A=B=C=1時(shí)Z0當(dāng)A、B、C取值不一致時(shí)Z1不一致判別電路不一致判別電路 二、組合邏輯電路的設(shè)計(jì)方法二、組合邏輯電路的設(shè)計(jì)方法 邏輯設(shè)計(jì)一般步驟：邏輯設(shè)計(jì)一般步驟：設(shè)計(jì)任務(wù)設(shè)計(jì)任務(wù)邏輯圖邏輯圖真值表真值表表達(dá)式表達(dá)式最簡(jiǎn)式最簡(jiǎn)式選擇邏輯門，畫出邏輯圖選擇邏輯門，畫出邏輯圖 分析設(shè)計(jì)要求，列真值表分

5、析設(shè)計(jì)要求，列真值表由真值表列寫邏輯表達(dá)式由真值表列寫邏輯表達(dá)式 化簡(jiǎn)邏輯表達(dá)式化簡(jiǎn)邏輯表達(dá)式（1）設(shè)定變量：）設(shè)定變量：設(shè)計(jì)舉例設(shè)計(jì)舉例 例例 1 設(shè)計(jì)一個(gè)表決電路，要求輸出信號(hào)設(shè)計(jì)一個(gè)表決電路，要求輸出信號(hào)的電平與三個(gè)輸入信號(hào)中的多數(shù)電平一致。的電平與三個(gè)輸入信號(hào)中的多數(shù)電平一致。 解解 輸入輸入 A、B、C ， 輸出輸出 Y（2）狀態(tài)賦值：）狀態(tài)賦值：A、B、C = 0 表示表示 輸入信號(hào)為低電平輸入信號(hào)為低電平Y(jié) = 0 表示表示 輸入信號(hào)中多數(shù)為低電平輸入信號(hào)中多數(shù)為低電平1. 邏輯抽象邏輯抽象A、B、C = 1 表示表示 輸入信號(hào)為高電平輸入信號(hào)為高電平Y(jié) = 1 表示表示 輸入信

6、號(hào)中多數(shù)為高電平輸入信號(hào)中多數(shù)為高電平2. 列真值表列真值表ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101113. 寫輸出表達(dá)式并化簡(jiǎn)寫輸出表達(dá)式并化簡(jiǎn)ABCCABCBABCAY 最簡(jiǎn)與或式最簡(jiǎn)與或式最簡(jiǎn)與非最簡(jiǎn)與非-與非式與非式ABACBCY ABACBC CABCBABC ABACBC 4. 畫邏輯圖畫邏輯圖 用與門和或門實(shí)現(xiàn)用與門和或門實(shí)現(xiàn)ABACBCY ABYC&ABBC1&AC 用與非門實(shí)現(xiàn)用與非門實(shí)現(xiàn) ABACBCY &若要求全部使用或非門實(shí)現(xiàn) ？化0得Z反最簡(jiǎn)與或式，再取反，利用摩根定理，可得Z的最簡(jiǎn)或

7、與式，再兩次取反得最簡(jiǎn)或非式。解：1.列真值表 2.根據(jù)真值表畫卡諾圖化簡(jiǎn) Z=A+BC Z=A BC 如果主裁判有否決權(quán) ？例例2：某汽車駕駛員培訓(xùn)班進(jìn)行結(jié)業(yè)考試，有三名裁判員，某汽車駕駛員培訓(xùn)班進(jìn)行結(jié)業(yè)考試，有三名裁判員，其中其中A為主裁判，為主裁判，B和和C為副裁判。評(píng)判時(shí)，按少數(shù)服從為副裁判。評(píng)判時(shí)，按少數(shù)服從多數(shù)原則，但若主裁判認(rèn)為合格亦可通過。試用與非門構(gòu)多數(shù)原則，但若主裁判認(rèn)為合格亦可通過。試用與非門構(gòu)成的邏輯電路實(shí)現(xiàn)此評(píng)判規(guī)定成的邏輯電路實(shí)現(xiàn)此評(píng)判規(guī)定 例例 設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個(gè)亮，

8、否則視為故障狀正常情況下，紅、黃、綠燈只有一個(gè)亮，否則視為故障狀態(tài)，發(fā)出報(bào)警信號(hào)，提醒有關(guān)人員修理。態(tài)，發(fā)出報(bào)警信號(hào)，提醒有關(guān)人員修理。 解解 1. 邏輯抽象邏輯抽象輸入變量：輸入變量：1 - 亮亮0 - 滅滅輸出變量：輸出變量：R（紅紅）Y（黃黃）G（綠綠）Z（有無(wú)故障有無(wú)故障）1 - 有有0 - 無(wú)無(wú)列真值表列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101112. 卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)RYG0100 01 11 1011111YGRGRYGYRZ YGRGRYGYRZ 3. 畫邏輯圖畫邏輯圖&1&111RGYZ

9、解:列真值表 邏輯表達(dá)式以后講 例例:某工廠有某工廠有A、B、C三個(gè)車間（每個(gè)車間需三個(gè)車間（每個(gè)車間需50千瓦電力）千瓦電力） 和一個(gè)自備電站，站內(nèi)有兩臺(tái)發(fā)電機(jī)和一個(gè)自備電站，站內(nèi)有兩臺(tái)發(fā)電機(jī)M和和N，M為為100千千瓦，瓦，N為為50千瓦。試用與非門設(shè)計(jì)一個(gè)控制線路，去控千瓦。試用與非門設(shè)計(jì)一個(gè)控制線路，去控制制M和和N得啟動(dòng)。得啟動(dòng)。3.2 加法器和數(shù)值比較器加法器和數(shù)值比較器一、一、 加法器加法器1. 半加器半加器（Half Adder）只有兩個(gè)只有兩個(gè) 1 位二進(jìn)制數(shù)相加，不考慮低位進(jìn)位。位二進(jìn)制數(shù)相加，不考慮低位進(jìn)位。iiBA iiCS 0 00 11 01 10 01 01 00

10、 1iiiiiBABAS iiiBAC 真真值值表表函數(shù)式函數(shù)式BA Ai+Bi = Si (和和) Ci (進(jìn)位進(jìn)位)邏邏輯輯圖圖曾曾用用符符號(hào)號(hào)國(guó)國(guó)標(biāo)標(biāo)符符號(hào)號(hào)半加器半加器（Half Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCiiiiiiBABAS iiiBAC 函函數(shù)數(shù)式式BA 2. 全加器全加器（Full Adder）兩個(gè)兩個(gè) 1 位二進(jìn)制數(shù)相加，考慮低位進(jìn)位。位二進(jìn)制數(shù)相加，考慮低位進(jìn)位。 Ai + Bi + Ci -1 ( 低位進(jìn)位低位進(jìn)位 ) = Si ( 和和 ) Ci ( 向高位進(jìn)位向高位進(jìn)位 )1 0 1 1 - A 1 1 1 0-

11、B+- 低位進(jìn)位低位進(jìn)位100101111真真值值表表1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 1111- - - - - iiiiiiiiiiiiiCBACBACBACBAC標(biāo)準(zhǔn)標(biāo)準(zhǔn)與或式與或式A B Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 1- S高位進(jìn)位高位進(jìn)位0卡諾圖卡諾圖全加器全加器（Full Adder）ABC0100 01 11 101111SiABC0100 01 11 101111Ci圈圈 “ 0 ”1111 - - -

12、- - iiiiiiiiiiiiiCBACBACBACBAS11- - - iiiiiiiCBCABAC1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 11- - - iiiiiiiCBCABAC最簡(jiǎn)與或式最簡(jiǎn)與或式圈圈 “ 1 ”邏輯圖邏輯圖(a) 用用與門與門、或門或門和和非門非門實(shí)現(xiàn)實(shí)現(xiàn)曾用符號(hào)曾用符號(hào)國(guó)標(biāo)符號(hào)國(guó)標(biāo)符號(hào)COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSiCiBiCi-11(b) 用用與或非門與或非門和和非門非門實(shí)現(xiàn)實(shí)現(xiàn)1111 - - - - - iiiiiiiiiiiiiCBACBACBACBAS11- - -

13、iiiiiiiCBCABAC&1&1111CiSiAiBiCi-13. 集成全加器集成全加器TTL：74LS183CMOS：C661雙全加器雙全加器1 2 3 4 5 6 714 13 12 11 10 9 8VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1COn+1 4、加法器、加法器（Adder）實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路4 位串行進(jìn)

14、位加法器位串行進(jìn)位加法器特點(diǎn)：特點(diǎn)：電路簡(jiǎn)單，連接方便電路簡(jiǎn)單，連接方便速度低速度低 = 4 tpdtpd 1位全加器的平均位全加器的平均 傳輸延遲時(shí)間傳輸延遲時(shí)間 01230123BBBBBAAAAA C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI2. 超前進(jìn)位加法器超前進(jìn)位加法器 作加法運(yùn)算時(shí)，總進(jìn)位信號(hào)由輸入二進(jìn)制數(shù)直接作加法運(yùn)算時(shí)，總進(jìn)位信號(hào)由輸入二進(jìn)制數(shù)直接產(chǎn)生。產(chǎn)生。1000000)(- - CBABAC011111)(CBABAC 1000001111)()(- - CBABABABA特點(diǎn)特點(diǎn)優(yōu)點(diǎn)：

15、速度快優(yōu)點(diǎn)：速度快缺點(diǎn)：電路比較復(fù)雜缺點(diǎn)：電路比較復(fù)雜1 )(- - iiiiiiCBABAC1000000)(- - CBABAC 10000011111)()(- - CBABABABAC超前進(jìn)位電路超前進(jìn)位電路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICIC0C1C2集成芯片集成芯片CMOS：CC4008TTL： 74283 74LS283應(yīng)用舉例應(yīng)用舉例8421 BCD 碼碼 余余 3 碼碼二、二、 數(shù)值比較器數(shù)值比較器（Digital Comparator）1、1 位數(shù)值比較器位數(shù)值比較器0 00 11 01 10 1 00 0 11 0 00

16、1 0真真值值表表函數(shù)式函數(shù)式邏輯圖邏輯圖 用用與非門與非門和和非門非門實(shí)現(xiàn)實(shí)現(xiàn)Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL = 1A = BM = 1A 100= 100= 100=100=010 001= 001= 001=001B = B3B2B1B0LGM4 4位數(shù)值比較器位數(shù)值比較器A3 B3 A2 B2 A1 B1 A0 B0&1&1&1&1&1&1&1 1&1&1&1 1 MLGA2A1B3A3B2B1B01 A0G = (A3 B3)(A2 B2) (A1 B

17、1)(A0 B0)4 位數(shù)值比較器位數(shù)值比較器M = A3B3+ (A3 B3) A2B2 + (A3 B3)(A2 B2) A1 B1+ (A3 B3)(A2 B2)(A1 B1) A0B0L = M+G1 位數(shù)值比較器位數(shù)值比較器3M3G2M2G1M1G0M0GAiMiBiAi BiAiBiLiGiAiBi&1&1&比比 較較 輸輸 入入級(jí)級(jí) 聯(lián)聯(lián) 輸輸 入入輸輸 出出A3B3A2B2A1B1A0B0ABFA B 001= 001= 001= 001=001001=010010=100100 100= 100 4 位集成數(shù)值比較器的真值表位集成數(shù)值比較器的真值表級(jí)聯(lián)

18、輸入：級(jí)聯(lián)輸入：供擴(kuò)展使用，一般接低位芯片的比較輸出，即供擴(kuò)展使用，一般接低位芯片的比較輸出，即 接低位芯片的接低位芯片的 FA B 。擴(kuò)展：擴(kuò)展：級(jí)級(jí)聯(lián)聯(lián)輸輸入入 集成數(shù)值比較器集成數(shù)值比較器 74LS85 (TTL) 兩片兩片 4 位位數(shù)值比較器數(shù)值比較器74LS85 AB74LS85 ABVCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB地地1 2 3 4 5 6 7 816 15 14 13 12 11 10 97485 74LS851 8 位位數(shù)值比較器數(shù)值比較器低位比較結(jié)果低位比較結(jié)果高位比較結(jié)果高位比較結(jié)果 FAB FAB B7 A7 B6 A6

19、 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 比較輸出比較輸出CMOS 芯片設(shè)置芯片設(shè)置 A B 只是為了電路對(duì)稱，不起判斷作用只是為了電路對(duì)稱，不起判斷作用B7 A7 B6 A6 B5 A5 B4 A4 FAB CC14585 ABB3 A3 B2 A2 B1 A1 B0 A0 FAB CC14585 AB 集成數(shù)值比較器集成數(shù)值比較器 CC15485(CMOS)擴(kuò)展：擴(kuò)展： 兩片兩片4 位位 8 位位VDDA3 B3 FAB FABA BA=BA1VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9CC14585 C6631低位比較結(jié)

20、果低位比較結(jié)果高位比較結(jié)果高位比較結(jié)果1對(duì)帶符號(hào)數(shù)的比較 ？ 先看符號(hào)對(duì)于負(fù)數(shù)，兩個(gè)數(shù)比較結(jié)果取反做為最后結(jié)果 符號(hào)不同，正數(shù)大于負(fù)數(shù)符號(hào)相同對(duì)于正數(shù)，兩個(gè)數(shù)比較結(jié)果就是最后結(jié)果3.3編碼器和譯器 譯碼器編碼器編碼 二進(jìn)制編碼器 二-十進(jìn)制碼(BCD碼)循環(huán)碼 常用編碼二十進(jìn)制編碼器 優(yōu)先編碼器編碼器和譯器二進(jìn)制譯碼器 二十進(jìn)制（BCD）譯碼器 顯示譯碼器譯碼是編碼的逆過程，即把二元序列還原成信息(編碼對(duì)象)，實(shí)現(xiàn)譯碼的電路叫譯碼器。 編碼器和譯器用文字、符號(hào)或數(shù)碼表示特定對(duì)象的過程，叫用文字、符號(hào)或數(shù)碼表示特定對(duì)象的過程，叫編碼編碼n位二進(jìn)制代碼可以表示2 n個(gè)信號(hào)例如：N36 n2365.

21、1699 n6 1.1.編碼編碼編碼器和譯器編碼器就是實(shí)現(xiàn)編碼的電路 用二進(jìn)制代碼表示有關(guān)對(duì)象的過程，叫用二進(jìn)制代碼表示有關(guān)對(duì)象的過程，叫二進(jìn)制編碼二進(jìn)制編碼一位二進(jìn)制代碼可以表示兩個(gè)信號(hào)(用0和1)兩位二進(jìn)制代碼可以表示四個(gè)信號(hào)(用00、01、10、11)如果信息數(shù)為如果信息數(shù)為N N，那么，需要二進(jìn)制代碼位數(shù)，那么，需要二進(jìn)制代碼位數(shù) n2 2N 十進(jìn)制的十個(gè)數(shù)碼十進(jìn)制的十個(gè)數(shù)碼0 1 2 0 1 2 9 9用二進(jìn)制表示；計(jì)數(shù)方法用二進(jìn)制表示；計(jì)數(shù)方法采用十進(jìn)制。采用十進(jìn)制。 對(duì)于有權(quán)碼(N)10W3b3+ W2b2+ W1b1+ W0b0 W3 W2 W1 W0為權(quán)，b3b2b1b0為二

22、進(jìn)制數(shù)0、1 習(xí)慣采用的有以下幾種： 8421BCD碼： 2421 BCD碼： 5211碼： 余3碼（余3 BCD碼）： 余3碼循環(huán)碼： 二二- -十進(jìn)制碼（十進(jìn)制碼（BCD碼）碼）編碼器和譯器8421BCD碼:如果權(quán)為(W3 W2 W1 W0)(8 4 2 1)，則為 8421BCD碼.2421 BCD碼:如果權(quán)為(W3 W2 W1 W0)(2 4 2 1)，則為 2421BCD碼， 編碼方式有兩種情況，分別叫做A碼和B碼，5211碼：有權(quán)碼 余3碼(余3 BCD碼)： 是一種無(wú)權(quán)碼，偏權(quán)碼，每組二進(jìn)制碼對(duì)應(yīng)的十進(jìn)制數(shù)正 好比它代表的十進(jìn)制數(shù)多了3，故叫余3碼，或者簡(jiǎn)單地說: 從0開始，每一

23、位都比8421BCD碼多3。 余3碼循環(huán)碼:也是無(wú)權(quán)碼，它比一般循環(huán)碼多了3. 編碼器和譯器常用BCD編碼十進(jìn)制數(shù)8421碼2421碼(A)2421碼(B)5421碼(A)5421碼(B)余3碼余3循環(huán)碼右移碼012345678900000001001000110100010101100111111011110000000100100011010010111100110111101111000000011000100110100101011001111110111100000001001000110100010101100111101111000000000100100011010010001

24、0011010101111000011010001010110011110001001101010111100001001100111010101001100110111111110101000000100001100011100111101111101111001110001100001循環(huán)碼 循環(huán)碼中任意兩個(gè)相鄰碼組之間只有一位碼元不同編碼器和譯器01 1000111 01 10 1 0 00000111101 1000111 01 10 1 0 01111000000000000111111110123456789101112131415編碼器編碼器（Encoder）二進(jìn)制編碼器二進(jìn)制編

25、碼器二二十進(jìn)制編碼器十進(jìn)制編碼器分類：分類：普通編碼器普通編碼器優(yōu)先編碼器優(yōu)先編碼器2nn104或或Y1I1Y2YmI2In代代碼碼輸輸出出信信息息輸輸入入編編 碼碼 器器 框框 圖圖1 1、二進(jìn)制編碼器、二進(jìn)制編碼器用用 n 位二進(jìn)制代碼對(duì)位二進(jìn)制代碼對(duì) N = 2n 個(gè)信號(hào)進(jìn)行編碼的電路個(gè)信號(hào)進(jìn)行編碼的電路3 位二進(jìn)制編碼器位二進(jìn)制編碼器(8 線線- 3 線線)編碼表編碼表函函數(shù)數(shù)式式Y(jié)2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7輸輸入入輸輸出出 I0 I7 是一組互相排斥的輸入變是一組互相排斥的輸入變量，任

26、何時(shí)刻只能有一個(gè)端輸入有效量，任何時(shí)刻只能有一個(gè)端輸入有效信號(hào)。信號(hào)。輸輸 入入輸輸 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位位二進(jìn)制二進(jìn)制編碼器編碼器I0I1I6I7Y2Y1Y0I2I4I5I3函數(shù)式函數(shù)式邏輯圖邏輯圖 用用或門或門實(shí)現(xiàn)實(shí)現(xiàn) 用用與非門與非門實(shí)現(xiàn)實(shí)現(xiàn)76542IIIIY 76321IIIIY 75310IIIIY 7654IIII 7632IIII 7531IIII Y2 Y1 Y0111I7 I6 I5 I4 I3I2 I1I0 &Y2 Y1 Y04567IIII23I

27、I01II用用 4 位二進(jìn)制代碼對(duì)位二進(jìn)制代碼對(duì) 0 9 十個(gè)信號(hào)進(jìn)行編碼的電路十個(gè)信號(hào)進(jìn)行編碼的電路2 2、二、二- -十進(jìn)制編碼器十進(jìn)制編碼器二二-十進(jìn)制十進(jìn)制編碼器編碼器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3例：設(shè)計(jì)一個(gè)例：設(shè)計(jì)一個(gè)8421BCD碼編碼器。碼編碼器。 解： 分析：N=10 n210 n=4 列真值表：列真值表： 列寫表達(dá)式： Y3I8I9 Y2I4I5I6I7 Y1I2I3I6I7 Y0I1I3I5I7 編碼器和譯器編碼器和譯器8421BCD碼編碼器的實(shí)現(xiàn) 這是Ii1時(shí)編碼，若Ii0時(shí)編碼，則 其中開關(guān)是常斷開關(guān)，平時(shí)開關(guān)斷開，按下閉合。還有常合開關(guān)，摁

28、下斷開 ，符號(hào)如圖:編碼器和譯器T8實(shí)現(xiàn)可用與非門，如圖：15.5.優(yōu)先編碼器優(yōu)先編碼器 允許幾個(gè)信號(hào)同時(shí)輸入，但電路只對(duì)優(yōu)先級(jí)別高的進(jìn)行編允許幾個(gè)信號(hào)同時(shí)輸入，但電路只對(duì)優(yōu)先級(jí)別高的進(jìn)行編碼，對(duì)級(jí)別低的不予理睬。輸入變量之間不是互相排斥，碼，對(duì)級(jí)別低的不予理睬。輸入變量之間不是互相排斥，而是級(jí)別高的排斥級(jí)別低的。而是級(jí)別高的排斥級(jí)別低的。編碼器和譯器上述兩種編碼器在某一時(shí)刻只允許有一個(gè)有效輸入，否則，輸出端會(huì)發(fā)生混亂，出現(xiàn)錯(cuò)誤。優(yōu)先編碼器優(yōu)先編碼器應(yīng)首先規(guī)定優(yōu)先級(jí)別。例：設(shè)計(jì)一個(gè)有例：設(shè)計(jì)一個(gè)有10個(gè)信號(hào)（個(gè)信號(hào)（I0I9）的編碼器，的編碼器，Ii1編碼，編碼，I9級(jí)別最高。級(jí)別最高。 解：

29、分析：N=10，2nN，n4， I9級(jí)別最高，只要I91，即對(duì) 其進(jìn)行編碼，要對(duì)I0進(jìn)行編碼， 必須I1I9均為0 列真值表： 編碼器和譯器Y1同理可推出. 實(shí)現(xiàn)如圖： 實(shí)際購(gòu)買的許多是優(yōu)先編碼器，例如：74LS147 十進(jìn)制(BCD)優(yōu)先編碼器，74LS148 83線優(yōu)先編碼器。其引線排列圖為： 編碼器和譯器編碼器和譯器編碼器和譯器編碼器和譯器譯碼器譯碼器（Decoder）編碼的逆過程，將二進(jìn)制代碼翻譯為原來(lái)的含義編碼的逆過程，將二進(jìn)制代碼翻譯為原來(lái)的含義1、二進(jìn)制譯碼器、二進(jìn)制譯碼器 (Binary Decoder) 輸入輸入 n 位二位二進(jìn)制代碼進(jìn)制代碼如：如： 2 線線 4 線譯碼器線

30、譯碼器 3 線線 8 線譯碼器線譯碼器4 線線 16 線譯碼器線譯碼器A0Y0A1An-1Y1Ym-1二進(jìn)制二進(jìn)制譯碼器譯碼器輸出輸出 m 個(gè)個(gè)信號(hào)信號(hào) m = 2n例例. 3位二進(jìn)制譯碼器位二進(jìn)制譯碼器 ( 3 線線 8 線線)真值表真值表函數(shù)式函數(shù)式0127AAAY 0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY A0Y0A1A2Y1Y73 位位二進(jìn)制二進(jìn)制譯碼器譯碼器012 AAA01234567 YYYYYYYY0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0

31、 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13 線線 - 8 線譯碼器邏輯圖線譯碼器邏輯圖000 輸出低電平有效輸出低電平有效工作原理：工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A0001111101110101011111101111101111100111110

32、111011111111011011011111111011111112. 集成集成 3 線線 8 線譯碼器線譯碼器 - 74LS138引腳排列圖引腳排列圖功能示意圖功能示意圖321 SSS、輸入選通控制端輸入選通控制端1S 0321 SS或或芯片芯片禁止禁止工作工作0 1321 SSS且且芯片芯片正常正常工作工作VCC 地地1324567816 15 14 13 12 11 10974LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3

33、Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 3. 二進(jìn)制譯碼器的級(jí)聯(lián)二進(jìn)制譯碼器的級(jí)聯(lián) 兩片兩片3 線線 8 線線4 線線-16 線線Y0Y7Y8Y1574LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 高位高位Y7 A0 A1 A2 A3 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 低位低位Y7 10工作工作禁止禁止有輸出有輸出無(wú)輸出無(wú)輸出 1禁止禁止工作工作無(wú)輸出無(wú)輸出有輸出有輸出0 78 15三片三片 3 線線- 8 線線5 線線 - 24 線線34 AA（1）

34、（）（2）（）（3）輸輸 出出工工 禁禁 禁禁70 YY禁禁 工工 禁禁158 YY禁禁 禁禁 工工2316 YY0 00 11 01 1禁禁 禁禁 禁禁全為全為 174LS138 (1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y0Y7 Y774LS138 (3)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y16Y7 Y2374LS138 (2)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y8Y7 Y15A0A1A2A3A41功能特點(diǎn)：功能特點(diǎn)： 輸出端提供全部最小項(xiàng)輸出

35、端提供全部最小項(xiàng)電路特點(diǎn)：電路特點(diǎn)： 與門與門( (原變量輸出原變量輸出) )與非門與非門( (反變量輸出反變量輸出) )4. 二進(jìn)制譯碼器的主要特點(diǎn)二進(jìn)制譯碼器的主要特點(diǎn)將輸入的BCD碼翻譯(還原)成十個(gè)數(shù)碼的電路叫二-十進(jìn)制(BCD)譯碼器。 編碼器和譯器Y01Y2Y3Y4Y5Y6Y7Y74LS42DCBA二二-十進(jìn)制譯碼器十進(jìn)制譯碼器(Binary-Coded Decimal Decoder)例：設(shè)計(jì)一個(gè)8421 BCD碼譯碼器 解:分析:輸入是4位二進(jìn)制代碼，輸出是10位數(shù)碼，這 是一個(gè)4線10線譯碼器，如圖: 列真值表(高電平翻譯) 列寫表達(dá)式 1)對(duì)于拒絕偽輸入的譯碼器，偽輸入時(shí)輸

36、出按0對(duì)待， 則每一輸出對(duì)應(yīng)一個(gè)最小項(xiàng)。 優(yōu)點(diǎn):當(dāng)輸入偽碼時(shí)，輸出恒為0，不產(chǎn)生輸出(偽輸出)缺點(diǎn):電路復(fù)雜 編碼器和譯器2)對(duì)于不拒絕偽輸入的譯碼器，輸入偽輸入時(shí)，輸出任意 (約束項(xiàng))，可以用卡諾圖化簡(jiǎn)，可集中在一張卡諾圖上。 優(yōu)點(diǎn)：電路簡(jiǎn)單；缺點(diǎn)：可能產(chǎn)生偽輸出。 例如：輸入1010，應(yīng)無(wú)輸出，但Y21 Y81 輸入1100，應(yīng)無(wú)輸出，但Y41 Y81。 集成二集成二十進(jìn)制譯碼器：十進(jìn)制譯碼器：74LS42就是一個(gè)8421 BCD碼譯碼器，如圖：編碼器和譯器編碼器和譯器這是個(gè)拒絕偽輸入的譯碼器，低電平翻譯。 編碼器和譯器半導(dǎo)體顯示半導(dǎo)體顯示(LED)液晶顯示液晶顯示(LCD)共陽(yáng)極共陽(yáng)極每

37、字段是一只每字段是一只發(fā)光二極管發(fā)光二極管三、顯示譯碼器三、顯示譯碼器數(shù)碼顯示器數(shù)碼顯示器aebcfgdabcdefgR+ 5 VYaA3A2A1A0+VCC+VCC顯示顯示譯碼器譯碼器共陽(yáng)共陽(yáng)YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低電平低電平驅(qū)動(dòng)驅(qū)動(dòng)011100011111000000000010010000100共陰極共陰極abcdefgR+5 VYaA3A2A1A0+VCC顯示顯示譯碼器譯碼器共陰共陰YbYcYdYeYfYg 高電平高電平驅(qū)動(dòng)驅(qū)動(dòng)0

38、0001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd驅(qū)動(dòng)共陰極數(shù)碼管的電路驅(qū)動(dòng)共陰極數(shù)碼管的電路 輸出輸出高電平高電平有效有效YaYbYcYdYeYfYgA3A2A1A011111111111111111111111驅(qū)動(dòng)共陽(yáng)極數(shù)碼管的電路驅(qū)動(dòng)共陽(yáng)極數(shù)碼管的電路A3A2A1A0YaYbYcYdYeYfYg 輸出輸出低電平低電平有效有效&1&111&1例：設(shè)計(jì)一個(gè)8421BCD碼數(shù)碼顯示器。（采用

39、共陽(yáng)極，用與或 非門實(shí)現(xiàn)） 編碼器和譯器解：列真值表 列寫表達(dá)式，用卡諾圖，為了求與或非式，先求Ya的最簡(jiǎn)與 或式（圈0即可）卡諾圖： 編碼器和譯器YaA3+A1+A2A0+A2A0同理：YbA2+A1A0+A1A0YcA1+A0+A2 YdA2A0+A2A1A0+A2A1+A1A0 +A3YeA2A0+A1A0YfA3+A1A0+A2A1+A2A0YgA3+A2A1+A1A0+A2A1 利用與或非門實(shí)現(xiàn)如圖： 編碼器和譯器數(shù)數(shù)據(jù)據(jù)傳傳輸輸方方式式0110發(fā)送發(fā)送0110并行傳送并行傳送0110串行傳送串行傳送并并- -串轉(zhuǎn)換：串轉(zhuǎn)換：數(shù)據(jù)選擇器數(shù)據(jù)選擇器串串- -并轉(zhuǎn)換：并轉(zhuǎn)換：數(shù)據(jù)分配器數(shù)

40、據(jù)分配器3. 4 數(shù)據(jù)選擇器和分配器數(shù)據(jù)選擇器和分配器接收接收0110 在發(fā)送端和接收端不需要在發(fā)送端和接收端不需要數(shù)據(jù)數(shù)據(jù) 并并-串串 或或 串串-并并 轉(zhuǎn)換裝置，轉(zhuǎn)換裝置，但每位數(shù)據(jù)各占一條傳輸線，當(dāng)?shù)课粩?shù)據(jù)各占一條傳輸線，當(dāng)傳送數(shù)據(jù)位數(shù)增多時(shí)，成本較高，傳送數(shù)據(jù)位數(shù)增多時(shí)，成本較高，且很難實(shí)現(xiàn)。且很難實(shí)現(xiàn)。3. 4. 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 ( Data Selector )能夠從能夠從多路多路數(shù)據(jù)輸入中數(shù)據(jù)輸入中選擇一路選擇一路作為輸出的電路作為輸出的電路一、一、4 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器輸輸入入數(shù)數(shù)據(jù)據(jù)輸輸出出數(shù)數(shù)據(jù)據(jù)選擇控制信號(hào)選擇控制信號(hào)A0Y4選選1數(shù)據(jù)選擇器數(shù)據(jù)選

41、擇器D0D3D1D2A11. 工作原理工作原理0 0 0 1 1 0 1 1 D0D1D2D3D0 0 0D0D A1 A0 2. 真值表真值表D1 0 1D2 1 0D3 1 1Y D1D2D33. 函數(shù)式函數(shù)式 013012011010AADAADAADAADY 一、一、4 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器3. 函數(shù)式函數(shù)式013012011010AADAADAADAADY 4. 邏輯圖邏輯圖33221100 DmDmDmDm 1&11YA11A0D0D1D2D30 0 0 1 1 0 1 1 = D0= D1= D2= D3 二、集成數(shù)據(jù)選擇器二、集成數(shù)據(jù)選擇器1. 8 選選 1

42、數(shù)據(jù)選擇器數(shù)據(jù)選擇器74151 74LS151 74251 74LS251引引腳腳排排列列圖圖功功能能示示意意圖圖選通控制端選通控制端 SVCC 地地1324567816 15 14 13 12 11 10 974LS151D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 Y Y SMUXD7A2D0A0A1SYY禁止禁止使能使能1 0 0 0 0D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 0 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 A2 A0 地址端地址端D7 D0 數(shù)據(jù)輸入端數(shù)據(jù)輸入端數(shù)數(shù)

43、據(jù)據(jù)輸輸出出端端、 YY012701210120AAADAAADAAADY ，選擇器被禁止，選擇器被禁止時(shí)時(shí)當(dāng)當(dāng) 1 S），選擇器被選中（使能，選擇器被選中（使能時(shí)時(shí)當(dāng)當(dāng) 0 S1 0 YY2. 集成數(shù)據(jù)選擇器的擴(kuò)展集成數(shù)據(jù)選擇器的擴(kuò)展兩片兩片 8 選選 1（74151）16 選選 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器A2 A1 A0 A3 D15 D81Y1S74151 (2)D7A2D0ENA0A1YY2D7 D074151 (1)D7A2D0ENA0A1SYY1低位低位高位高位0 禁止禁止使能使能0 70 D0 D7 D0 D7 1 使能使能禁止禁止D8 D15 0 D8 D15 0 四片四片 8 選

44、選 1（74151）32 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器1/2 74LS139SA4A3A2A1A0&Y方法方法 1： 74LS139 雙雙 2 線線 - 4 線譯碼器線譯碼器74151 (4)D7A2D0ENA0A1S4Y374151 (1)D7A2D0ENA0A1D0S1Y074151 (2)D7A2D0ENA0A1S2Y174151 (3)D7A2D0ENA0A1S3Y2D7D8D15D16D23D24D311 1 1 1 1 0 7禁止禁止 禁止禁止 禁止禁止 禁止禁止 0 0 01 1 1 0 禁止禁止 禁止禁止 禁止禁止 使能使能 0 1禁止禁止 禁止禁止 使能使能 禁止禁

45、止 禁止禁止 使能使能 禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 禁止禁止 1 01 1D0 D7 D8 D15 D16 D23 D24 D311 1 0 1 1 0 1 1 0 1 1 1 方法方法 2：74LS153 雙雙 4 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器34 AA（1） （2） （3） （4）輸出信號(hào)輸出信號(hào)0 0工工 禁禁 禁禁 禁禁70 DD0 1禁禁 工工 禁禁 禁禁158 DD1 0禁禁 禁禁 工工 禁禁2316 DD1 1禁禁 禁禁 禁禁 工工3124 DD譯譯碼碼器器輸輸出出00 Y01 Y02 Y03 Y方法方法 1：四片四片 8 選選 1（74151）32 選選

46、 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器四路四路 8 位位并行數(shù)據(jù)并行數(shù)據(jù)四片四片8選選1四路四路 1 位位串行數(shù)據(jù)串行數(shù)據(jù)一片一片4選選1一路一路 1 位位串行數(shù)據(jù)串行數(shù)據(jù)（電路略）（電路略）真值表真值表（使用（使用 74LS139 雙雙 2 線線 - 4 線譯碼器）線譯碼器）3. 4. 2 數(shù)據(jù)分配器數(shù)據(jù)分配器 ( Data Demultiplexer )將將 1 路路輸入數(shù)據(jù)，根據(jù)需要分別傳送到輸入數(shù)據(jù)，根據(jù)需要分別傳送到 m 個(gè)個(gè)輸出端輸出端一、一、1 路路-4 路數(shù)據(jù)分配器路數(shù)據(jù)分配器數(shù)據(jù)數(shù)據(jù)輸入輸入數(shù)據(jù)輸出數(shù)據(jù)輸出選擇控制選擇控制0 00 11 01 11A0A3210 YYYYD 0 0 00

47、 D 0 00 0 D 00 0 0 D01AAD 01AAD 01AAD 01AAD &Y0&Y1&Y2&Y31A11A1DDA01 路路-4 路路數(shù)據(jù)分配器數(shù)據(jù)分配器Y0Y3Y1Y2A1真真值值表表函函數(shù)數(shù)式式邏輯圖邏輯圖二、集成數(shù)據(jù)分配器二、集成數(shù)據(jù)分配器用用 3 線線-8 線譯碼器線譯碼器可實(shí)現(xiàn)可實(shí)現(xiàn) 1 路路-8 路路數(shù)據(jù)分配器數(shù)據(jù)分配器數(shù)據(jù)輸出數(shù)據(jù)輸出 S1 數(shù)據(jù)輸入（數(shù)據(jù)輸入（D） 32使使能能控控制制端端、 SS）數(shù)數(shù)據(jù)據(jù)輸輸出出（ 70DYY地址碼地址碼 數(shù)據(jù)輸入數(shù)據(jù)輸入( (任選一路任選一路) )。實(shí)實(shí)現(xiàn)現(xiàn)數(shù)數(shù)據(jù)據(jù)分分配配器器的的功功能能時(shí)時(shí)

48、 , 032 SSS2 數(shù)據(jù)輸入（數(shù)據(jù)輸入（D）數(shù)數(shù)據(jù)據(jù)輸輸出出（ 70DYY 21使使能能控控制制端端、 SS。實(shí)現(xiàn)數(shù)據(jù)分配器的功能實(shí)現(xiàn)數(shù)據(jù)分配器的功能時(shí)時(shí) , 0 , 121 SS74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 3. 5 用用 MSI 實(shí)現(xiàn)組合邏輯函數(shù)實(shí)現(xiàn)組合邏輯函數(shù)3. 5. 1 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)一、基本原理和步驟一、基本原理和步驟1. 原理：原理：選擇器輸出為標(biāo)準(zhǔn)與或式，含地址變量的選擇器輸出

49、為標(biāo)準(zhǔn)與或式，含地址變量的全部最小項(xiàng)。例如全部最小項(xiàng)。例如 而任何組合邏輯函數(shù)都可以表示成為最小項(xiàng)之和而任何組合邏輯函數(shù)都可以表示成為最小項(xiàng)之和的形式，故可用數(shù)據(jù)選擇器實(shí)現(xiàn)。的形式，故可用數(shù)據(jù)選擇器實(shí)現(xiàn)。013012011010AADAADAADAADY 01270120AAADAAADY 4 選選 18 選選 12. 步驟步驟(1) 根據(jù)根據(jù) n = k - 1 確定數(shù)據(jù)選擇器的規(guī)模和型號(hào)確定數(shù)據(jù)選擇器的規(guī)模和型號(hào)(n 選擇器選擇器地址碼地址碼，k 函數(shù)的函數(shù)的變量個(gè)數(shù)變量個(gè)數(shù))(2) 寫出函數(shù)的寫出函數(shù)的標(biāo)準(zhǔn)與或式標(biāo)準(zhǔn)與或式和選擇器和選擇器輸出信號(hào)表達(dá)式輸出信號(hào)表達(dá)式(3) 對(duì)照比較確定選

50、擇器各個(gè)輸入變量的表達(dá)式對(duì)照比較確定選擇器各個(gè)輸入變量的表達(dá)式 (4) 根據(jù)采用的根據(jù)采用的數(shù)據(jù)選擇器數(shù)據(jù)選擇器和和求出的表達(dá)式求出的表達(dá)式畫出連畫出連線圖線圖二、應(yīng)用舉例二、應(yīng)用舉例 例例 1 用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù) 解解 (2) 標(biāo)準(zhǔn)與或式標(biāo)準(zhǔn)與或式ABCCABCBABCAF ACBCABF (1) n = k - -1 = 3 - -1 = 2 可用可用 4 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 74LS153數(shù)據(jù)選擇器數(shù)據(jù)選擇器013012011010AADAADAADAADY (3) 確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系令令 A1 = A, A0

51、= B01 BAABCBACBAF則則 D0 = 0 D1 =D2 = C D3 = 1方法一：公式法方法一：公式法ABDBADBADBADY3210 FA BY1/2 74LS153D3D2D1D0A1A0ST1C(4) 畫連線圖畫連線圖(4) 畫連線圖畫連線圖(與方法一相同與方法一相同)方法二：圖形法方法二：圖形法按按 A、B 順序?qū)懗龊瘮?shù)的標(biāo)準(zhǔn)與或式順序?qū)懗龊瘮?shù)的標(biāo)準(zhǔn)與或式ABCCABCBABCAF 含變量含變量 C 的的 F 的卡諾圖的卡諾圖含變量含變量 Di 的的 Y 的卡諾圖的卡諾圖AB0101A1A001010CC1D0D1D2D3令令 A1 = A, A0 = B則則 D0 =

52、 0 D1 =D2 = C D3 = 1例例 2 用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù) mZ148,9,10,12,3,4,5,6,7, 解解 (2) 函數(shù)函數(shù) Z 的標(biāo)準(zhǔn)與或式的標(biāo)準(zhǔn)與或式DABCDCABDCBADCBADCBA BCDADBCADCBADCBACDBAZ 8 選選 1012701210120AAADAAADAAADY (3) 確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系(1) n = k-1 = 4-1 = 3若令若令A(yù)2 = A, A1= B, A0= C(4) 畫連線圖畫連線圖則則D2=D3 =D4 =1D0= 0用用 8 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選

53、擇器 74LS151ZA B C1DD1D1=DDmDmDmmmmDmZ 7654321 11100 mDDDD 765Y 74LS151D7D6D5D4D3D2D1D0A2A1A0S方法一：公式法方法一：公式法則則方法二：圖形法方法二：圖形法 mZ148,9,10,12,3,4,5,6,7,ABCD0001111000 01 11 100011111001111100DmDmDmmmmDmmZ 76543210 111000 m, 1432 DDDDm 112 mDm 613 mDm 7Dm 514 m, , 010DDD DDDD 765令令 A2 = A A1= B A0= C也可以用真

54、值表來(lái)推出ABCDZD00000000100010000111010010101101101011111000110011101011011011001110101110111110D0=0D1=DD2=1D3=1D4=1D5= DD6= DD7= DY 74LS151D7D6D5D4D3D2D1D0A2A1A0SA B C1DD1例例3 3：用：用7415174151實(shí)現(xiàn)下表所示功能實(shí)現(xiàn)下表所示功能 解： 函數(shù)有3個(gè)變量，數(shù)據(jù)選擇器有3個(gè)地址碼，正好每一個(gè)變量對(duì)應(yīng)一個(gè)地址碼，即：A、B、C分別對(duì)應(yīng)A2、A1、A0，此時(shí)，數(shù)據(jù)輸入端就是真值表的順序Y 74LS151D7D6D5D4D3D2D1

55、D0A2A1A0SA B C0 1 1 0 1 0 0 1注意數(shù)據(jù)選擇器中是從D7到D0 對(duì)于變量數(shù)K少于地址碼數(shù)n的函數(shù)，可選擇其中K個(gè)地址碼做為變量輸入，其它固定輸入0(或1)，而輸入端只在被選擇的地方輸入，其它不管。 3. 5. 2 用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)一、基本原理與步驟一、基本原理與步驟1. 基本原理：基本原理：二進(jìn)制譯碼器又叫變量譯碼器或最小項(xiàng)二進(jìn)制譯碼器又叫變量譯碼器或最小項(xiàng)譯碼器譯碼器,它的它的輸出端提供了其輸入變量的輸出端提供了其輸入變量的全部最小項(xiàng)全部最小項(xiàng)。0127AAAY 0120AAAY 0121AAAY 0, 1321 SSS0

56、m 1m 7m 任何一個(gè)函數(shù)都可以任何一個(gè)函數(shù)都可以寫成最小項(xiàng)之和的形式寫成最小項(xiàng)之和的形式74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 2. 基本步驟基本步驟(1) 選擇二進(jìn)制譯碼器選擇二進(jìn)制譯碼器:函數(shù)變量數(shù)函數(shù)變量數(shù)=譯碼器輸入代碼位數(shù)譯碼器輸入代碼位數(shù)(2) 寫函數(shù)的標(biāo)準(zhǔn)與非寫函數(shù)的標(biāo)準(zhǔn)與非-與非式與非式(3) 確定譯碼器和與非門輸入信號(hào)表達(dá)式確定譯碼器和與非門輸入信號(hào)表達(dá)式例例 用集成譯碼器實(shí)現(xiàn)函數(shù)用集成譯碼器實(shí)現(xiàn)函數(shù)ACBCABZ 3(1)

57、三個(gè)輸入變量，三個(gè)輸入變量，選選 3 線線 8 線譯碼器線譯碼器 74LS138(2) 函數(shù)的標(biāo)準(zhǔn)與非函數(shù)的標(biāo)準(zhǔn)與非-與非式與非式CBABCACABABCZ 37653mmmm 7653mmmm (4) 畫連線圖畫連線圖 解解 (4) 畫連線圖畫連線圖(3) 確認(rèn)變量和輸入關(guān)系確認(rèn)變量和輸入關(guān)系CABAAA 012 令令76533YYYYZ CBABCACABABCZ 37653mmmm 則則74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA &Z3ABC1在輸出端需增加一個(gè)與非門在輸出端需增加一個(gè)與非門例：利用集成譯碼器設(shè)計(jì)一個(gè)全加

58、器。 解：真值表如右：根據(jù)真值表可得Si Ci標(biāo)準(zhǔn)與或式和標(biāo)準(zhǔn)與非與非表達(dá)式： Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1 =m1+m2+m4+m7 =m1m2m4m7Ci= AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1 =m3+m5+m6+m7 =m3m5m6m7根據(jù)表達(dá)式確認(rèn)表達(dá)式與輸入對(duì)應(yīng)后可以畫出連線圖 例：用集成譯碼器實(shí)現(xiàn)下列組合邏輯函數(shù)。 Z1=AB+AB+BC Z2=AB+BC+CA Z3=AB+BC+CA選擇譯碼器 要實(shí)現(xiàn)的是一組多輸出的3變量函數(shù)，因此應(yīng)選 用3線8線譯碼器，用74LS138。 解：74LS138Y0

59、 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Z1=AB+AB+BC =ABC+ABC+ABC+ABC+ABC = m0+m1+m5+m6+m7 = m0m1m5m6m7Z2=AB+BC+CA =ABC+ABC+ABC+ABC+ABC+ABC = m1+m2+m3+m4+m5+m6 = m1m2m3m4m5m6Z3=AB+BC+CA =ABC+ABC+ABC+ABC = m3+m5+m6+m7 = m3m5m6m7寫標(biāo)準(zhǔn)與非與非式 A2=A A1=B A0=CZ1=Y0Y1Y5Y6Y7Z2=Y1Y2Y3Y4Y5Y6Z3=Y3Y5Y6Y7確認(rèn)表達(dá)式 畫連線

60、圖 例例2 2：用數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)檢偶電路，當(dāng)輸入：用數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)檢偶電路，當(dāng)輸入 的的4 4位二進(jìn)制代碼中位二進(jìn)制代碼中1 1的個(gè)數(shù)是偶數(shù)時(shí)輸出的個(gè)數(shù)是偶數(shù)時(shí)輸出1 1。 解：檢偶電路真值表為：選用數(shù)據(jù)選擇器 根據(jù)n=k1=41=3，應(yīng)選用8選1數(shù)據(jù)選擇器，用 74LS151。由真值表得：Z=m(0,3,5,6,9,10,12,15)寫標(biāo)準(zhǔn)與或表達(dá)式Z=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD +ABCD+ABCDY=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3 +A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D774LS151：確定74LS151輸入變量的表達(dá)式 比較兩表達(dá)式，由兩式相等得： A2=A A1=B A0=C D0=D3=D5=D6=DD1=D2=D4=D7=D74LS151的選通控制端S=0畫連線圖74LS1513.6只讀存儲(chǔ)器（ROM) 存儲(chǔ)器:順序訪問存儲(chǔ)器（SAM）隨機(jī)訪問存儲(chǔ)器（RAM）只讀存儲(chǔ)器(R