電工電子技術(shù)課程課件組合邏輯電路ppt課件

1、組合邏輯電路組合邏輯電路電工電子學(xué)電工電子學(xué);.本章教學(xué)基本要求本章教學(xué)基本要求掌握與門、或門、非門、異或門的邏輯功能。了解掌握與門、或門、非門、異或門的邏輯功能。了解TTLTTL集成與非門及電壓傳輸特性和主要參集成與非門及電壓傳輸特性和主要參數(shù)，了解數(shù)，了解CMOSCMOS門電路的特點(diǎn)，了解三態(tài)門的概念。門電路的特點(diǎn)，了解三態(tài)門的概念。掌握邏輯代數(shù)的基本運(yùn)算法則和應(yīng)用邏輯代數(shù)分析簡(jiǎn)單的組合邏輯電路。掌握邏輯代數(shù)的基本運(yùn)算法則和應(yīng)用邏輯代數(shù)分析簡(jiǎn)單的組合邏輯電路。了解加法器、了解加法器、84218421編碼器和二進(jìn)制譯碼器的工作原理，以及七段編碼器和二進(jìn)制譯碼器的工作原理，以及七段LEDLED

2、顯示譯碼驅(qū)動(dòng)器的功能。顯示譯碼驅(qū)動(dòng)器的功能。本章講授學(xué)時(shí)本章講授學(xué)時(shí): 5: 5學(xué)時(shí)學(xué)時(shí) 自學(xué)學(xué)時(shí)自學(xué)學(xué)時(shí): 10: 10學(xué)時(shí)學(xué)時(shí)電工電子學(xué)電工電子學(xué);.主要內(nèi)容主要內(nèi)容 邏輯代數(shù)與邏輯門邏輯代數(shù)與邏輯門 組合邏輯電路組合邏輯電路 邏輯門應(yīng)用電路邏輯門應(yīng)用電路 本章小結(jié)本章小結(jié)電工電子學(xué)電工電子學(xué);.邏輯代數(shù)與邏輯門電路邏輯代數(shù)與邏輯門電路 數(shù)制與碼制數(shù)制與碼制 邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路 邏輯代數(shù)的運(yùn)算法則邏輯代數(shù)的運(yùn)算法則 邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)電工電子學(xué)電工電子學(xué);.數(shù)制與碼制數(shù)制與碼制(1)概述概述按物理量的變化規(guī)律的特點(diǎn)，可將其分為兩大類：數(shù)字量按物理

3、量的變化規(guī)律的特點(diǎn)，可將其分為兩大類：數(shù)字量和模擬量。和模擬量。模擬量模擬量在時(shí)間上或數(shù)值上是連續(xù)的。在時(shí)間上或數(shù)值上是連續(xù)的。tu正弦波信號(hào)正弦波信號(hào)鋸齒波信號(hào)鋸齒波信號(hào)tu模擬信號(hào)模擬信號(hào)表示模擬量的信號(hào)。表示模擬量的信號(hào)。電工電子學(xué)電工電子學(xué);.數(shù)制與碼制數(shù)制與碼制(2)數(shù)字量數(shù)字量在時(shí)間上和數(shù)量上都是離散的。在時(shí)間上和數(shù)量上都是離散的。數(shù)字信號(hào)數(shù)字信號(hào)表示數(shù)字量的信號(hào)。表示數(shù)字量的信號(hào)。數(shù)字電路數(shù)字電路工作在數(shù)字信號(hào)下的電子電路。在數(shù)字電路中，晶體管工作在開(kāi)關(guān)狀態(tài)，即工作在工作在數(shù)字信號(hào)下的電子電路。在數(shù)字電路中，晶體管工作在開(kāi)關(guān)狀態(tài)，即工作在截止和飽和狀態(tài)；注重研究輸入輸出間的邏輯關(guān)

4、系，主要的工具是邏輯代數(shù)，截止和飽和狀態(tài)；注重研究輸入輸出間的邏輯關(guān)系，主要的工具是邏輯代數(shù)，電路的功能用真值表、邏輯函數(shù)式和波形圖表示。電路的功能用真值表、邏輯函數(shù)式和波形圖表示。脈沖信號(hào)脈沖信號(hào)tu電工電子學(xué)電工電子學(xué);.數(shù)制與碼制數(shù)制與碼制(3)數(shù)制與碼制數(shù)制與碼制 數(shù)制數(shù)制多位數(shù)碼中每一位的構(gòu)成方法和從低位到高位的進(jìn)位規(guī)則稱為數(shù)制。多位數(shù)碼中每一位的構(gòu)成方法和從低位到高位的進(jìn)位規(guī)則稱為數(shù)制。 十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制電工電子學(xué)電工電子學(xué);.數(shù)制與碼制數(shù)制與碼制(4)數(shù)制與碼制數(shù)制與碼制十進(jìn)制十進(jìn)制以以1010為基數(shù)的計(jì)數(shù)體制為基數(shù)的計(jì)數(shù)體制表示數(shù)

5、的十個(gè)數(shù)碼：表示數(shù)的十個(gè)數(shù)碼：(0 (0 9) 9)表示方法：用表示方法：用1010的冪相加表示的冪相加表示2101210410310910510734.759 特點(diǎn)：逢十進(jìn)一特點(diǎn)：逢十進(jìn)一, ,故稱為十進(jìn)制。故稱為十進(jìn)制。稱：稱：1010i i權(quán)（進(jìn)位基數(shù)的冪）權(quán)（進(jìn)位基數(shù)的冪）電工電子學(xué)電工電子學(xué);.數(shù)制與碼制數(shù)制與碼制(5)數(shù)制與碼制數(shù)制與碼制二進(jìn)制數(shù)二進(jìn)制數(shù)以以2為基數(shù)的計(jì)數(shù)體制為基數(shù)的計(jì)數(shù)體制特點(diǎn)：逢二進(jìn)一，所以叫二進(jìn)制。特點(diǎn)：逢二進(jìn)一，所以叫二進(jìn)制。稱：稱：2 2i權(quán)（進(jìn)位基數(shù)的冪）權(quán)（進(jìn)位基數(shù)的冪）10310132)625.11( 2121212121)101.1011(表示方法

6、：用表示方法：用2 2的冪相加表示的冪相加表示表示的數(shù)碼：表示的數(shù)碼：1和和0電工電子學(xué)電工電子學(xué);.數(shù)制與碼制數(shù)制與碼制(6)數(shù)制與碼制數(shù)制與碼制任意進(jìn)制數(shù)任意進(jìn)制數(shù)稱：R 進(jìn)位基數(shù)稱：Ri 權(quán)（進(jìn)位基數(shù)的冪）稱：Ki 為相應(yīng)的系數(shù)mmnnnnRRKRKRKRKRKN. .)(11002211電工電子學(xué)電工電子學(xué);.數(shù)制與碼制數(shù)制與碼制(7)數(shù)制與碼制數(shù)制與碼制數(shù)制的轉(zhuǎn)換數(shù)制的轉(zhuǎn)換10310132)625.11( 2121212121)101.1011(22012310)1011()11(dddd（d d3 3、d d2 2、d d1 1、d d0 0分別為相應(yīng)位的二進(jìn)制數(shù)碼分別為相應(yīng)位的二

7、進(jìn)制數(shù)碼1 1或或0 0。電工電子學(xué)電工電子學(xué);.數(shù)制與碼制數(shù)制與碼制(8)數(shù)制與碼制數(shù)制與碼制數(shù)制的轉(zhuǎn)換數(shù)制的轉(zhuǎn)換2012340011223344102222229)ddddd(ddddd)( 292914147 73 31 10 02 22 22 22 22 2余余1(d1(d0 0) )余余0(d0(d1 1) )余余1(d1(d2 2) )余余1(d1(d3 3) )余余1(d1(d4 4) )220123410)11101()()29(ddddd 注意注意: :二進(jìn)制加法運(yùn)算同邏輯加法運(yùn)算的含二進(jìn)制加法運(yùn)算同邏輯加法運(yùn)算的含義是不同的。前者是數(shù)的運(yùn)算，而后者表示邏義是不同的。前者是數(shù)

8、的運(yùn)算，而后者表示邏輯關(guān)系。二進(jìn)制加法為輯關(guān)系。二進(jìn)制加法為1+1=101+1=10，而邏輯加則為，而邏輯加則為1+1=11+1=1電工電子學(xué)電工電子學(xué);.數(shù)制與碼制數(shù)制與碼制(9)數(shù)制與碼制數(shù)制與碼制數(shù)制的轉(zhuǎn)換數(shù)制的轉(zhuǎn)換0.675 21.35取整數(shù)取整數(shù)1(d-1)0.35 2 = 0.7 取整數(shù)取整數(shù)0(d-2)0.7 2 = 1.4 取整數(shù)取整數(shù)1(d-3)0.4 2 =0.8 取整數(shù)取整數(shù)0(d-4)0.8 2 =1.6 取整數(shù)取整數(shù)1(d-5)0.6 2 = 1.4 取整數(shù)取整數(shù)1(d-6)高位高位低位低位2)1010110( .265432110)0()6750( dddddd .

9、電工電子學(xué)電工電子學(xué);.數(shù)制與碼制數(shù)制與碼制(10)數(shù)制與碼制數(shù)制與碼制碼制碼制 在數(shù)字電路中，將用來(lái)區(qū)分不同的事物的一種數(shù)碼稱為代碼，它不具有數(shù)量大小的含義。在數(shù)字電路中，將用來(lái)區(qū)分不同的事物的一種數(shù)碼稱為代碼，它不具有數(shù)量大小的含義。為每個(gè)事物編制代碼，即為編碼。為便于記憶和處理，在編碼時(shí)總要遵循一定的規(guī)則，這些規(guī)為每個(gè)事物編制代碼，即為編碼。為便于記憶和處理，在編碼時(shí)總要遵循一定的規(guī)則，這些規(guī)則就叫做碼制。則就叫做碼制。編碼可以有多種，數(shù)字電路中所用的主要是二編碼可以有多種，數(shù)字電路中所用的主要是二十進(jìn)制碼（十進(jìn)制碼（BCDBCD碼）。碼）。BCDBCDBinary Binary Cod

10、ed DecimalCoded Decimal電工電子學(xué)電工電子學(xué);.數(shù)制與碼制數(shù)制與碼制(11)數(shù)制與碼制數(shù)制與碼制碼制碼制 若需要編碼的信息數(shù)量為若需要編碼的信息數(shù)量為N N，則用作代碼的二進(jìn)制數(shù)的位數(shù)，則用作代碼的二進(jìn)制數(shù)的位數(shù)n n應(yīng)該滿足應(yīng)該滿足Nn2電工電子學(xué)電工電子學(xué);.數(shù)制與碼制數(shù)制與碼制(12)數(shù)制與碼制數(shù)制與碼制幾種常見(jiàn)的二進(jìn)制編碼幾種常見(jiàn)的二進(jìn)制編碼8421碼碼2421碼碼5421碼碼余余3碼碼格雷碼格雷碼000000000000000110000100010001000101000001200100010001001010011300110011001101100010

11、401000100010001110110501010101100010000111601100110100110010101701110111101010100100810001110101110111100910011111110011001101權(quán)權(quán)842124215421電工電子學(xué)電工電子學(xué);.數(shù)制與碼制數(shù)制與碼制(13)數(shù)制與碼制數(shù)制與碼制幾種常見(jiàn)的二進(jìn)制編碼幾種常見(jiàn)的二進(jìn)制編碼84218421碼：代碼中從左到右每一位的碼：代碼中從左到右每一位的1 1分別表示十進(jìn)制數(shù)分別表示十進(jìn)制數(shù)8 8、4 4、2 2、1 1。每一位的。每一位的1 1代表的十進(jìn)代表的十進(jìn)制數(shù)稱為這一位的權(quán)。將二進(jìn)

12、制代碼各位分別與其權(quán)相乘后加起來(lái)，結(jié)果就是該代碼所代表的十制數(shù)稱為這一位的權(quán)。將二進(jìn)制代碼各位分別與其權(quán)相乘后加起來(lái)，結(jié)果就是該代碼所代表的十進(jìn)制數(shù)。如代碼進(jìn)制數(shù)。如代碼10001000表示十進(jìn)制數(shù)表示十進(jìn)制數(shù)1 18+08+04+04+02+02+01=81=8。54215421碼：代碼中從左到右每一位的權(quán)分別是碼：代碼中從左到右每一位的權(quán)分別是5 5、4 4、2 2、1 1。如代碼。如代碼10001000表示十進(jìn)制數(shù)表示十進(jìn)制數(shù)1 15+05+04+04+02+02+01=51=5。24212421碼：代碼中從左到右每一位的權(quán)分別是碼：代碼中從左到右每一位的權(quán)分別是2 2、4 4、2 2、

13、1 1。如代碼。如代碼10111011表示十進(jìn)制數(shù)表示十進(jìn)制數(shù)1 12+02+04+14+12+12+11=51=5。余余3 3碼：若把每一個(gè)余碼：若把每一個(gè)余3 3碼看作碼看作4 4位二進(jìn)制數(shù)，則它的數(shù)值比它所代表的十進(jìn)制數(shù)碼多位二進(jìn)制數(shù)，則它的數(shù)值比它所代表的十進(jìn)制數(shù)碼多3 3。如如01010101代表十進(jìn)制數(shù)代表十進(jìn)制數(shù)2 2。電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(1)概述概述 開(kāi)關(guān)電路應(yīng)用的電子器件是數(shù)字電路的基本元件。它只有接通和斷開(kāi)兩種狀態(tài)，所以，只開(kāi)關(guān)電路應(yīng)用的電子器件是數(shù)字電路的基本元件。它只有接通和斷開(kāi)兩種狀態(tài)，所以，只有兩種取值有兩種取值“0 0

14、”和和“1 1”，我們把這種二值變量稱為邏輯變量。，我們把這種二值變量稱為邏輯變量。 數(shù)字電路的輸入信號(hào)和輸出信號(hào)之間的關(guān)系稱為邏輯關(guān)系或邏輯函數(shù)。數(shù)字電路的輸入信號(hào)和輸出信號(hào)之間的關(guān)系稱為邏輯關(guān)系或邏輯函數(shù)。 數(shù)字電路所進(jìn)行的二值運(yùn)算就叫邏輯運(yùn)算，研究這種運(yùn)算規(guī)律的數(shù)學(xué)叫邏輯代數(shù)（布爾代數(shù)字電路所進(jìn)行的二值運(yùn)算就叫邏輯運(yùn)算，研究這種運(yùn)算規(guī)律的數(shù)學(xué)叫邏輯代數(shù)（布爾代數(shù)）。所以，數(shù)字電路也稱為邏輯電路。數(shù)）。所以，數(shù)字電路也稱為邏輯電路。電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(2)決定事件決定事件F F的所有條件的所有條件A A和和B B都滿足時(shí)，事件都滿足時(shí)，事件F

15、F才發(fā)生才發(fā)生, ,則稱邏輯函數(shù)則稱邏輯函數(shù)F F是邏輯變量是邏輯變量A A和和B B的的“邏輯邏輯與與”?！芭c門與門”的邏輯電路的邏輯電路設(shè)設(shè)開(kāi)關(guān)開(kāi)關(guān)通為通為“1 1”，斷為，斷為“0 0” 燈亮為燈亮為“1 1”，暗為，暗為“0 0”ABF+ +- -邏輯表達(dá)式：邏輯表達(dá)式：F=AB=AB真值表：真值表：A B F0 0 00 1 01 0 01 1 1 電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(3)邏輯門符號(hào)：FAB&ABBAF邏輯真值表：邏輯真值表：A B F0 00 11 01 1 0 0 0 1運(yùn)算規(guī)則111001010000與邏輯門電路AFBE邏輯

16、表達(dá)式：邏輯表達(dá)式：電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(4)決定事件決定事件F F的所有條件的所有條件A A和和B B只要有一個(gè)或一個(gè)以上得到滿足時(shí)，事件只要有一個(gè)或一個(gè)以上得到滿足時(shí)，事件F F就發(fā)生，則稱邏輯函數(shù)就發(fā)生，則稱邏輯函數(shù)F F是邏輯變量是邏輯變量A A和和B B的的“邏輯或邏輯或”。設(shè)設(shè)開(kāi)關(guān)開(kāi)關(guān)通為通為“1 1”，斷為，斷為“0 0” 燈燈亮為亮為“1 1”，暗為，暗為“0 0”真值表真值表: :A B F0 0 00 1 11 0 11 1 1 邏輯表達(dá)式：邏輯表達(dá)式：F=A+B“或門或門”邏輯門電路邏輯門電路ABF+ +- -電工電子學(xué)電工電子

17、學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(5)邏輯表達(dá)式：邏輯表達(dá)式：BAF或邏輯門電路或邏輯門電路邏輯門符號(hào)：邏輯門符號(hào)：FBEA邏輯真值表：邏輯真值表：A B F0 00 1 01 1 0 1 1 1運(yùn)算規(guī)則運(yùn)算規(guī)則111101110000FAB1電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(6)決定事件決定事件F F的條件的條件A A不具備時(shí)，事件不具備時(shí)，事件F F才發(fā)生，則稱邏輯函數(shù)才發(fā)生，則稱邏輯函數(shù)F F是邏輯變量是邏輯變量A A的的“邏輯非邏輯非”。真值表：真值表：邏輯表達(dá)式：邏輯表達(dá)式：A FA F0 10 11 01 0AF 設(shè)開(kāi)關(guān)通為設(shè)開(kāi)關(guān)通為1

18、 1，斷為，斷為0 0 燈亮為燈亮為1 1，燈為，燈為0 0“非門非門”邏輯門電路邏輯門電路A AF FA+ +- -電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(7)邏輯表達(dá)式：邏輯表達(dá)式：AF 非邏輯門電路非邏輯門電路邏輯門符號(hào)：邏輯門符號(hào)：邏輯真值表：邏輯真值表：A F 1 0 0 1 運(yùn)算規(guī)則運(yùn)算規(guī)則1001FEARFA1電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(8)二極管二極管“與門與門”電路電路電路電路: :DADBDCRABCF+12VABCF&符號(hào)符號(hào): :74LS0874LS09等等表達(dá)式表達(dá)式: : F=ABC F=ABC

19、電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(9)二極管二極管“與門與門”電路電路工作原理:DADBDCRABCF+12VABCF&符號(hào)符號(hào): :表達(dá)式表達(dá)式: F=ABC: F=ABC有低出低，全高出高ABC F0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1真值表：真值表：電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(10)DADBDCRABCF-12V電路電路: :符號(hào)符號(hào): :74LS32ABCF1電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(11)DAD

20、BDCRABCF-12V工作原理工作原理: :有高出高有高出高, ,全低出低全低出低表達(dá)式表達(dá)式: :F=A+B+CF=A+B+CA B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1真值表真值表: :電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(12)工作原理工作原理: :高出低高出低, ,低出高低出高真值表真值表: :邏輯表達(dá)式為邏輯表達(dá)式為AF A F 1 0 0 1 R1DR2AF+12V+3V嵌位二極管嵌位二極管電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(

21、13)與非邏輯運(yùn)算及與非邏輯運(yùn)算及“與非與非”門門邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式: :CBAFFA&BC邏輯門符號(hào)邏輯門符號(hào): :真值表真值表: :A B CA B C F F0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0工作原理工作原理 ：全全“1 1”出出“0 0”，有有“0 0”出出“1 1”電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(14)邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式: :CBAF

22、FA1 BC邏輯門邏輯門: :真值表真值表: :工作原理：工作原理：A B C F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 0 0 0 0 0 0 0全全“0”出出1”，有有“1”出出“0”電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(15)邏輯表達(dá)式邏輯表達(dá)式: :DCBAF與或非邏輯門與或非邏輯門:FA1BCD&電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(16)BABABAF邏輯表達(dá)式：邏輯表達(dá)式：符號(hào)：符號(hào)：FAB1真值表：真值表：A B F0 00 1 01 1 0 1 1 0電工電子學(xué)電工電

23、子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(17) 邏輯表達(dá)式：邏輯表達(dá)式：符號(hào)：符號(hào)：FAB 真值表：真值表：A B F0 00 1 01 1 1 0 0 1BAABF =A B電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(18)三態(tài)門就是指具有三種輸出狀態(tài)的門電路，即：它除了可輸出高電平和低電平以外，還可以有第三態(tài)門就是指具有三種輸出狀態(tài)的門電路，即：它除了可輸出高電平和低電平以外，還可以有第三種輸出狀態(tài)三種輸出狀態(tài)高阻態(tài)（也稱禁止?fàn)顟B(tài)）。此時(shí)，輸出端相當(dāng)于懸空，和所有電路斷開(kāi)。高阻態(tài)（也稱禁止?fàn)顟B(tài)）。此時(shí)，輸出端相當(dāng)于懸空，和所有電路斷開(kāi)?？刂菩盘?hào)輸入端：控制信

24、號(hào)輸入端：EN EN 稱為使能端。稱為使能端。 邏輯符號(hào)：邏輯符號(hào)：&ENFBAC&ENFBAC高電平使能高電平使能低電平使能低電平使能電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(19)&ENFBAC&ENFBAC高電平使能高電平使能低電平使能低電平使能ENENA AB BC CF高電平使能高電平使能F低電平使能低電平使能0 00 01 11 10 01 10 01 1高阻高阻高阻高阻0 01 10 01 1高阻高阻高阻高阻真值表：真值表：電工電子學(xué)電工電子學(xué);.邏輯運(yùn)算與邏輯門電路邏輯運(yùn)算與邏輯門電路(20)正邏輯與負(fù)邏輯正邏輯與負(fù)邏輯高

25、電平高電平=1=1，低電平，低電平=0 =0 正邏輯正邏輯高電平高電平=0=0，低電平，低電平=1 =1 負(fù)邏輯負(fù)邏輯可以證明正負(fù)邏輯函數(shù)間滿足對(duì)偶關(guān)系?？梢宰C明正負(fù)邏輯函數(shù)間滿足對(duì)偶關(guān)系。除特別聲明以外，本書(shū)都采用正邏輯。除特別聲明以外，本書(shū)都采用正邏輯。電工電子學(xué)電工電子學(xué);.邏輯代數(shù)的運(yùn)算法則邏輯代數(shù)的運(yùn)算法則(1) 基基本法本法則則 0 0A=0A=0 1 1A=AA=A A AA=AA=A A A=0=00+A=A0+A=A1+A=11+A=1A+A=AA+A=AA A+ +=1=1AA 010 , 000 111 , 001 111 , 000 010 , 001 110 , 00

26、0 111 , 101 000 , 111 110 , 101 11, 00 電工電子學(xué)電工電子學(xué);.邏輯代數(shù)的運(yùn)算法則邏輯代數(shù)的運(yùn)算法則(2) 基本定理基本定理定理定理1 交換律交換律ABBAABBA,定理定理2 結(jié)合律結(jié)合律CBACBACBACBA)()()()(定理定理3 分配律分配律)()(CABABCAACABCBA定理定理4 吸收律吸收律BABAAABBAAABAAAABA)()(定理定理5 對(duì)和律對(duì)和律BBABABBAABABABAABAAB)()(定理定理6 反演律反演律BABABABA電工電子學(xué)電工電子學(xué);.邏輯代數(shù)的運(yùn)算法則邏輯代數(shù)的運(yùn)算法則(3) 基本規(guī)則基本規(guī)則 任意一

27、個(gè)邏輯等式，如果將等式中所有出現(xiàn)某一變量的地方，都用同一個(gè)邏輯函數(shù)去置換，任意一個(gè)邏輯等式，如果將等式中所有出現(xiàn)某一變量的地方，都用同一個(gè)邏輯函數(shù)去置換，則此等式仍然成立。則此等式仍然成立。CBACBABABA2. 反演規(guī)律反演規(guī)律則只要將則只要將F中的所有中的所有“”變成變成“+”當(dāng)已知邏輯函數(shù)當(dāng)已知邏輯函數(shù)F，欲求，欲求F“+”變成變成“”；“0”變成變成“1”；“1”變成變成“0”。原變量變成反變量，反變量變成原變量，即。原變量變成反變量，反變量變成原變量，即得得 。FCBADFCBADF1. 1. 代入規(guī)則代入規(guī)則電工電子學(xué)電工電子學(xué);.邏輯代數(shù)的運(yùn)算法則邏輯代數(shù)的運(yùn)算法則(3) 基本

28、規(guī)則基本規(guī)則3. 對(duì)偶規(guī)則對(duì)偶規(guī)則 對(duì)任意一個(gè)邏輯函數(shù)對(duì)任意一個(gè)邏輯函數(shù)F，如果將其中的，如果將其中的“”變成變成“+”， “+”變成變成“”； “0”變成變成“1”；“1”變成變成“0”所得到的新的邏輯函數(shù)所得到的新的邏輯函數(shù)F稱為原函數(shù)的對(duì)偶式。稱為原函數(shù)的對(duì)偶式。電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(1)電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(2)邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法 ,CBAFY邏輯變量和函數(shù)都僅有邏輯變量和函數(shù)都僅有0 0和和1 1兩種取值。任何一件具體的因果關(guān)系都可用一個(gè)邏輯函數(shù)描述。兩種取值。任何一件具體的因果

29、關(guān)系都可用一個(gè)邏輯函數(shù)描述。邏輯函數(shù)式邏輯函數(shù)式 CBAY 電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(3)邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法邏輯真值表邏輯真值表邏輯真值表邏輯真值表邏輯真值表簡(jiǎn)稱真值表，是邏輯真值表簡(jiǎn)稱真值表，是將輸入變量所有的取值下對(duì)應(yīng)的輸出值找出將輸入變量所有的取值下對(duì)應(yīng)的輸出值找出來(lái)，以表格形式一一對(duì)應(yīng)地列出。來(lái)，以表格形式一一對(duì)應(yīng)地列出。A B F0 00 11 01 1 0 1 1 0電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(4)邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法邏輯圖邏輯圖把邏輯函數(shù)中各變量之間的與、或、非等邏輯關(guān)

30、系用圖形符號(hào)和連線表示出來(lái)。把邏輯函數(shù)中各變量之間的與、或、非等邏輯關(guān)系用圖形符號(hào)和連線表示出來(lái)。CDABY BA1YDC& CBAY Y1BAC&邏輯圖邏輯圖電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(5)邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法將將n個(gè)變量的全部最小項(xiàng)各用一個(gè)小方塊表示，并且將邏輯相鄰的最小項(xiàng)排列在相鄰的個(gè)變量的全部最小項(xiàng)各用一個(gè)小方塊表示，并且將邏輯相鄰的最小項(xiàng)排列在相鄰的幾何位置上，所得到的陣列圖就叫做幾何位置上，所得到的陣列圖就叫做n變量最小項(xiàng)的卡諾圖。變量最小項(xiàng)的卡諾圖。m3m2m1m0AB01012變量卡諾圖變量卡諾圖m6m7m5

31、m4m2m3m1m0ABC00011110013變量卡諾圖變量卡諾圖卡諾圖卡諾圖電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(6)邏輯函數(shù)的化簡(jiǎn)方法邏輯函數(shù)的化簡(jiǎn)方法1.并項(xiàng)法并項(xiàng)法ABAABCCAACBBABBACBAABBABACBAABCBABAF)()()()()()(電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(7)邏輯函數(shù)的化簡(jiǎn)方法邏輯函數(shù)的化簡(jiǎn)方法2.吸收法吸收法)()()()()(BCADACBBCABCABCDACBBCAAF3.3.消去法消去法CABCABABCBAABCBCAABF)(電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯

32、函數(shù)的表示與化簡(jiǎn)(8)邏輯函數(shù)的化簡(jiǎn)方法邏輯函數(shù)的化簡(jiǎn)方法4.配項(xiàng)法配項(xiàng)法BABAABBAABBABAABF電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(9)例題分析例題分析例例1 1 化簡(jiǎn)化簡(jiǎn) CBACABCBAABCYABBABAABCCBACCABY)()()(采用并項(xiàng)法采用并項(xiàng)法 )()()(CABACBCABABCACBACBABA)(左式左式= =右式右式BCACBA例例2 2 證明證明 電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(10)例題分析例題分析CBDBCABDDABC) 1() 1(左邊證畢證畢例例3 3 證明證明 BCBBDAB

33、CDBCABDDABCCBDBCBDABC)(CDCDACB)(CCDACB) 1(DACB右邊 B電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(11)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)1.1.邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式最小項(xiàng)和最大項(xiàng)最小項(xiàng)和最大項(xiàng)最小項(xiàng)最小項(xiàng)在在n變量邏輯函數(shù)中，若乘積項(xiàng)變量邏輯函數(shù)中，若乘積項(xiàng)m包含所有包含所有n個(gè)變量，而且在個(gè)變量，而且在m中每個(gè)變量只能以原變中每個(gè)變量只能以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次。則稱量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次。則稱m為該組變量的最小項(xiàng)。例如為該組變量的最小項(xiàng)。例如000000、001001、010

34、010、011011、100100、101101、110110、111111，依次將最小項(xiàng)記作，依次將最小項(xiàng)記作m0 0m7 7。如。如m7 7表示最小項(xiàng)表示最小項(xiàng)ABC。ABBABABAABCCABCBACBABCACBACBACBAn變量有變量有2n個(gè)最小項(xiàng)。如個(gè)最小項(xiàng)。如3變量有變量有23=8個(gè)最小項(xiàng)個(gè)最小項(xiàng)電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(12)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)1.1.邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式最小項(xiàng)和最大項(xiàng)最小項(xiàng)和最大項(xiàng)最小項(xiàng)的性質(zhì)：最小項(xiàng)的性質(zhì)：對(duì)輸入變量的任一取值組合，必有且僅有一個(gè)最小項(xiàng)為對(duì)輸入變量的任一取值組合，必有且僅有

35、一個(gè)最小項(xiàng)為1 1。所有最小項(xiàng)之和為所有最小項(xiàng)之和為1 1。任意兩最小項(xiàng)的乘積為任意兩最小項(xiàng)的乘積為0 0。若兩個(gè)最小項(xiàng)只有一個(gè)因子互反、其它相同，則稱它們邏輯相鄰。邏輯相鄰的兩個(gè)最小項(xiàng)相加若兩個(gè)最小項(xiàng)只有一個(gè)因子互反、其它相同，則稱它們邏輯相鄰。邏輯相鄰的兩個(gè)最小項(xiàng)相加后，可合并為一項(xiàng)并消去互反的因子。后，可合并為一項(xiàng)并消去互反的因子。 CBCBACBACBACBA和和具有邏輯相鄰性，則具有邏輯相鄰性，則如如電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(13)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)1.1.邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式最小項(xiàng)和最大項(xiàng)最小項(xiàng)和最大項(xiàng)最大項(xiàng)最大項(xiàng)在

36、在n變量邏輯函數(shù)中，若變量邏輯函數(shù)中，若M為為n個(gè)變量之和，而且在個(gè)變量之和，而且在M中每個(gè)變量只能以原變量或反變中每個(gè)變量只能以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次。則稱量的形式出現(xiàn)一次，且僅出現(xiàn)一次。則稱M為該組變量的最大項(xiàng)。例如為該組變量的最大項(xiàng)。例如)()()()()()()()(CBACBACBACBACBACBACBACBA000000、001001、010010、011011、100100、101101、110110、111111，依次將最大項(xiàng)記作，依次將最大項(xiàng)記作M0 0M7 7。如。如M4 4表示最大表示最大項(xiàng)項(xiàng) 。C)BA(電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)

37、邏輯函數(shù)的表示與化簡(jiǎn)(14)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)1.1.邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式最小項(xiàng)和最大項(xiàng)最小項(xiàng)和最大項(xiàng)最大項(xiàng)的性質(zhì)：最大項(xiàng)的性質(zhì)：對(duì)輸入變量的任一取值組合，必有且僅有一個(gè)最大項(xiàng)為對(duì)輸入變量的任一取值組合，必有且僅有一個(gè)最大項(xiàng)為0 0。所有最大項(xiàng)之和為所有最大項(xiàng)之和為0 0。任意兩最大項(xiàng)之和為任意兩最大項(xiàng)之和為1 1。只有一個(gè)因子互反的兩個(gè)最大項(xiàng)的乘積等于各相同因子之和。只有一個(gè)因子互反的兩個(gè)最大項(xiàng)的乘積等于各相同因子之和。CBCBACBA)(如最大項(xiàng)和最小項(xiàng)的關(guān)系：最大項(xiàng)和最小項(xiàng)的關(guān)系：iimM 如如CBAm 444MCBACBAm，則，則電工電子學(xué)電工電子學(xué);.邏輯

38、函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(15)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)2.2.邏輯函數(shù)的最小項(xiàng)之和形式邏輯函數(shù)的最小項(xiàng)之和形式BCCABY如如可化為可化為)7, 6, 3()(763immmmBCAABCCABAABCCABYii利用利用A+ =1+ =1可把任一個(gè)邏輯函數(shù)化為最小項(xiàng)之和的標(biāo)準(zhǔn)形式。這種標(biāo)準(zhǔn)可把任一個(gè)邏輯函數(shù)化為最小項(xiàng)之和的標(biāo)準(zhǔn)形式。這種標(biāo)準(zhǔn)形式廣泛應(yīng)用于邏輯函數(shù)化簡(jiǎn)及計(jì)算機(jī)輔助分析和設(shè)計(jì)中。形式廣泛應(yīng)用于邏輯函數(shù)化簡(jiǎn)及計(jì)算機(jī)輔助分析和設(shè)計(jì)中。A電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(16)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)3.3.邏輯函數(shù)的最大項(xiàng)之積形式邏輯函數(shù)的最大項(xiàng)

39、之積形式任何一個(gè)邏輯函數(shù)都可以化成最大項(xiàng)之積的標(biāo)準(zhǔn)形式。任何一個(gè)邏輯函數(shù)都可以化成最大項(xiàng)之積的標(biāo)準(zhǔn)形式。最小項(xiàng)之和必為最小項(xiàng)之和必為Y。設(shè)設(shè)imYim，因?yàn)槿孔钚№?xiàng)之和為，因?yàn)槿孔钚№?xiàng)之和為1 1，所以，所以以外的以外的ikkmY由反演定理得由反演定理得ikkmYikkMY電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(17)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)4.4.邏輯函數(shù)的卡諾圖表示法表示最小項(xiàng)的卡諾圖表示最小項(xiàng)的卡諾圖m10m11m9m8m14m15m13m12m6m7m5m4m2m3m1m0ABCD00011110000111104變量卡諾圖變量卡諾圖幾何位置相鄰的最小項(xiàng)具有邏

40、輯相鄰性，幾何位置相鄰的最小項(xiàng)具有邏輯相鄰性，即只有一個(gè)因子互反，而其它因子相同。即只有一個(gè)因子互反，而其它因子相同。DCBA最小項(xiàng)編號(hào)最小項(xiàng)編號(hào)m2，即當(dāng)變量，即當(dāng)變量ABCD=0010（十進(jìn)制數(shù)（十進(jìn)制數(shù)2）時(shí)該最?。r(shí)該最小項(xiàng)為項(xiàng)為1。對(duì)應(yīng)的最小項(xiàng)是：。對(duì)應(yīng)的最小項(xiàng)是：電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(18)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)4.4.邏輯函數(shù)的卡諾圖表示法表示最小項(xiàng)的卡諾圖表示最小項(xiàng)的卡諾圖1011981415131267542310ABCD00011110000111104變量卡諾圖卡諾圖的排列規(guī)則卡諾圖的排列規(guī)則電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示

41、與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(19)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)5.5.用卡諾圖表示邏輯函數(shù)用卡諾圖表示邏輯函數(shù)步驟：將邏輯函數(shù)化為最小項(xiàng)之和形式步驟：將邏輯函數(shù)化為最小項(xiàng)之和形式imY將卡諾圖中與將卡諾圖中與mi對(duì)應(yīng)的最小項(xiàng)的位置填對(duì)應(yīng)的最小項(xiàng)的位置填1,1,而將而將mi以外的位置填以外的位置填0 0。電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(20)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)5.5.用卡諾圖表示邏輯函數(shù)用卡諾圖表示邏輯函數(shù)解：先將解：先將Y Y化為最小項(xiàng)之和形式化為最小項(xiàng)之和形式例例1 1：用卡諾圖表示邏輯函數(shù)：用卡諾圖表示邏輯函數(shù)BAACDDBADCBAY89101115461)(

42、)()(mmmmmmmmDCBADCBADCBACDBAABCDDCBADBCADCBADDCCBABBACDCCDBADCBAY電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(21)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)5.5.用卡諾圖表示邏輯函數(shù)用卡諾圖表示邏輯函數(shù)畫(huà)出畫(huà)出4 4變量卡諾圖，在對(duì)應(yīng)于變量卡諾圖，在對(duì)應(yīng)于mi（i=1，4，6，8，9，10，11，15）的最小項(xiàng)的位置上填的最小項(xiàng)的位置上填1 1，在其余位置，在其余位置上填上填0 0，則可得表示，則可得表示Y Y的卡諾圖。的卡諾圖。1111010010010010ABCD0001111000011110電工電子學(xué)電工電子學(xué);.邏

43、輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(22)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)5.5.用卡諾圖表示邏輯函數(shù)用卡諾圖表示邏輯函數(shù)例例2 2：已知邏輯函數(shù)：已知邏輯函數(shù)Y Y的卡諾圖如下，試寫(xiě)出該邏輯的卡諾圖如下，試寫(xiě)出該邏輯式。式。01011010ABC0001111001CBAABCCBACBAY函數(shù)函數(shù)Y Y等于卡諾圖中填入等于卡諾圖中填入1 1的那些最小的那些最小項(xiàng)之和項(xiàng)之和電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(23)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)5.5.用卡諾圖化簡(jiǎn)邏輯函數(shù)用卡諾圖化簡(jiǎn)邏輯函數(shù)用卡諾圖化簡(jiǎn)邏輯函數(shù)用卡諾圖化簡(jiǎn)邏輯函數(shù)也稱圖形化簡(jiǎn)法，其基本原理就是邏輯相鄰的最小項(xiàng)相加

44、，可也稱圖形化簡(jiǎn)法，其基本原理就是邏輯相鄰的最小項(xiàng)相加，可消去互反的因子。消去互反的因子。合并最小項(xiàng)的規(guī)則合并最小項(xiàng)的規(guī)則例：化簡(jiǎn)CDBADCBACDBADCBADCABDCABDCBADCBAY電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(24)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)0110001100110110ABCD0001111000011110將邏輯相鄰的最小項(xiàng)兩兩圈起來(lái)，稱為將邏輯相鄰的最小項(xiàng)兩兩圈起來(lái)，稱為卡諾圈?？ㄖZ圈。分別將分別將4 4個(gè)卡諾圈中的兩個(gè)最小項(xiàng)相個(gè)卡諾圈中的兩個(gè)最小項(xiàng)相加，可消去互反的因子、只剩下相同的因加，可消去互反的因子、只剩下相同的因子。子。電工電子學(xué)

45、電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(25)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)0110001100110110ABCD0001111000011110將將4 4個(gè)邏輯相鄰的最小項(xiàng)圈成一個(gè)卡諾圈，合個(gè)邏輯相鄰的最小項(xiàng)圈成一個(gè)卡諾圈，合并后將消去兩個(gè)變量。并后將消去兩個(gè)變量。電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(26)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)若是若是8 8個(gè)邏輯相鄰的最小項(xiàng)圈成個(gè)邏輯相鄰的最小項(xiàng)圈成1 1個(gè)卡諾圈，合個(gè)卡諾圈，合并將會(huì)消去三個(gè)變量、只剩下并將會(huì)消去三個(gè)變量、只剩下8 8個(gè)最小項(xiàng)中的公共因個(gè)最小項(xiàng)中的公共因子。子。0110011001100110ABCD0

46、001111000011110圈卡諾圈合并最小項(xiàng)的規(guī)則：圈卡諾圈合并最小項(xiàng)的規(guī)則：n邏輯相鄰的最小項(xiàng)的個(gè)數(shù)是邏輯相鄰的最小項(xiàng)的個(gè)數(shù)是2n（n是正整數(shù)）個(gè)，并組成矩形時(shí)，可以圈為一個(gè)卡諾圈、是正整數(shù)）個(gè)，并組成矩形時(shí)，可以圈為一個(gè)卡諾圈、合并為一項(xiàng)。合并后將消去合并為一項(xiàng)。合并后將消去n個(gè)變量、只剩下這些最小項(xiàng)的公共因子。個(gè)變量、只剩下這些最小項(xiàng)的公共因子。電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(27)卡諾圖化簡(jiǎn)卡諾圖化簡(jiǎn)只能是只能是2n個(gè)（個(gè)（2、4、8）邏輯相鄰且組成矩形的）邏輯相鄰且組成矩形的1才能圈為一個(gè)卡諾圈，才能圈為一個(gè)卡諾圈，3個(gè)、個(gè)、6個(gè)個(gè)1不能圈，不排

47、成一個(gè)矩形不能圈。不能圈，不排成一個(gè)矩形不能圈。0001001100100000ABCD00011110000111100111010001000000ABCD0001111000011110電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(28)n卡諾圈越大越好，卡諾圈越大越好，2n（n是正整數(shù)）個(gè)是正整數(shù)）個(gè)1組成的卡諾圈，合并后將消去組成的卡諾圈，合并后將消去n個(gè)變量；個(gè)變量；而卡諾圈的個(gè)數(shù)越少越好，因一個(gè)卡諾圈將合并為一項(xiàng)，故卡諾圈的個(gè)數(shù)越而卡諾圈的個(gè)數(shù)越少越好，因一個(gè)卡諾圈將合并為一項(xiàng)，故卡諾圈的個(gè)數(shù)越少，最后得到的函數(shù)式的項(xiàng)數(shù)越少。兩者結(jié)合，最后得到最簡(jiǎn)化的函數(shù)式。

48、少，最后得到的函數(shù)式的項(xiàng)數(shù)越少。兩者結(jié)合，最后得到最簡(jiǎn)化的函數(shù)式。n所有邏輯相鄰的所有邏輯相鄰的1都要圈完（不能漏圈）。都要圈完（不能漏圈）。n每一個(gè)新卡諾圈中必須至少有一個(gè)每一個(gè)新卡諾圈中必須至少有一個(gè)1不曾被前面的卡諾圈所包含，才是獨(dú)立的。不曾被前面的卡諾圈所包含，才是獨(dú)立的。若兩卡諾圈完全相同，則不會(huì)起化簡(jiǎn)作用。因?yàn)槿魞煽ㄖZ圈完全相同，則不會(huì)起化簡(jiǎn)作用。因?yàn)锳+A=A。電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(29)卡諾圖化簡(jiǎn)法的步驟卡諾圖化簡(jiǎn)法的步驟將函數(shù)化為最小項(xiàng)之和形式。將函數(shù)化為最小項(xiàng)之和形式。畫(huà)出表示該邏輯函數(shù)的卡諾圖。畫(huà)出表示該邏輯函數(shù)的卡諾圖。根據(jù)圈

49、卡諾圈合并最小項(xiàng)的規(guī)則，畫(huà)出各卡諾圈。根據(jù)圈卡諾圈合并最小項(xiàng)的規(guī)則，畫(huà)出各卡諾圈。每個(gè)卡諾圈合并為一個(gè)乘積項(xiàng)，將各乘積項(xiàng)相加，得最簡(jiǎn)函數(shù)式。每個(gè)卡諾圈合并為一個(gè)乘積項(xiàng)，將各乘積項(xiàng)相加，得最簡(jiǎn)函數(shù)式。電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(30)卡諾圖化簡(jiǎn)舉例卡諾圖化簡(jiǎn)舉例例例1 1：用卡諾圖法化簡(jiǎn)邏輯函數(shù)：用卡諾圖法化簡(jiǎn)邏輯函數(shù)ABCCABCBABCAY11100100ABC0001111001ABBCACYACBCAB電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(31)卡諾圖化簡(jiǎn)舉例卡諾圖化簡(jiǎn)舉例例例2：用卡諾圖化簡(jiǎn)：用卡諾圖化簡(jiǎn)DCDBCAAB

50、Y將將Y Y化為最小項(xiàng)之和形式化為最小項(xiàng)之和形式DCBADCBADCBACDBADCBACDBADBCABCDADCABDCABDABCABCD)B)(BAD(AC)C)(CAD(AB)D)(DBC(BA)D)(DCAB(CY51911236712131415mmmmmmmmmmmmY電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(32)畫(huà)出該函數(shù)的卡諾圖畫(huà)出該函數(shù)的卡諾圖0110111111101110ABCD0001111000011110圈卡諾圈，基本規(guī)則是圈卡諾圈，基本規(guī)則是“圈盡可能大，圈圈盡可能大，圈的個(gè)數(shù)盡可能少的個(gè)數(shù)盡可能少”DCAABY合并各卡諾圈中的最小項(xiàng)

51、，其合并結(jié)果等合并各卡諾圈中的最小項(xiàng)，其合并結(jié)果等于卡諾圈中所包含的最小項(xiàng)的公共因子于卡諾圈中所包含的最小項(xiàng)的公共因子之積。之積。ABCAD電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(33)卡諾圖化簡(jiǎn)舉例卡諾圖化簡(jiǎn)舉例某個(gè)最小項(xiàng)多次重復(fù)出現(xiàn)，算一次某個(gè)最小項(xiàng)多次重復(fù)出現(xiàn)，算一次1就就可以了?？梢粤?。A+A=ADACDBDBAY例例3：用卡諾圖化簡(jiǎn)：用卡諾圖化簡(jiǎn)11111111000000ABCD000111100001111011111111DBAY依據(jù)依據(jù)“圈盡可能大，圈的個(gè)數(shù)盡可能少圈盡可能大，圈的個(gè)數(shù)盡可能少” 的基本規(guī)則圈卡諾圈；合并各卡諾圈中的最的基本規(guī)則圈卡諾

52、圈；合并各卡諾圈中的最小項(xiàng)，將各合并結(jié)果相加，得最簡(jiǎn)式。小項(xiàng)，將各合并結(jié)果相加，得最簡(jiǎn)式。電工電子學(xué)電工電子學(xué);.邏輯函數(shù)的表示與化簡(jiǎn)邏輯函數(shù)的表示與化簡(jiǎn)(34)卡諾圖化簡(jiǎn)舉例卡諾圖化簡(jiǎn)舉例1111111110101101ABCD0001111000011110例例4：已知函數(shù)：已知函數(shù)Y的卡諾圖如下，試將的卡諾圖如下，試將Y化簡(jiǎn)?；?jiǎn)。ADCBDCBDBCBDCAYCBDBDC電工電子學(xué)電工電子學(xué);.組合邏輯電路組合邏輯電路(1)概述概述電工電子學(xué)電工電子學(xué);.組合邏輯電路組合邏輯電路(2)組合邏輯電路的分析組合邏輯電路的分析已知邏輯圖已知邏輯圖寫(xiě)邏輯式寫(xiě)邏輯式運(yùn)用邏輯代數(shù)化簡(jiǎn)或變換運(yùn)用邏輯

53、代數(shù)化簡(jiǎn)或變換列邏輯狀態(tài)表列邏輯狀態(tài)表分析邏輯功能分析邏輯功能電工電子學(xué)電工電子學(xué);.組合邏輯電路組合邏輯電路(3)組合邏輯電路的分析組合邏輯電路的分析例例1 1：分析圖示邏輯電路的邏輯功能：分析圖示邏輯電路的邏輯功能A&1G2G3G4GFBXYZABX ABAAXYABBBXZBABABABABABABBAAABABAABXBABABXAXYZF)()()()()(解：解：1.1.由邏輯圖寫(xiě)出邏輯式：由邏輯圖寫(xiě)出邏輯式：電工電子學(xué)電工電子學(xué);.組合邏輯電路組合邏輯電路(4)組合邏輯電路的分析組合邏輯電路的分析例例1 1：分析圖示邏輯電路的邏輯功能：分析圖示邏輯電路的邏輯功能2.由邏輯

54、式寫(xiě)出邏輯真值表：由邏輯式寫(xiě)出邏輯真值表：異或邏輯真值表異或邏輯真值表A B F0 00 11 01 1 0 1 1 0BABABAF3.分析邏輯功能得出門電路：分析邏輯功能得出門電路：異或邏輯門異或邏輯門FAB1A&1G2G3G4GFBXYZ電工電子學(xué)電工電子學(xué);.組合邏輯電路組合邏輯電路(5)組合邏輯電路的分析組合邏輯電路的分析例例2 2：分析圖示邏輯電路的邏輯功能：分析圖示邏輯電路的邏輯功能M&YBA&11被封鎖=101AY 1電工電子學(xué)電工電子學(xué);.組合邏輯電路組合邏輯電路(6)組合邏輯電路的分析組合邏輯電路的分析例例2 2：分析圖示邏輯電路的邏輯功能：分析圖示

55、邏輯電路的邏輯功能M&YBA&11被封鎖=010BY 1選通電路選通電路:M=1時(shí)，時(shí)，Y=A；M=0時(shí)，時(shí)，Y=B。MABY1001100011電工電子學(xué)電工電子學(xué);.組合邏輯電路組合邏輯電路(7)組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)已知邏輯要求已知邏輯要求寫(xiě)邏輯式寫(xiě)邏輯式運(yùn)用邏輯代數(shù)化簡(jiǎn)或變換運(yùn)用邏輯代數(shù)化簡(jiǎn)或變換列邏輯狀態(tài)表列邏輯狀態(tài)表畫(huà)出邏輯圖畫(huà)出邏輯圖電工電子學(xué)電工電子學(xué);.組合邏輯電路組合邏輯電路(8)組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì) 例例2 2：試設(shè)計(jì)一邏輯電路供三人（：試設(shè)計(jì)一邏輯電路供三人（A A、B B、C C）投票使用，每人有一電鍵，如果他贊成，就按）

56、投票使用，每人有一電鍵，如果他贊成，就按電鍵，表示電鍵，表示“1 1”，如果他不贊成，就不按電鍵，表示，如果他不贊成，就不按電鍵，表示“0 0”。表決結(jié)果用指示燈來(lái)表示，如果多數(shù)。表決結(jié)果用指示燈來(lái)表示，如果多數(shù)贊成，則指示燈亮，贊成，則指示燈亮，F(xiàn)=1F=1；反之不亮，；反之不亮，F(xiàn)=0F=0。解：解：1.1.分析題意列出邏輯狀態(tài)表分析題意列出邏輯狀態(tài)表該題共有三人參加投票，所以應(yīng)該有該題共有三人參加投票，所以應(yīng)該有8 8種組合，如下表。種組合，如下表。電工電子學(xué)電工電子學(xué);.組合邏輯電路組合邏輯電路(9)組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)ABCF000000100100100001111

57、10110111111F=1只有只有4種種a.由表中由表中F=1列寫(xiě)列寫(xiě)c.各種組合之間是或的邏輯關(guān)系。各種組合之間是或的邏輯關(guān)系。b.對(duì)一種組合而言，輸入變量是對(duì)一種組合而言，輸入變量是“與與”邏輯關(guān)邏輯關(guān)系。對(duì)應(yīng)于系。對(duì)應(yīng)于F=1的項(xiàng)，如果輸入變量為的項(xiàng)，如果輸入變量為1，則，則用變量本身（如用變量本身（如A），如輸入變量為），如輸入變量為“0”，則，則取其反項(xiàng)（如取其反項(xiàng)（如），而后取乘積項(xiàng)。），而后取乘積項(xiàng)。電工電子學(xué)電工電子學(xué);.組合邏輯電路組合邏輯電路(10)組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)2. 2. 由邏輯狀態(tài)表列寫(xiě)邏輯式由邏輯狀態(tài)表列寫(xiě)邏輯式ABCBCACBACABF3.

58、3. 變化和簡(jiǎn)化邏輯式變化和簡(jiǎn)化邏輯式)()()()(BACABBCACABAABCBBACCCABABCBCAABCCBAABCCABABCBCACBACABF電工電子學(xué)電工電子學(xué);.組合邏輯電路組合邏輯電路(11)組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)4. 4. 由邏輯式畫(huà)出邏輯圖由邏輯式畫(huà)出邏輯圖可見(jiàn)有兩種方法構(gòu)成邏輯電路：可見(jiàn)有兩種方法構(gòu)成邏輯電路：BCACABFA&11G2G3G4GFBC)(BACABFA&11G2G3G4GFBC1電工電子學(xué)電工電子學(xué);.組合邏輯電路組合邏輯電路(12)組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì) 在邏輯電路中，與非門是基本元件之一，所以，常

59、常要求邏輯功能用與非門實(shí)現(xiàn)。在邏輯電路中，與非門是基本元件之一，所以，常常要求邏輯功能用與非門實(shí)現(xiàn)。ACBCABBCACABFA&1G2G3G4GFBC電工電子學(xué)電工電子學(xué);.邏輯門應(yīng)用電路邏輯門應(yīng)用電路 半加器和全加器半加器和全加器 編碼器編碼器 譯碼器和數(shù)字顯示譯碼器和數(shù)字顯示電工電子學(xué)電工電子學(xué);.半加器和全加器半加器和全加器(1)電工電子學(xué)電工電子學(xué);.半加器和全加器半加器和全加器(2)半加器半加器不考慮從低位來(lái)的進(jìn)位數(shù)，這種加法運(yùn)算稱為半加器。不考慮從低位來(lái)的進(jìn)位數(shù)，這種加法運(yùn)算稱為半加器。輸入輸入輸出輸出AiBiSiCi0000011010101101電工電子學(xué)電工電子學(xué);

60、.半加器和全加器半加器和全加器(3)半加器半加器輸入輸入輸出輸出AiBiSiCi0000011010101101 由狀態(tài)表可寫(xiě)出由狀態(tài)表可寫(xiě)出S Si i=1=1和和C Ci i=1=1BABABASiiiiiiiiBAC 由邏輯函數(shù)式可畫(huà)出半加器的邏輯電路由邏輯函數(shù)式可畫(huà)出半加器的邏輯電路iA1&iSiBiCiAiBiSiCCO 半加器邏輯符號(hào)半加器邏輯符號(hào)電工電子學(xué)電工電子學(xué);.半加器和全加器半加器和全加器(4)全加器全加器把從低位來(lái)的進(jìn)位也相加，這種加法運(yùn)算稱為全加器。把從低位來(lái)的進(jìn)位也相加，這種加法運(yùn)算稱為全加器。輸輸 入入輸輸 出出A Ai iB Bi iC Ci-1i-1S Si iC Ci i0 00 00 00 00 00 01 10 01 10 01 10 00 01 10 01 11 10 00 01 10 00 01 1