數(shù)字電路期末總復(fù)習(xí)學(xué)習(xí)教案

1、數(shù)字電路期末數(shù)字電路期末(q m)總復(fù)習(xí)總復(fù)習(xí)第一頁，共75頁。第一第一(dy)部分部分 概概 述述一、基本一、基本(jbn)題型：題型：1、選擇題，、選擇題，20題，每題題，每題2分，共分，共40分分2、填空題，、填空題，10空，每空空，每空1分，共分，共10分分3、綜合題，、綜合題，6題，共題，共50分分第1頁/共75頁第二頁，共75頁。二、各章分值分布二、各章分值分布(fnb)第一章第一章 數(shù)字?jǐn)?shù)字(shz)邏輯基礎(chǔ)（約邏輯基礎(chǔ)（約12分）分）第二章第二章 邏輯邏輯(lu j)門電路（約門電路（約2分）分）第三章第三章 組合邏輯電路（約組合邏輯電路（約20分）分）第四章第四章 時(shí)序邏輯電

2、路（約時(shí)序邏輯電路（約24分）分）第五章第五章 常用時(shí)序集成電路模塊及應(yīng)用（約常用時(shí)序集成電路模塊及應(yīng)用（約18分）分）第六章第六章 可編程邏輯器件可編程邏輯器件PLD（約（約6分）分）第七章第七章 D/A轉(zhuǎn)換器和轉(zhuǎn)換器和A/D轉(zhuǎn)換器（約轉(zhuǎn)換器（約6分）分）第八章第八章 脈沖產(chǎn)生與整形（約脈沖產(chǎn)生與整形（約6分）分）第九章第九章 數(shù)字系統(tǒng)設(shè)計(jì)（約數(shù)字系統(tǒng)設(shè)計(jì)（約6分）分）第2頁/共75頁第三頁，共75頁。三、關(guān)于三、關(guān)于(guny)教學(xué)基本要求：教學(xué)基本要求：掌握掌握(zhngw)部分占總分?jǐn)?shù)的大約部分占總分?jǐn)?shù)的大約7080，熟悉部分占總分?jǐn)?shù)的大約熟悉部分占總分?jǐn)?shù)的大約2030，了解部分了解部

3、分5%第3頁/共75頁第四頁，共75頁。第一章第一章 數(shù)字邏輯數(shù)字邏輯(lu j)基礎(chǔ)基礎(chǔ)一、數(shù)制一、數(shù)制1、進(jìn)位計(jì)數(shù)、進(jìn)位計(jì)數(shù)(j sh)制：十進(jìn)制、二進(jìn)制、八進(jìn)制、制：十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制十六進(jìn)制2、進(jìn)位計(jì)數(shù)制的相互、進(jìn)位計(jì)數(shù)制的相互(xingh)轉(zhuǎn)換轉(zhuǎn)換（1）二進(jìn)制、八進(jìn)制、十六進(jìn)制到十進(jìn)制）二進(jìn)制、八進(jìn)制、十六進(jìn)制到十進(jìn)制（2）十進(jìn)制到二進(jìn)制、八進(jìn)制、十六進(jìn)制）十進(jìn)制到二進(jìn)制、八進(jìn)制、十六進(jìn)制第一節(jié)第一節(jié) 數(shù)制與編碼數(shù)制與編碼 （3）八進(jìn)制、十六進(jìn)制到二進(jìn)制）八進(jìn)制、十六進(jìn)制到二進(jìn)制第4頁/共75頁第五頁，共75頁。二、二進(jìn)制編碼二、二進(jìn)制編碼(bin m)1、二進(jìn)制碼、二

4、進(jìn)制碼（1）自然）自然(zrn)二進(jìn)二進(jìn)制碼制碼（2）循環(huán)）循環(huán)(xnhun)二進(jìn)制碼二進(jìn)制碼邏輯相鄰邏輯相鄰：兩項(xiàng)中只有：兩項(xiàng)中只有一位不同一位不同，循環(huán)碼相，循環(huán)碼相鄰兩項(xiàng)邏輯相鄰。鄰兩項(xiàng)邏輯相鄰。第5頁/共75頁第六頁，共75頁。（1）8421碼碼（3）余）余3碼碼（2）格雷碼）格雷碼2、二十進(jìn)制碼（、二十進(jìn)制碼（BCD碼）碼）第6頁/共75頁第七頁，共75頁。第二節(jié)第二節(jié) 邏輯邏輯(lu j)代數(shù)基礎(chǔ)代數(shù)基礎(chǔ)一、基本一、基本(jbn)邏輯運(yùn)算邏輯運(yùn)算與、或、非、與非、或非、異或、同或、與或非與、或、非、與非、或非、異或、同或、與或非F = A and BABBAF（1）與運(yùn)算）與運(yùn)算(

5、yn sun)（2）或運(yùn)算）或運(yùn)算F = A or BBAF（3）非運(yùn)算）非運(yùn)算F = not A AF 第7頁/共75頁第八頁，共75頁。（4）與非運(yùn)算）與非運(yùn)算(yn sun)F = not(A and B)ABBAF（5）或非運(yùn)算）或非運(yùn)算(yn sun)F = not(A or B)BAF（6）異或運(yùn)算）異或運(yùn)算(yn sun)BABABAFF = A xnor B第8頁/共75頁第九頁，共75頁。二、正邏輯二、正邏輯(lu j)、負(fù)邏輯、負(fù)邏輯(lu j)的的概念概念（7）同或運(yùn)算）同或運(yùn)算(yn sun)FA BABABA BF = A xor B第9頁/共75頁第十頁，共75頁。

6、三、邏輯函數(shù)三、邏輯函數(shù)(hnsh)及其及其表示方法表示方法邏輯邏輯(lu j)函數(shù)的表示函數(shù)的表示方法：方法：邏輯圖邏輯圖邏輯邏輯(lu j)(lu j)表達(dá)式表達(dá)式 波形圖波形圖 真值表真值表 F第10頁/共75頁第十一頁，共75頁。反演反演(fn yn)律律A B= A+B A+ B=AB還原還原(hun yun)律律 A= A吸收吸收(xshu)律律A+A B=A A (A+B)=AA+ A B =A+B A (A+ B) =A B AB+ A C +BC= AB+ A C(A+B)( A+ C )(B+C)= (A+B)(A +C)四、邏輯代數(shù)的運(yùn)算公式和規(guī)則四、邏輯代數(shù)的運(yùn)算公式和

7、規(guī)則第11頁/共75頁第十二頁，共75頁。（1 1）代入規(guī)則）代入規(guī)則(guz)(guz)（2）反演）反演(fn yn)規(guī)則規(guī)則三個(gè)規(guī)則三個(gè)規(guī)則(guz)：任何含有某變量的等式，如果任何含有某變量的等式，如果等式等式中所有出現(xiàn)中所有出現(xiàn)此此變量變量的位置均代之以一個(gè)的位置均代之以一個(gè)邏輯函數(shù)式邏輯函數(shù)式，則此等，則此等式依然成立。式依然成立。求一個(gè)邏輯函數(shù)求一個(gè)邏輯函數(shù)F的非函數(shù)的非函數(shù) 時(shí)，可將時(shí)，可將F中的與中的與（）換成或（），或（）換成與（）換成或（），或（）換成與（）；再）；再將將原變量換成非變量原變量換成非變量（如（如B換成換成B），），非變量換非變量換成原變量成原變量；并將；并將

8、1換成換成0，0換成換成1，那么所得的，那么所得的邏輯函數(shù)式就是邏輯函數(shù)式就是 。FF第12頁/共75頁第十三頁，共75頁。（3）對(duì)偶）對(duì)偶(du u)規(guī)則規(guī)則F是一個(gè)邏輯函數(shù)表達(dá)式，如果把是一個(gè)邏輯函數(shù)表達(dá)式，如果把F中的中的與與（）換成換成或或（），（），或或換成換成與與（）；）；1換成換成0，0換換成成1，那么得到一個(gè)新的邏輯函數(shù)式，叫做，那么得到一個(gè)新的邏輯函數(shù)式，叫做F的的對(duì)偶式，記做對(duì)偶式，記做 ，變換時(shí)仍要保持原式中變換時(shí)仍要保持原式中先先與后或與后或的順序。的順序。F第13頁/共75頁第十四頁，共75頁。一、函數(shù)表達(dá)式的五種一、函數(shù)表達(dá)式的五種(w zhn)常用形式常用形式 “

9、與與或或”式式“或或與與”式式“與非與非與非與非”式式 “或非或非或非或非”式式“與與或或非非”式式基本基本(jbn)(jbn)形式形式第三節(jié)第三節(jié) 邏輯邏輯(lu j)函數(shù)的標(biāo)準(zhǔn)形式函數(shù)的標(biāo)準(zhǔn)形式第14頁/共75頁第十五頁，共75頁。二、邏輯二、邏輯(lu j)函數(shù)的標(biāo)準(zhǔn)形式函數(shù)的標(biāo)準(zhǔn)形式（1） 最小項(xiàng)最小項(xiàng)（2）最小項(xiàng)的表示）最小項(xiàng)的表示(biosh)方法：方法：（3）最小項(xiàng)的性質(zhì)）最小項(xiàng)的性質(zhì)(xngzh)：如果一個(gè)函數(shù)的某個(gè)乘積項(xiàng)包含了函數(shù)的全部變?nèi)绻粋€(gè)函數(shù)的某個(gè)乘積項(xiàng)包含了函數(shù)的全部變量，其中每個(gè)變量都以原變量或反變量的形式出量，其中每個(gè)變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一

10、次，則這個(gè)乘積項(xiàng)稱為該函數(shù)的現(xiàn)，且僅出現(xiàn)一次，則這個(gè)乘積項(xiàng)稱為該函數(shù)的一個(gè)標(biāo)準(zhǔn)積項(xiàng)，通常稱為最小項(xiàng)。一個(gè)標(biāo)準(zhǔn)積項(xiàng)，通常稱為最小項(xiàng)。第15頁/共75頁第十六頁，共75頁。第四節(jié)第四節(jié) 邏輯邏輯(lu j)函數(shù)的化簡函數(shù)的化簡 并項(xiàng)：利用并項(xiàng)：利用1 AA將兩項(xiàng)并為一項(xiàng)，消去將兩項(xiàng)并為一項(xiàng)，消去一個(gè)變量一個(gè)變量。 吸收吸收(xshu)：利用：利用 A + AB = A消去多余的與項(xiàng)。消去多余的與項(xiàng)。 消元：利用消元：利用BABAA消去多余因子消去多余因子。一、代數(shù)一、代數(shù)(dish)法化簡邏輯函數(shù)法化簡邏輯函數(shù) 配項(xiàng)：先乘以配項(xiàng)：先乘以 A+A或加上或加上 AA，增加必要的乘積項(xiàng)，增加必要的乘積項(xiàng)

11、，再用以上方法化簡。再用以上方法化簡。第16頁/共75頁第十七頁，共75頁?？ㄖZ圖合并卡諾圖合并(hbng)最小項(xiàng)原則：最小項(xiàng)原則：（1）圈要盡可能大，每個(gè)圈包含）圈要盡可能大，每個(gè)圈包含(bohn)2n個(gè)相個(gè)相鄰項(xiàng)。鄰項(xiàng)。（2）圈的個(gè)數(shù)要少，使化簡后邏輯）圈的個(gè)數(shù)要少，使化簡后邏輯(lu j)函數(shù)的與項(xiàng)最少。函數(shù)的與項(xiàng)最少。（3）所有含）所有含1的格都應(yīng)被圈入，以防止遺漏積項(xiàng)。的格都應(yīng)被圈入，以防止遺漏積項(xiàng)。（4）圈）圈可重復(fù)包圍可重復(fù)包圍但每個(gè)圈內(nèi)必須有但每個(gè)圈內(nèi)必須有新新的最小項(xiàng)。的最小項(xiàng)。 二、圖解法化簡邏輯函數(shù)二、圖解法化簡邏輯函數(shù)第17頁/共75頁第十八頁，共75頁。三、具有無關(guān)項(xiàng)

12、邏輯三、具有無關(guān)項(xiàng)邏輯(lu j)(lu j)函數(shù)的化簡函數(shù)的化簡(1)(1)填函數(shù)填函數(shù)(hnsh)(hnsh)的卡諾圖時(shí)，在無關(guān)的卡諾圖時(shí)，在無關(guān)項(xiàng)對(duì)應(yīng)的格內(nèi)填任意符號(hào)項(xiàng)對(duì)應(yīng)的格內(nèi)填任意符號(hào)“”“”、“d”“d”或或“”。處理處理(chl)方法：方法：( (2) )化簡時(shí)可根據(jù)需要，把無關(guān)項(xiàng)視為化簡時(shí)可根據(jù)需要，把無關(guān)項(xiàng)視為“1”也可視為也可視為“0”，使函數(shù)得到，使函數(shù)得到最簡最簡。第18頁/共75頁第十九頁，共75頁。三態(tài)門的邏輯三態(tài)門的邏輯(lu j)符號(hào)及其應(yīng)用符號(hào)及其應(yīng)用三態(tài)：正常三態(tài)：正常(zhngchng)“0”態(tài)、正常態(tài)、正常(zhngchng)“1”態(tài)和高阻態(tài)態(tài)和高阻態(tài)1

13、. 實(shí)現(xiàn)總線結(jié)構(gòu)實(shí)現(xiàn)總線結(jié)構(gòu)2. 實(shí)現(xiàn)雙向數(shù)據(jù)傳輸實(shí)現(xiàn)雙向數(shù)據(jù)傳輸三態(tài)門的應(yīng)用三態(tài)門的應(yīng)用第19頁/共75頁第二十頁，共75頁。第一節(jié)第一節(jié) 組合組合(zh)電路的分析和設(shè)計(jì)電路的分析和設(shè)計(jì)一、組合邏輯電路一、組合邏輯電路(lu j din l)的特點(diǎn)：的特點(diǎn)：電路由電路由邏輯門邏輯門構(gòu)成；構(gòu)成；不含記憶元件；不含記憶元件；輸出輸出無反饋無反饋到輸入的回路；到輸入的回路；輸出與電路輸出與電路原來狀態(tài)無關(guān)。原來狀態(tài)無關(guān)。第20頁/共75頁第二十一頁，共75頁。二、組合二、組合(zh)邏輯電路的分析：邏輯電路的分析：步驟步驟(bzhu)：1、根據(jù)給定邏輯電路、根據(jù)給定邏輯電路(lu j din l

14、)圖，從輸入到輸出逐級(jí)寫圖，從輸入到輸出逐級(jí)寫出各輸出端的邏輯表達(dá)式，最后得到表示輸出出各輸出端的邏輯表達(dá)式，最后得到表示輸出與輸入關(guān)系的邏輯表達(dá)式與輸入關(guān)系的邏輯表達(dá)式2、利用公式法或卡諾圖法，簡化或變換輸出、利用公式法或卡諾圖法，簡化或變換輸出邏輯表達(dá)式。邏輯表達(dá)式。3、根據(jù)最簡邏輯函數(shù)表達(dá)式，列出真值表。、根據(jù)最簡邏輯函數(shù)表達(dá)式，列出真值表。4、根據(jù)真值表，判斷電路的邏輯功能。、根據(jù)真值表，判斷電路的邏輯功能。第21頁/共75頁第二十二頁，共75頁。三、組合三、組合(zh)邏輯電路的設(shè)計(jì)：邏輯電路的設(shè)計(jì)：步驟步驟(bzhu)：1、邏輯抽象：、邏輯抽象：（1）設(shè)置變量。分析事件的因果關(guān)系，

15、把原因設(shè)置）設(shè)置變量。分析事件的因果關(guān)系，把原因設(shè)置為輸入變量，結(jié)果設(shè)置為輸出變量為輸入變量，結(jié)果設(shè)置為輸出變量（2）狀態(tài)賦值。依據(jù)）狀態(tài)賦值。依據(jù)(yj)輸入、輸出變量的狀態(tài)進(jìn)行邏輯輸入、輸出變量的狀態(tài)進(jìn)行邏輯賦值，確定輸入輸出的哪種狀態(tài)用賦值，確定輸入輸出的哪種狀態(tài)用0表示，哪種用表示，哪種用1表表示。示。（3）列真值表）列真值表2、寫出邏輯表達(dá)式、寫出邏輯表達(dá)式3、選器件類型、選器件類型4、邏輯函數(shù)化簡或變換、邏輯函數(shù)化簡或變換5、畫出邏輯電路圖、畫出邏輯電路圖第22頁/共75頁第二十三頁，共75頁。第二節(jié)第二節(jié) 組合組合(zh)邏輯電路中的競爭與冒險(xiǎn)邏輯電路中的競爭與冒險(xiǎn)1.概念概念

16、在組合電路中，當(dāng)邏輯門有兩個(gè)互補(bǔ)輸入信在組合電路中，當(dāng)邏輯門有兩個(gè)互補(bǔ)輸入信號(hào)同時(shí)向相反狀態(tài)變化時(shí)，輸出端可能產(chǎn)生號(hào)同時(shí)向相反狀態(tài)變化時(shí)，輸出端可能產(chǎn)生(chnshng)過渡干擾脈沖的現(xiàn)象稱為競爭冒險(xiǎn)。過渡干擾脈沖的現(xiàn)象稱為競爭冒險(xiǎn)。2.冒險(xiǎn)現(xiàn)象的識(shí)別冒險(xiǎn)現(xiàn)象的識(shí)別 （1）代數(shù)判別方法：是否出現(xiàn)）代數(shù)判別方法：是否出現(xiàn)AA和和AA （2）卡諾圖法：圍圈相切，且相切處又無）卡諾圖法：圍圈相切，且相切處又無其他圈包含。其他圈包含。第23頁/共75頁第二十四頁，共75頁。3.消除辦法消除辦法 （1）加選通脈沖）加選通脈沖 （2）修改邏輯設(shè)計(jì)，增加）修改邏輯設(shè)計(jì)，增加(zngji)冗余項(xiàng)冗余項(xiàng)（3）輸

17、出）輸出(shch)接濾波電容接濾波電容第24頁/共75頁第二十五頁，共75頁。第三節(jié)第三節(jié) 超高速集成電路超高速集成電路(jchng-dinl)硬件描述語言硬件描述語言VHDL一、一、VHDL 語言的三個(gè)基本語言的三個(gè)基本(jbn)組成部分組成部分1、參數(shù)、參數(shù)(cnsh)部分部分程序包程序包2、接口部分、接口部分設(shè)計(jì)實(shí)體設(shè)計(jì)實(shí)體3、描述部分、描述部分結(jié)構(gòu)體結(jié)構(gòu)體二、端口的模式二、端口的模式1、輸入（輸入（Input）2、輸出（輸出（Output）3、雙向（雙向（Inout）：）：4、緩沖（緩沖（Buffer）：）：第25頁/共75頁第二十六頁，共75頁。三、結(jié)構(gòu)體有三種三、結(jié)構(gòu)體有三種(s

18、n zhn)描述方式描述方式行為描述行為描述(behavioral)數(shù)據(jù)流描述數(shù)據(jù)流描述(dataflow)結(jié)構(gòu)化描述結(jié)構(gòu)化描述(structural)第26頁/共75頁第二十七頁，共75頁。四四. VHDL邏輯邏輯(lu j)操作符（七個(gè)）：操作符（七個(gè)）：AND（與）、（與）、OR（或）、（或）、NAND（與非）、（與非）、NOR（或非）、（或非）、XOR（同或）、（同或）、XNOR（異或）、（異或）、NOT（非）（非）第27頁/共75頁第二十八頁，共75頁。五五. VHDL程序必需程序必需(bx)的兩個(gè)元素：的兩個(gè)元素：ENTITY（實(shí)體）：通過端口（實(shí)體）：通過端口（PORT）的外部輸

19、入的外部輸入(shr)和輸出來描述一個(gè)和輸出來描述一個(gè)給定的邏輯功能。給定的邏輯功能。ARCHITECTURE（結(jié)構(gòu)體）：用來描（結(jié)構(gòu)體）：用來描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為。述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為。且二者必須且二者必須(bx)同時(shí)使同時(shí)使用！用！第28頁/共75頁第二十九頁，共75頁。第四節(jié)第四節(jié) 組合組合(zh)邏輯電路模塊及其邏輯電路模塊及其應(yīng)用應(yīng)用一、編碼器一、編碼器2、8線至線至3線優(yōu)先線優(yōu)先(yuxin)編碼器編碼器74LS14870 II為編碼為編碼(bin m)輸入端，輸入端，012,YYY為三位二進(jìn)制編碼輸出端，為三位二進(jìn)制編碼輸出端，輸入輸出的有效信號(hào)都是輸入輸出的有效信號(hào)都是0

20、。在輸入中，腳標(biāo)。在輸入中，腳標(biāo)越大，優(yōu)先級(jí)越高，越大，優(yōu)先級(jí)越高， 優(yōu)先級(jí)最高。優(yōu)先級(jí)最高。7I1、普通編碼器、普通編碼器任何時(shí)候只能有一個(gè)輸入線上有信號(hào)。任何時(shí)候只能有一個(gè)輸入線上有信號(hào)。第29頁/共75頁第三十頁，共75頁。二二. 譯碼器譯碼器1、功能：輸入是一組二進(jìn)制代碼，輸出是一組高、功能：輸入是一組二進(jìn)制代碼，輸出是一組高低電平信號(hào)。每輸入一組不同的代碼，只有一低電平信號(hào)。每輸入一組不同的代碼，只有一個(gè)輸出呈現(xiàn)有效個(gè)輸出呈現(xiàn)有效(yuxio)狀態(tài)。狀態(tài)。2、3：8線譯碼器：三個(gè)輸入端（線譯碼器：三個(gè)輸入端（A、B、C），），8個(gè)輸出端（個(gè)輸出端（Y0Y7），另有），另有3個(gè)使能輸入

21、端個(gè)使能輸入端（G1，G2A和和G2B），一個(gè)高電平有效和兩個(gè)低），一個(gè)高電平有效和兩個(gè)低電平有效）電平有效）3、用譯碼器實(shí)現(xiàn)組合、用譯碼器實(shí)現(xiàn)組合(zh)邏輯邏輯函數(shù)函數(shù)第30頁/共75頁第三十一頁，共75頁。三三. 數(shù)據(jù)數(shù)據(jù)(shj)選擇選擇器器四選一數(shù)據(jù)選擇器的輸出四選一數(shù)據(jù)選擇器的輸出(shch)函函數(shù)如下：數(shù)如下：i30ii301201101001DmDAADAADAADAAY八選一數(shù)據(jù)八選一數(shù)據(jù)(shj)選擇器的輸出函數(shù)如選擇器的輸出函數(shù)如下：下：i70ii701210120012DmDAAA.DAAADAAAY用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)第31頁/共75頁第三

22、十二頁，共75頁。四四. 數(shù)據(jù)數(shù)據(jù)(shj)比比較器較器中規(guī)模集成中規(guī)模集成4位數(shù)據(jù)比較位數(shù)據(jù)比較(bjio)器器74LS85，有兩組有兩組各是各是4位的數(shù)據(jù)輸入端位的數(shù)據(jù)輸入端a3a0和和b3b0，有，有3個(gè)個(gè)級(jí)聯(lián)輸入信號(hào)級(jí)聯(lián)輸入信號(hào)ab，另有，另有3個(gè)比較個(gè)比較(bjio)結(jié)果輸出端結(jié)果輸出端AB。當(dāng)兩個(gè)當(dāng)兩個(gè)4位數(shù)比較位數(shù)比較(bjio)時(shí)，先比較時(shí)，先比較(bjio)最高位，最高位最高位，最高位相同時(shí)比較相同時(shí)比較(bjio)次高位，依此類推。次高位，依此類推。第32頁/共75頁第三十三頁，共75頁。五五. 加法器加法器分為分為(fn wi)串行加法器和并行加法串行加法器和并行加法器器

23、串行加法器須將低位全加器產(chǎn)生的進(jìn)位信號(hào)逐串行加法器須將低位全加器產(chǎn)生的進(jìn)位信號(hào)逐位向高一位傳遞，工作位向高一位傳遞，工作(gngzu)速度慢；并行加法器采速度慢；并行加法器采用超前進(jìn)位方式，工作用超前進(jìn)位方式，工作(gngzu)速度快。速度快。第33頁/共75頁第三十四頁，共75頁。n組合邏輯電路某一時(shí)刻的輸出只取決于此時(shí)刻組合邏輯電路某一時(shí)刻的輸出只取決于此時(shí)刻的輸入。的輸入。n時(shí)序邏輯電路某一時(shí)刻的穩(wěn)定輸出不僅取決于時(shí)序邏輯電路某一時(shí)刻的穩(wěn)定輸出不僅取決于當(dāng)時(shí)當(dāng)時(shí)(dngsh)的輸入，還取決于過去的輸入的輸入，還取決于過去的輸入(歷歷史狀態(tài)史狀態(tài))。n因此記憶元件因此記憶元件(Memory

24、 Devices)是時(shí)序邏輯電是時(shí)序邏輯電路的基本元件。路的基本元件。時(shí)序邏輯電路與組合時(shí)序邏輯電路與組合(zh)邏輯電路的區(qū)邏輯電路的區(qū)別別第34頁/共75頁第三十五頁，共75頁。第一節(jié)第一節(jié) 觸發(fā)器觸發(fā)器一、觸發(fā)器的基本特性一、觸發(fā)器的基本特性 （1）有兩個(gè)互補(bǔ)的輸出端）有兩個(gè)互補(bǔ)的輸出端Q和和Q （2）有兩個(gè)穩(wěn)定狀態(tài)）有兩個(gè)穩(wěn)定狀態(tài)二、二、RS觸發(fā)器的特征方程：觸發(fā)器的特征方程：nnQRSQ11SRRS觸發(fā)器的約束條件觸發(fā)器的約束條件第35頁/共75頁第三十六頁，共75頁。三、三、JK觸發(fā)器的特征方程：觸發(fā)器的特征方程：nnnQKQJQ1四、四、D觸發(fā)器的特征方程：觸發(fā)器的特征方程：DQ

25、n1第36頁/共75頁第三十七頁，共75頁。第二節(jié)第二節(jié) 時(shí)序電路概述時(shí)序電路概述(i sh)一、時(shí)序電路的特點(diǎn)一、時(shí)序電路的特點(diǎn)(tdin)及及其結(jié)構(gòu)其結(jié)構(gòu)時(shí)序邏輯電路任一時(shí)刻的輸出信號(hào)不僅取決于時(shí)序邏輯電路任一時(shí)刻的輸出信號(hào)不僅取決于該時(shí)刻輸入信號(hào)，而且還與電路原來的狀態(tài)有該時(shí)刻輸入信號(hào)，而且還與電路原來的狀態(tài)有關(guān)；時(shí)序電路具有記憶能力關(guān)；時(shí)序電路具有記憶能力(nngl)，能保存，能保存電路原來電路原來的狀態(tài)。的狀態(tài)。時(shí)序電路結(jié)構(gòu)特點(diǎn)：時(shí)序電路結(jié)構(gòu)特點(diǎn)：組合電路組合電路+觸發(fā)器觸發(fā)器電路的狀態(tài)與電路的狀態(tài)與時(shí)間時(shí)間順序有關(guān)順序有關(guān)第37頁/共75頁第三十八頁，共75頁。組合電路組合電路存儲(chǔ)

26、電路存儲(chǔ)電路Z1ZnW1WhY1YkX1Xn輸出輸出(shch)方方程：程：Z（tn）= FX（tn），），Y（tn）狀態(tài)方程：狀態(tài)方程：Y（tn+1）= GW（tn），），Y（tn）驅(qū)動(dòng)驅(qū)動(dòng)(q dn)方程方程:W（tn）= HX（tn），），Y（tn）時(shí)序電路的結(jié)構(gòu)時(shí)序電路的結(jié)構(gòu)(jigu)：式中：式中：tn、tn+1表示相鄰的兩個(gè)離散時(shí)間表示相鄰的兩個(gè)離散時(shí)間第38頁/共75頁第三十九頁，共75頁。二、時(shí)序電路的分類二、時(shí)序電路的分類(fn li)1. 根據(jù)時(shí)序電路輸出根據(jù)時(shí)序電路輸出(shch)信號(hào)的特點(diǎn)分類信號(hào)的特點(diǎn)分類 Z（tn）=FY（tn）穆爾穆爾(m r)型（型（Moore）

27、電路電路FX（tn），），Y（tn）米里型（米里型（Mealy）電路）電路2. 根據(jù)根據(jù)時(shí)序電路中時(shí)鐘信號(hào)的連接方式分類時(shí)序電路中時(shí)鐘信號(hào)的連接方式分類 時(shí)序電路時(shí)序電路同步：同步：異步：異步：存儲(chǔ)電路里存儲(chǔ)電路里所有觸發(fā)器所有觸發(fā)器由一個(gè)由一個(gè)統(tǒng)一的統(tǒng)一的時(shí)鐘時(shí)鐘脈沖源控制脈沖源控制沒有統(tǒng)一的時(shí)鐘脈沖沒有統(tǒng)一的時(shí)鐘脈沖第39頁/共75頁第四十頁，共75頁。三、同步三、同步(tngb)時(shí)序電路的分時(shí)序電路的分析析步驟步驟(bzhu)：1、列寫各觸發(fā)器的驅(qū)動(dòng)、列寫各觸發(fā)器的驅(qū)動(dòng)(q dn)方程和時(shí)方程和時(shí)序電路的輸出方程序電路的輸出方程2、根據(jù)觸發(fā)器的特征方程求觸發(fā)器的、根據(jù)觸發(fā)器的特征方程求觸

28、發(fā)器的狀態(tài)方程狀態(tài)方程3、根據(jù)時(shí)序電路的輸出方程和狀態(tài)方程作、根據(jù)時(shí)序電路的輸出方程和狀態(tài)方程作狀態(tài)狀態(tài)轉(zhuǎn)換表轉(zhuǎn)換表或或狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖4、根據(jù)上述分析結(jié)果描述時(shí)序電路的邏輯功能、根據(jù)上述分析結(jié)果描述時(shí)序電路的邏輯功能第40頁/共75頁第四十一頁，共75頁。第四節(jié)第四節(jié) 同步同步(tngb)時(shí)序電路的時(shí)序電路的設(shè)計(jì)設(shè)計(jì)1、給定邏輯功能建立、給定邏輯功能建立(jinl)原始狀態(tài)圖原始原始狀態(tài)圖原始狀態(tài)表狀態(tài)表一、設(shè)計(jì)一、設(shè)計(jì)(shj)步驟：步驟：2、狀態(tài)簡化求最小化狀態(tài)表、狀態(tài)簡化求最小化狀態(tài)表3、狀態(tài)編碼、狀態(tài)編碼4、選觸發(fā)器類型，求驅(qū)動(dòng)方程、輸出方程、選觸發(fā)器類型，求驅(qū)動(dòng)方程、輸出方程5

29、、畫邏輯電路圖、畫邏輯電路圖6、畫全狀態(tài)圖，檢查設(shè)計(jì)是否符合要、畫全狀態(tài)圖，檢查設(shè)計(jì)是否符合要求，如不符合要求，重新設(shè)計(jì)求，如不符合要求，重新設(shè)計(jì)第41頁/共75頁第四十二頁，共75頁。二、給定狀態(tài)二、給定狀態(tài)(zhungti)轉(zhuǎn)換轉(zhuǎn)換表的化簡：表的化簡：1、觀察法、觀察法2、隱含、隱含(yn hn)表法表法第42頁/共75頁第四十三頁，共75頁。第一節(jié)第一節(jié) 計(jì)數(shù)器計(jì)數(shù)器二、二、 四位四位(s wi)(s wi)二進(jìn)制同步計(jì)數(shù)器二進(jìn)制同步計(jì)數(shù)器7416374163 十六進(jìn)制，同步清零，同步預(yù)十六進(jìn)制，同步清零，同步預(yù)置置一、一、 四位四位(s wi)(s wi)二進(jìn)制同步計(jì)數(shù)器二進(jìn)制同步計(jì)數(shù)

30、器7416174161 十六進(jìn)制，異步清零，同步預(yù)置十六進(jìn)制，異步清零，同步預(yù)置第43頁/共75頁第四十四頁，共75頁。三、三、74161/ 74163功能擴(kuò)展功能擴(kuò)展(kuzhn)接成任意模接成任意模計(jì)數(shù)器計(jì)數(shù)器1、同步、同步(tngb)預(yù)置法預(yù)置法2、 反饋反饋(fnku)清零法清零法3、多次預(yù)置法、多次預(yù)置法四、四位二進(jìn)制同步可逆計(jì)數(shù)器四、四位二進(jìn)制同步可逆計(jì)數(shù)器74193十六進(jìn)制加減法計(jì)數(shù)，異步清零，異步預(yù)置十六進(jìn)制加減法計(jì)數(shù)，異步清零，異步預(yù)置五、五、74193功能擴(kuò)展接成任意模計(jì)數(shù)器功能擴(kuò)展接成任意模計(jì)數(shù)器1、異步預(yù)置加法、異步預(yù)置加法/減法計(jì)數(shù)減法計(jì)數(shù)2、異步清零加法、異步清零加

31、法/減法計(jì)數(shù)減法計(jì)數(shù)第44頁/共75頁第四十五頁，共75頁。六、異步計(jì)數(shù)器六、異步計(jì)數(shù)器74290及其功能及其功能(gngnng)擴(kuò)展擴(kuò)展第二節(jié)第二節(jié) 寄存器與移位寄存器與移位(y wi)寄存器寄存器一、中規(guī)模一、中規(guī)模(gum)寄存器寄存器74175異步清除、同步置數(shù)異步清除、同步置數(shù)第45頁/共75頁第四十六頁，共75頁。二、二、4位單向位單向(dn xin)移位寄存器移位寄存器7419574195功能表功能表輸輸 入入 輸輸 出出0 X X X X X X 0 0 0 0 11 1 0 d0 d3 X X d0 d1 d2 d3 d31 0 0 1 X X X X Q0n Q1n Q2n

32、 Q3n Q3n1 1 X X 0 1 Q0n Q0n Q1n Q2n Q2n 1 1 1 X X 0 0 Q0n Q1n Q2n Q2n1 1 X X 1 1 Q0n Q1n Q2n Q2n1 1 X X 1 0 Q0n Q1n Q2n Q2n R CP LOAD D0 D3 J K Q0n+1 Q1n+1 Q2n+1 Q3n+1 Q3n+101Q0第46頁/共75頁第四十七頁，共75頁。三、三、4位雙向移位位雙向移位(y wi)寄存器寄存器7419474194功能表功能表 輸輸 入入 輸輸 出出0 X X X X X X X 0 0 0 0 1 1 X d0 d3 1 1 X d0 d1

33、d2 d3 1 0 0 X X X X X X Q0n Q1n Q2n Q3n 1 1 X X 0 1 X Q0n Q1n Q2n 1 1 0 X X 0 1 X Q0n Q1n Q2n 1 X X X 1 0 1 Q1n Q2n Q3n 1 1 X X X 1 0 0 Q1n Q2n Q3n 1 X X X X 0 0 X Q0n Q1n Q2n Q2n R CP DSR D0 D3 MB MA DSL Q0n+1 Q1n+1 Q2n+1 Q3n+11010第47頁/共75頁第四十八頁，共75頁。四、移位四、移位(y wi)寄存器的應(yīng)用寄存器的應(yīng)用構(gòu)成構(gòu)成計(jì)數(shù)器計(jì)數(shù)器（一）環(huán)形（一）環(huán)形(h

34、un xn)計(jì)數(shù)器計(jì)數(shù)器（1）連接方法：）連接方法： 將移位寄存器的輸出將移位寄存器的輸出Q3反饋反饋(fnku)到到、K輸入端。輸入端。（2）判斷計(jì)數(shù)器的模：）判斷計(jì)數(shù)器的模： 計(jì)數(shù)器的模計(jì)數(shù)器的模 n(n為移位寄存器的為移位寄存器的位數(shù)位數(shù))。第48頁/共75頁第四十九頁，共75頁。（二）扭環(huán)形（二）扭環(huán)形(hun xn)計(jì)數(shù)器計(jì)數(shù)器（1）連接方法）連接方法(fngf)： 將移位寄存器的輸出將移位寄存器的輸出Q3經(jīng)反相器后反饋到、經(jīng)反相器后反饋到、K輸入端。輸入端。（2）判斷）判斷(pndun)計(jì)數(shù)器的模：計(jì)數(shù)器的模： 計(jì)數(shù)器的模計(jì)數(shù)器的模2 n (n為移位寄存器為移位寄存器的位數(shù)的位數(shù))

35、。第49頁/共75頁第五十頁，共75頁。第三節(jié)第三節(jié) 序列序列(xli)信號(hào)發(fā)信號(hào)發(fā)生器生器一、反饋移位型序列一、反饋移位型序列(xli)信號(hào)發(fā)生信號(hào)發(fā)生器器 反饋移位型序列碼發(fā)生器是由移位寄存器和組合反饋移位型序列碼發(fā)生器是由移位寄存器和組合(zh)(zh)反饋電路組成。反饋電路組成。 二、計(jì)數(shù)器型序列信號(hào)發(fā)生器二、計(jì)數(shù)器型序列信號(hào)發(fā)生器計(jì)數(shù)器計(jì)數(shù)器+ +組合輸出電路組合輸出電路（一）電路組成（一）電路組成第50頁/共75頁第五十一頁，共75頁。2.2.按要求設(shè)計(jì)按要求設(shè)計(jì)(shj)(shj)組合輸出電路。組合輸出電路。（二）設(shè)計(jì)（二）設(shè)計(jì)(shj)過程過程 1. 根據(jù)根據(jù)(gnj)序列碼的

36、長度序列碼的長度S設(shè)計(jì)模設(shè)計(jì)模S計(jì)數(shù)器，計(jì)數(shù)器，狀態(tài)可以自定。狀態(tài)可以自定。第51頁/共75頁第五十二頁，共75頁。一、一、PLD的基本的基本(jbn)結(jié)結(jié)構(gòu)構(gòu)與門與門陣列陣列(zhn li)乘積項(xiàng)乘積項(xiàng)輸入輸入電路電路輸入信號(hào)輸入信號(hào)互補(bǔ)互補(bǔ)輸入輸入輸出函數(shù)輸出函數(shù)反饋輸入信號(hào)反饋輸入信號(hào)或門或門陣列陣列和項(xiàng)和項(xiàng)輸出輸出電路電路第52頁/共75頁第五十三頁，共75頁。二、二、PLD的邏輯符號(hào)表示的邏輯符號(hào)表示(biosh)方法方法F2=B+C+D1. 輸入輸入(shr)緩沖器表示方緩沖器表示方法法AAAF1=ABC2. 與門和或門的表示與門和或門的表示(biosh)方法方法第53頁/共75頁

37、第五十四頁，共75頁。三、三、PLD的分類的分類(fn li)1與陣列與陣列(zhn li)固定，或陣列固定，或陣列(zhn li)可可編程：編程： 可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器PROM或可擦除編程或可擦除編程只讀存儲(chǔ)器只讀存儲(chǔ)器EPROM2與陣列與陣列(zhn li)，或陣列，或陣列(zhn li)均可編程：均可編程： 可編程邏輯陣列可編程邏輯陣列(zhn li)PLA3與陣列可編程，或陣列固定：與陣列可編程，或陣列固定： 可編程陣列邏輯可編程陣列邏輯PAL、通用陣列邏輯、通用陣列邏輯GAL、高密度可編程邏輯器件、高密度可編程邏輯器件HDPLD第54頁/共75頁第五十五頁，共75頁。四、

38、用四、用PLD實(shí)現(xiàn)邏輯實(shí)現(xiàn)邏輯(lu j)函函數(shù)數(shù)1、用、用PROM、EPROM實(shí)現(xiàn)實(shí)現(xiàn)(shxin)邏輯函邏輯函數(shù)數(shù)2、用、用PLA實(shí)現(xiàn)實(shí)現(xiàn)(shxin)邏輯邏輯函數(shù)函數(shù)第55頁/共75頁第五十六頁，共75頁。第一節(jié)第一節(jié) D/A和和A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)的的基本原理基本原理)2D2D2D(2RA002n2n1n1nn:n2R量化單位，就是輸入數(shù)字量化單位，就是輸入數(shù)字D的一最低有效位的一最低有效位（Least Significant Bit，LSB）所對(duì)應(yīng)）所對(duì)應(yīng)的模擬量。的模擬量。第56頁/共75頁第五十七頁，共75頁。二、二、A/D轉(zhuǎn)換轉(zhuǎn)換(zhunhun)的的基本原理基本原

39、理 若模擬參考量為若模擬參考量為R，則輸出，則輸出(shch)數(shù)字量數(shù)字量D和輸入和輸入模擬量模擬量A之間的關(guān)系為之間的關(guān)系為 D A/R第57頁/共75頁第五十八頁，共75頁。第二節(jié)第二節(jié) D/A轉(zhuǎn)換器轉(zhuǎn)換器一、權(quán)電阻一、權(quán)電阻(dinz)型型D/A轉(zhuǎn)換器轉(zhuǎn)換器UREFuOSn-1 Sn-2 Si S1 S01 0 1 0 1 0 1 0 1 0Dn-1 Dn-2 Di D1 D012nR22nRiRfiR22RR)1 , 0( ,210REFffOiinii DDRUR iRu第58頁/共75頁第五十九頁，共75頁。二、二、R2R網(wǎng)絡(luò)網(wǎng)絡(luò)(wnglu)型型D/A轉(zhuǎn)換器轉(zhuǎn)換器1ni虛地虛地2

40、R2RR2R2R2R2RRRRRfUREFuOSn-1 Sn-2 Si S1 S01 0 1 0 1 0 1 0 1 0Dn-1 Dn-2 Di D1 D0IREFIREF/2 IREF/2i1ni2niii1i0i1nREF1nREF1nD21RUD2Ii)1 , 0( ,2210REFiiniin DDIi第59頁/共75頁第六十頁，共75頁。)1 , 0( ,2210fREFfoiiniin DDRRUiRu第三節(jié)、第三節(jié)、A/D轉(zhuǎn)換器轉(zhuǎn)換器一、并行一、并行(bngxng)比較型比較型A/D轉(zhuǎn)換器轉(zhuǎn)換器優(yōu)點(diǎn)：速率優(yōu)點(diǎn)：速率(sl)最高最高缺點(diǎn)：需要使用大量的比較器缺點(diǎn)：需要使用大量的比較

41、器二、串行比較二、串行比較(bjio)型型A/D轉(zhuǎn)轉(zhuǎn)換器換器優(yōu)點(diǎn)：電路結(jié)構(gòu)簡單優(yōu)點(diǎn)：電路結(jié)構(gòu)簡單缺點(diǎn)：轉(zhuǎn)換速率低缺點(diǎn)：轉(zhuǎn)換速率低第60頁/共75頁第六十一頁，共75頁。三、并串比較三、并串比較(bjio)型型A/D轉(zhuǎn)換轉(zhuǎn)換器器第61頁/共75頁第六十二頁，共75頁。第一節(jié)第一節(jié) 波形變換波形變換(binhun)電路電路&G1QRD&G2QSD011110QRDQA=11001011BRC1010AQBQ第62頁/共75頁第六十三頁，共75頁。單穩(wěn)態(tài)觸發(fā)器的一般單穩(wěn)態(tài)觸發(fā)器的一般(ybn)(ybn)特性特性: : 1. 只有只有(zhyu)一個(gè)穩(wěn)態(tài)，另有一個(gè)暫穩(wěn)態(tài)。一個(gè)穩(wěn)態(tài)，另有

42、一個(gè)暫穩(wěn)態(tài)。2何時(shí)翻轉(zhuǎn)何時(shí)翻轉(zhuǎn)(fn zhun)到暫穩(wěn)態(tài)取決于輸入信號(hào)。到暫穩(wěn)態(tài)取決于輸入信號(hào)。3何時(shí)翻轉(zhuǎn)回穩(wěn)態(tài)取決于電路參數(shù)何時(shí)翻轉(zhuǎn)回穩(wěn)態(tài)取決于電路參數(shù)R與與C。 第63頁/共75頁第六十四頁，共75頁。第二節(jié)第二節(jié) 脈沖脈沖(michng)產(chǎn)生電路產(chǎn)生電路一、多諧振蕩器一、多諧振蕩器 QQC1C2R2G1G2R1ABQQBA第64頁/共75頁第六十五頁，共75頁。二、晶體振蕩器二、晶體振蕩器 等效電路等效電路CPCLR頻率特性頻率特性fPfSf0X電路符號(hào)電路符號(hào)第65頁/共75頁第六十六頁，共75頁。QQC1C2R2G1G2R1ABQQC1C2R2G1G2R1AB工作在串聯(lián)工作在串聯(lián)(c