數(shù)字電子技術(shù)課程設(shè)計中國石油大學(xué)學(xué)習(xí)教案

1、數(shù)字?jǐn)?shù)字(shz)電子技術(shù)課程設(shè)計中國石油大學(xué)電子技術(shù)課程設(shè)計中國石油大學(xué)第一頁，共25頁。第1頁/共25頁第二頁，共25頁。數(shù)字系統(tǒng)(xtng)通常由三部分組成：輸入/輸出接口、數(shù)據(jù)處理器和控制器，如圖所示。輸入輸出接口是用來將模擬量轉(zhuǎn)化為數(shù)字量，或數(shù)字量轉(zhuǎn)化為模擬量的輸入輸出接口是用來將模擬量轉(zhuǎn)化為數(shù)字量，或數(shù)字量轉(zhuǎn)化為模擬量的模塊。模塊。控制器的作用是控制系統(tǒng)內(nèi)各部分模塊的工作，使它們按一定控制器的作用是控制系統(tǒng)內(nèi)各部分模塊的工作，使它們按一定(ydng)順序進(jìn)行操作。順序進(jìn)行操作。處理器的作用是完成信息的存儲和加工處理。處理器的作用是完成信息的存儲和加工處理。第2頁/共25頁第三頁，共

2、25頁。分類：自下而上(z xi r shn)的設(shè)計方法自上而下的設(shè)計方法自下而上(z xi r shn)的設(shè)計方法數(shù)字系統(tǒng)自下而上(z xi r shn)的設(shè)計是一種試探法。設(shè)計者根據(jù)自己的經(jīng)驗將規(guī)模大、功能復(fù)雜的數(shù)字系統(tǒng)按邏輯功能劃分成若干子模塊，一直分到這些子模塊可以用經(jīng)典的方法和標(biāo)準(zhǔn)的邏輯功能部件進(jìn)行設(shè)計，最后將整個系統(tǒng)安裝、調(diào)試達(dá)到設(shè)計要求。第3頁/共25頁第四頁，共25頁。自下而上設(shè)計方法的特點：這種設(shè)計方法沒有明顯的規(guī)律可循，主要依靠設(shè)計者的實踐經(jīng)驗和熟練的設(shè)計技巧，用逐步試探的方法最后設(shè)計出一個完整的數(shù)字系統(tǒng)(xtng)。系統(tǒng)(xtng)的各項性能指標(biāo)只有在系統(tǒng)(xtng)構(gòu)成

3、后才能分析測試。如果系統(tǒng)(xtng)設(shè)計存在比較大的問題，也有可能要重新設(shè)計，使得設(shè)計周期加長、資源浪費也較大。第4頁/共25頁第五頁，共25頁。自上而下的設(shè)計方法自上而下的設(shè)計方法是，將整個系統(tǒng)從邏輯上劃分成控制器和處理器兩大部分。如果控制器和處理器仍比較復(fù)雜，可以在控制器和處理器內(nèi)部多重地進(jìn)行邏輯劃分，然后選用適當(dāng)?shù)钠骷詫崿F(xiàn)各子系統(tǒng)，最后把它們連接起來，得到所要求(yoqi)的數(shù)字系統(tǒng)。 自上而下的設(shè)計方法一般要遵循下列幾個步驟：明確所要設(shè)計系統(tǒng)的邏輯功能。確定系統(tǒng)方案與邏輯劃分，畫出系統(tǒng)方框圖。采用某種算法描述系統(tǒng)。設(shè)計控制器和處理器，并組合成所需要的數(shù)字系統(tǒng)。第5頁/共25頁第六頁，

4、共25頁。數(shù)字系統(tǒng)的實現(xiàn)方法也經(jīng)歷了由分立元件、小規(guī)模、中規(guī)模到大規(guī)模、超大規(guī)模，直至今天(jntin)的專用集成電路(ASIC)?，F(xiàn)在的ASIC芯片規(guī)模已經(jīng)達(dá)到幾百萬個元件。一個復(fù)雜的數(shù)字系統(tǒng)只要一片或幾片ASIC即可實現(xiàn)。 FPGA或CPLD屬于ASIC電路的一類。具有現(xiàn)場可編程的特性。用戶可將所設(shè)計的電路通過計算機(jī)和開發(fā)工具，生成關(guān)于陣列連接的信息文件，并將信息文件通過編程器“編程”到芯片上。如果采用在系統(tǒng)編程器件，不需要編程器，直接將芯片裝在所設(shè)計的系統(tǒng)或電路板上，通過編程電纜直接對其編程或修改。第6頁/共25頁第七頁，共25頁。4. 數(shù)字系統(tǒng)的設(shè)計(shj)舉例 (1) 測量(cli

5、ng)頻率范圍：1Hz100kHz。 (2) 準(zhǔn)確度fx/fx 2%。 (3) 測量(cling)信號：方波，峰峰值為3V5V。第7頁/共25頁第八頁，共25頁。頻方法由量化誤差引起的測頻誤差太大，為此應(yīng)先測周期Tx，然后計算fx=1/Tx 。第8頁/共25頁第九頁，共25頁。 控控制制器器 計計數(shù)數(shù)模模塊塊 系系統(tǒng)統(tǒng)復(fù)復(fù)位位 標(biāo)標(biāo)準(zhǔn)準(zhǔn)時時鐘鐘 COUNT_EN COUNT_CLR LOAD 鎖鎖存存器器 待待測測信信號號 鎖鎖存存 顯顯示示 第9頁/共25頁第十頁，共25頁。COUNT_CLR信號用于在每次測量開始時，對計數(shù)模塊復(fù)位，以清除上次測量的結(jié)果。該復(fù)位信號高電平有效，持續(xù)半個時鐘周

6、期的時間。 COUNT_EN信號為計數(shù)允許信號，高電平有效。在信號的上升沿開始，對輸入信號的頻率進(jìn)行測量。計數(shù)器開始對被測信號的脈沖數(shù)進(jìn)行計數(shù)，即為信號的頻率。鎖存器的功能是使顯示的數(shù)據(jù)穩(wěn)定，不會由于周期性的清零信號而不斷(bdun)閃爍。 控控制制器器 計計數(shù)數(shù)模模塊塊 系系統(tǒng)統(tǒng)復(fù)復(fù)位位 標(biāo)標(biāo)準(zhǔn)準(zhǔn)時時鐘鐘 COUNT_EN COUNT_CLR LOAD 鎖鎖存存器器 待待測測信信號號 鎖鎖存存 顯顯示示 第10頁/共25頁第十一頁，共25頁。 控控制制器器 計計數(shù)數(shù)轉(zhuǎn)轉(zhuǎn)換換 模模塊塊 系系統(tǒng)統(tǒng)復(fù)復(fù)位位 待待測測信信號號 COUNT_EN COUNT_CLR LOAD 鎖鎖存存器器 標(biāo)標(biāo)準(zhǔn)準(zhǔn)時

7、時鐘鐘 鎖鎖存存 顯顯示示 第11頁/共25頁第十二頁，共25頁。第12頁/共25頁第十三頁，共25頁。 清清零零 閘閘 門門 顯顯 示示 器器 定定時時器器 1 晶晶 體體 振振 蕩蕩 門門 控控 4 定定時時器器 2 10 10 10 10 10 10 10 鎖鎖存存 被被測測方方波波信信號號 T T TX 1 s 10 s 100 s 1ms 10ms 100ms 1s 10s 譯譯 碼碼 器器 鎖鎖 存存 器器 計計 數(shù)數(shù) 器器 第13頁/共25頁第十四頁，共25頁。 閘閘 門門 門門 控控 10 10 10 計計數(shù)數(shù)鎖鎖存存譯譯碼碼 顯顯示示系系統(tǒng)統(tǒng) 時時 基基 分分 頻頻 被被 測

8、測 方方 波波 信信 號號 1TX 10TX 100TX 1000TX 晶晶 振振 1 s 1ms 10 s 100 s TX1 第14頁/共25頁第十五頁，共25頁。三、用PLD實現(xiàn)數(shù)字系統(tǒng)(xtng)的方法簡介一般PLD器件的開發(fā)需要使用集成軟件開發(fā)系統(tǒng)。軟件開發(fā)系統(tǒng)用兩種方式建立輸入文件。一種是圖形(txng)設(shè)計輸入；另一種是硬件描述語言輸入，或兩種輸入的混合方式。計算機(jī)對輸入文件進(jìn)行編譯、綜合、優(yōu)化、適配等操作，最后生成供編程用的數(shù)據(jù)文件，就可編程到芯片中。有標(biāo)準(zhǔn)的HDL語言：ABEL、Verilog和VHDL。用HDL設(shè)計數(shù)字電路與系統(tǒng)，常稱為高層次設(shè)計。 第15頁/共25頁第十六頁，共25頁。 采用原理圖設(shè)計和硬件描述語言兩種方式混合的方采用原理圖設(shè)計和硬件描述語言兩種方式混合的方法。法。第16頁/共25頁第十七頁，共25頁。第17頁/共25頁第十八頁，共25頁。第18頁/共25