集成電路制備工藝課件

1、集成電路集成電路材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽Contentsv集成電路的定義v集成電路的分類v集成電路的工藝材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路定義集成電路定義v集成電路（integrated circuit）是一種微型電子器件或部件。采用一定的工藝，把一個(gè)電路中所需的晶體管、二極管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或 幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個(gè)管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)；其中所有元件在結(jié)構(gòu)上已組成一個(gè)整體，使電子元件向著微小型化、 低功耗和高

2、可靠性方面邁進(jìn)了一大步。它在電路中用字母“IC”表示。材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路分類集成電路分類v按其功能結(jié)構(gòu)按其功能結(jié)構(gòu)：可以分為模擬集成電路、數(shù)字集成電路和數(shù)/模混合集成電路三大 集成電路類。v按制作工藝：按制作工藝：半導(dǎo)體集成電路和膜集成電路。v按導(dǎo)電類型：按導(dǎo)電類型：雙極型集成電路和單極型集成電路，他們都是數(shù)字集成電路。材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路分類集成電路分類v按集成度高低按集成度高低：v 小規(guī)模集成電路：小規(guī)模集成電路：SSI 英文全名為 Small Scal

3、e Integration, 邏輯門10個(gè)以下 或 晶體管 100個(gè)以下。v 中規(guī)模集成電路：中規(guī)模集成電路：MSI 英文全名為 Medium Scale Integration, 邏輯門11100個(gè) 或 晶體管 1011k個(gè)。v 大規(guī)模集成電路：大規(guī)模集成電路：LSI 英文全名為 Large Scale Integration, 邏輯門1011k個(gè) 或 晶體管 1,00110k個(gè)。v 超大規(guī)模集成電路：超大規(guī)模集成電路：VLSI 英文全名為 Very large scale integration, 邏輯門1,00110k個(gè) 或 晶體管 10,001100k個(gè)。v 特大規(guī)模集成電路：特大規(guī)模

4、集成電路：ULSI 英文全名為 Ultra Large Scale Integration, 邏輯門10,0011M個(gè) 或 晶體管 100,00110M個(gè)。v 巨大規(guī)模集成電路：巨大規(guī)模集成電路：GLSI 英文全名為 Giga Scale Integration, 邏輯門1,000,001個(gè)以上 或 晶體管10,000,001個(gè)以上。材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝前部工序的主要工藝前部工序的主要工藝將設(shè)計(jì)在掩膜版將設(shè)計(jì)在掩膜版(類似于照相底片類似于照相底片)上上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上

5、根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等要的位置上，形成晶體管、接觸等制作各種材料的薄膜制作各種材料的薄膜材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝光刻：接觸光刻、接近光刻、投影光刻、電子光刻：接觸光刻、接近光刻、投影光刻、電子束光刻束光刻刻蝕：干法刻蝕、濕法刻蝕刻蝕：干法刻蝕、濕法刻蝕離子注入離子注入 退火退火擴(kuò)散擴(kuò)散氧化：干氧氧化、濕氧氧化等氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射：蒸發(fā)、濺射材料科學(xué)與工程學(xué)院材料科學(xué)

6、與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝 （在另外廠房）（在另外廠房）（1）背面減?。?）劃片、掰片（3）粘片（4）壓焊：金絲球焊（5）切筋（6）整形（7）封裝（8）沾錫：保證管腳的電學(xué)接觸（9）老化（10）成測(cè)（11）打字、包裝 劃片材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝圖形轉(zhuǎn)換：光刻v光刻三要素：光刻膠、掩膜版和光刻機(jī) 光刻膠又叫光致抗蝕劑，它是由光敏化合物、基

7、體樹脂和有機(jī)溶劑等混合而成的膠狀液體 光刻膠受到特定波長(zhǎng)光線的作用后，導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變v正膠：分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠v負(fù)膠：分辨率差，適于加工線寬3m的線條材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝正膠：曝光后可溶正膠：曝光后可溶 分辨率高分辨率高負(fù)膠：曝光后不可溶負(fù)膠：曝光后不可溶 分辨率差分辨率差材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝圖形轉(zhuǎn)換：光刻幾種常見的光刻方法接觸式光刻

8、、接近式曝光、投影式曝光材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝圖形轉(zhuǎn)換：光刻接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。接近式曝光：在硅片和掩膜版之間有一個(gè)很小的間隙(1025m)，可以大大減小掩膜版的損傷，分辨率較低投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝n 濕法刻蝕濕法刻蝕 利用液態(tài)化學(xué)試劑或溶液通過(guò)化學(xué)反應(yīng)進(jìn)行刻蝕的方法。n 干法刻蝕干法刻

9、蝕 主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基（處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等）與材料發(fā)生化學(xué)反應(yīng)或通過(guò)轟擊等物理作用而達(dá)到刻蝕的目的。圖形轉(zhuǎn)換：刻蝕技術(shù)材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝圖形轉(zhuǎn)換：刻蝕技術(shù)v濕法腐蝕： 濕法化學(xué)刻蝕在半導(dǎo)體工藝中有著廣泛應(yīng)用：磨片、拋光、清洗、腐蝕 優(yōu)點(diǎn)是選擇性好、重復(fù)性好、生產(chǎn)效率高、設(shè)備簡(jiǎn)單、成本低 缺點(diǎn)是鉆蝕嚴(yán)重、對(duì)圖形的控制性較差材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝圖形轉(zhuǎn)換：刻蝕技術(shù)v干

10、法刻蝕v濺射與離子束銑蝕：通過(guò)高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，但選擇性較差v等離子刻蝕(Plasma Etching)：利用放電產(chǎn)生的游離基與材料發(fā)生化學(xué)反應(yīng)，形成揮發(fā)物，實(shí)現(xiàn)刻蝕。選擇性好、對(duì)襯底損傷較小，但各向異性較差v反應(yīng)離子刻蝕(Reactive Ion Etching，簡(jiǎn)稱為RIE)：通過(guò)活性離子對(duì)襯底的物理轟擊和化學(xué)反應(yīng)雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點(diǎn)，同時(shí)兼有各向異性和選擇性好的優(yōu)點(diǎn)。目前，RIE已成為VLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù)材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)

11、工藝雜質(zhì)摻雜雜質(zhì)摻雜摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以達(dá)到改變半導(dǎo)體電學(xué)性質(zhì)，形成達(dá)到改變半導(dǎo)體電學(xué)性質(zhì)，形成PN結(jié)、電阻、歐結(jié)、電阻、歐姆接觸姆接觸磷磷(P)、砷、砷(As) N型硅型硅硼硼(B) P型硅型硅摻雜工藝：擴(kuò)散、離子注入摻雜工藝：擴(kuò)散、離子注入材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝雜質(zhì)摻雜：擴(kuò)散雜質(zhì)摻雜：擴(kuò)散v替位式擴(kuò)散：雜質(zhì)離子占據(jù)硅原子的位： 、族元素 一般要在很高的溫度(9501280)下進(jìn)行 磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)

12、散系數(shù)，可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層v間隙式擴(kuò)散：雜質(zhì)離子位于晶格間隙： Na、K、Fe、Cu、Au 等元素 擴(kuò)散系數(shù)要比替位式擴(kuò)散大67個(gè)數(shù)量級(jí)材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝替位式擴(kuò)散替位式擴(kuò)散 低擴(kuò)散率低擴(kuò)散率 雜質(zhì)離子占據(jù)硅原子的位置（Ar、P）雜質(zhì)摻雜：擴(kuò)散雜質(zhì)摻雜：擴(kuò)散間隙式擴(kuò)散間隙式擴(kuò)散 高擴(kuò)散率高擴(kuò)散率 雜質(zhì)離子位于晶格間隙（Au、Cu、Ni）材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝雜質(zhì)摻雜：擴(kuò)散雜質(zhì)摻雜：擴(kuò)散橫向擴(kuò)散橫向

13、擴(kuò)散 當(dāng)原子擴(kuò)散進(jìn)入硅片，向各個(gè)方向運(yùn)動(dòng)，雜質(zhì)沿硅片表面方向遷移，會(huì)導(dǎo)致溝道長(zhǎng)度減小，影響器件的集成度和性能。材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝離子注入離子注入v離子注入：將具有很高能量的雜質(zhì)離子射入半導(dǎo)體襯底中的摻雜技術(shù)，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定 摻雜的均勻性好 溫度低：小于600 可以精確控制雜質(zhì)分布 可以注入各種各樣的元素 橫向擴(kuò)展比擴(kuò)散要小得多。 可以對(duì)化合物半導(dǎo)體進(jìn)行摻雜材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集

14、成電路生產(chǎn)工藝集成電路生產(chǎn)工藝材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝：退火集成電路生產(chǎn)工藝：退火v退火：也叫熱處理，集成電路工藝中所有的在氮?dú)獾炔换顫姎夥罩羞M(jìn)行的熱處理過(guò)程都可以稱為退火 激活雜質(zhì)：使不在晶格位置上的離子運(yùn)動(dòng)到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用 消除損傷v退火方式： 爐退火 快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等)材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝：制膜集成電路生產(chǎn)工藝：制

15、膜氧化工藝氧化工藝氧化膜的生長(zhǎng)方法，硅片放在1000C左右的氧氣氣氛中生長(zhǎng)氧化層。選擇選擇SiO2的原因的原因l 理想的電絕緣材料：eg大于8eVl 化學(xué)性質(zhì)非常穩(wěn)定l 室溫下只與氫氟酸發(fā)生化學(xué)反映l 能很好的附著在大多數(shù)材料上l 可生長(zhǎng)或淀積在硅圓片上氧化膜的用途氧化膜的用途l 光刻掩蔽（擴(kuò)散掩蔽層，離子注入阻擋層）l MOS管的絕緣 柵材料l 電路隔離或絕緣介質(zhì)，多層金屬間介質(zhì)l 電容介質(zhì)材料l 器件表面保護(hù)或鈍化膜濕氧氧化：濕氧氧化：氧化速率高但結(jié)構(gòu)略粗糙，制備厚二氧化硅薄膜干氧氧化：干氧氧化：結(jié)構(gòu)致密但氧化速率極低材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽

16、設(shè)計(jì)大賽集成電路生產(chǎn)工藝：制膜集成電路生產(chǎn)工藝：制膜SiO2的制備方法v熱氧化法 干氧氧化 水蒸汽氧化 濕氧氧化 干氧濕氧干氧(簡(jiǎn)稱干濕干)氧化法 氫氧合成氧化v化學(xué)氣相淀積法v熱分解淀積法v濺射法材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝：制膜集成電路生產(chǎn)工藝：制膜化學(xué)汽相淀積(CVD)v化學(xué)汽相淀積(Chemical Vapor Deposition)：通過(guò)氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積一層薄膜材料的過(guò)程vCVD技術(shù)特點(diǎn)： 具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺(tái)階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡(jiǎn)單等一系列優(yōu)點(diǎn) CVD方

17、法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝：制膜集成電路生產(chǎn)工藝：制膜常用的CVD技術(shù)有：(1) 常壓化學(xué)氣相淀積（APCVD）；(2) 低壓化學(xué)氣相淀積（LPCVD）；(3) 等離子增強(qiáng)化學(xué)氣相淀積（PECVD）較為常見的CVD薄膜包括有： 二氧化硅（通常直接稱為氧化層） 氮化硅 多晶硅 難熔金屬與這類金屬之其硅化物 材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝：制膜集成電路

18、生產(chǎn)工藝：制膜物理氣相淀積（物理氣相淀積（PVD） PVD主要是一種物理制程而非化學(xué)制程。此技術(shù)一般使用主要是一種物理制程而非化學(xué)制程。此技術(shù)一般使用氬等鈍氣體，在高真空中將氬離子加速以撞擊濺鍍靶材后，氬等鈍氣體，在高真空中將氬離子加速以撞擊濺鍍靶材后，可將靶材原子一個(gè)個(gè)濺擊出來(lái)，并使被濺擊出來(lái)的材質(zhì)（通可將靶材原子一個(gè)個(gè)濺擊出來(lái)，并使被濺擊出來(lái)的材質(zhì)（通常為鋁、鈦或其合金）如雪片般沉積在晶圓表面。常為鋁、鈦或其合金）如雪片般沉積在晶圓表面。PVD以以真空、濺射、離子化或離子束等方法使純金屬揮發(fā)，與碳化真空、濺射、離子化或離子束等方法使純金屬揮發(fā)，與碳化氫、氮?dú)獾葰怏w作用，加熱至氫、氮?dú)獾葰怏w

19、作用，加熱至400600（約（約13小時(shí)）小時(shí)）後，蒸鍍碳化物、氮化物、氧化物及硼化物等後，蒸鍍碳化物、氮化物、氧化物及硼化物等110m厚之厚之微細(xì)粒狀薄膜。微細(xì)粒狀薄膜。PVD可分為三種技術(shù)：可分為三種技術(shù)： (1)蒸鍍（蒸鍍（Evaporation）；）； (2)分子束外延成長(zhǎng)（分子束外延成長(zhǎng)（Molecular Beam Epitaxy MBE）；）； (3)濺鍍（濺鍍（Sputter）材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝：制膜集成電路生產(chǎn)工藝：制膜物理氣相淀積（物理氣相淀積（PVD）技術(shù)有兩種基本工藝：蒸鍍法和濺鍍法。前技術(shù)有

20、兩種基本工藝：蒸鍍法和濺鍍法。前者是通過(guò)把被蒸鍍物質(zhì)者是通過(guò)把被蒸鍍物質(zhì)(如鋁如鋁)加熱，利用被蒸鍍物加熱，利用被蒸鍍物質(zhì)在高溫下質(zhì)在高溫下(接近物質(zhì)的熔點(diǎn)接近物質(zhì)的熔點(diǎn))的飽和蒸氣壓，來(lái)進(jìn)的飽和蒸氣壓，來(lái)進(jìn)行薄膜沉積；后者是利用等離子體中的離子，對(duì)被行薄膜沉積；后者是利用等離子體中的離子，對(duì)被濺鍍物質(zhì)電極進(jìn)行轟擊，使氣相等離子體內(nèi)具有被濺鍍物質(zhì)電極進(jìn)行轟擊，使氣相等離子體內(nèi)具有被濺鍍物質(zhì)的粒子，這些粒子沉積到硅表面形成薄膜。濺鍍物質(zhì)的粒子，這些粒子沉積到硅表面形成薄膜。在集成電路中應(yīng)用的許多金屬或合金材料都可通過(guò)在集成電路中應(yīng)用的許多金屬或合金材料都可通過(guò)蒸鍍或?yàn)R鍍的方法制造。蒸鍍或?yàn)R鍍的方

21、法制造。 淀積鋁也稱為金屬化工淀積鋁也稱為金屬化工藝，它是在真空設(shè)備中進(jìn)行的。在硅片的表面形成藝，它是在真空設(shè)備中進(jìn)行的。在硅片的表面形成一層鋁膜一層鋁膜。材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝：制膜集成電路生產(chǎn)工藝：制膜材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝：制膜集成電路生產(chǎn)工藝：制膜濺射鍍膜材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝涂（正）光刻膠涂（正）光刻膠選擇曝光選擇曝光熱氧化熱氧化SiO2 下面以下面

22、以N型硅上擴(kuò)散硼制做二極管型硅上擴(kuò)散硼制做二極管為例，說(shuō)明平面工藝的工藝流程。為例，說(shuō)明平面工藝的工藝流程。材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝去膠去膠摻雜摻雜顯影（第顯影（第1次圖形轉(zhuǎn)移）次圖形轉(zhuǎn)移）刻蝕（第刻蝕（第2次圖形轉(zhuǎn)移）次圖形轉(zhuǎn)移）材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝蒸發(fā)鍍蒸發(fā)鍍Al 膜膜光刻光刻Al 電極電極CVD 淀積淀積SiO2 膜膜光刻引線孔光刻引線孔材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)

23、計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝:測(cè)試與封裝測(cè)試與封裝 一旦所有制造與測(cè)試完成，芯片被從硅片上分離出電性能良好的器件，進(jìn)行封裝。為芯片提供一種保護(hù)以便它能粘貼到其他裝配板上。 芯片測(cè)試芯片測(cè)試 裝配和封裝裝配和封裝 由于日益復(fù)雜的IC電路、材料和工藝的迅速引入，100%的正確率在先進(jìn)硅片制造中幾乎是不可能出現(xiàn)的。 測(cè)試對(duì)于檢驗(yàn)芯片的功能性來(lái)說(shuō)是一項(xiàng)非常重要的工作。測(cè)試必須能分辨好的芯片和有缺陷的芯片，合格的芯片將繼續(xù)下面的工藝， 有缺陷的芯片通過(guò)修正或報(bào)廢。材料科學(xué)與工程學(xué)院材料科學(xué)與工程學(xué)院ppt設(shè)計(jì)大賽設(shè)計(jì)大賽ppt設(shè)計(jì)大賽設(shè)計(jì)大賽集成電路生產(chǎn)工藝集成電路生產(chǎn)工藝:測(cè)試與封裝測(cè)試與封裝 硅片測(cè)試硅片測(cè)試硅片測(cè)試是為了檢驗(yàn)規(guī)格的一致性而在硅