實(shí)踐篇——ISE設(shè)計(jì)流程部分(FPGA設(shè)計(jì)者的5個(gè)重要基本功)

1、北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程 -一個(gè)數(shù)字系統(tǒng)的設(shè)計(jì)原理外部外部50MHz時(shí)鐘時(shí)鐘分頻器生成電路分頻器生成電路 1Hz時(shí)鐘時(shí)鐘3位的計(jì)數(shù)器位的計(jì)數(shù)器送給三個(gè)燈顯示計(jì)數(shù)的值送給三個(gè)燈顯示計(jì)數(shù)的值北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-設(shè)計(jì)內(nèi)容設(shè)計(jì)內(nèi)容 使用ISE13.1完成一個(gè)數(shù)字系統(tǒng)的設(shè)計(jì)，其內(nèi)容包括：l工程的建立；l三位計(jì)數(shù)器的設(shè)計(jì)；l設(shè)計(jì)綜合和查看綜合結(jié)果；l三位計(jì)數(shù)器設(shè)計(jì)仿真；l分頻器的設(shè)計(jì)；l用戶約束的添加和設(shè)計(jì)實(shí)現(xiàn)；l布局布線結(jié)果的查看；l設(shè)計(jì)下載到

2、FPGA芯片lPROM文件的生成和下載到PROM中北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程 -啟動(dòng)ISE13.1軟件點(diǎn)擊此處點(diǎn)擊此處方法方法1：在開始菜單下找到：在開始菜單下找到ISE的啟動(dòng)圖標(biāo)的啟動(dòng)圖標(biāo)方法方法2：在桌面上找到：在桌面上找到ISE圖標(biāo)，點(diǎn)擊該圖標(biāo)啟動(dòng)圖標(biāo)，點(diǎn)擊該圖標(biāo)啟動(dòng)ISE13.1軟件軟件北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-新建工程點(diǎn)擊點(diǎn)擊New Project北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE

3、設(shè)計(jì)流程設(shè)計(jì)流程-新建工程輸入工程名字：輸入工程名字：counter工程所在的目錄工程所在的目錄點(diǎn)擊點(diǎn)擊“Next”按紐按紐北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-新建工程產(chǎn)品范圍產(chǎn)品范圍(product category)芯片的系列芯片的系列(Family)(Family)具體的芯片型號(hào)具體的芯片型號(hào)(Device)封裝類型（封裝類型（Package）速度信息（速度信息（speed）綜合工具（綜合工具（Synthesis Tool)仿真工具（仿真工具（Simulator）喜歡的語言（喜歡的語言（VHDL/Verilog）點(diǎn)擊點(diǎn)擊

4、“Next”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新工程點(diǎn)擊點(diǎn)擊“Finish”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新工程工程名工程名器件名字器件名字生成了空的工程框架生成了空的工程框架北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件選中器件名字，點(diǎn)擊鼠標(biāo)右鍵選中New Source北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的

5、語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件塊存儲(chǔ)器映像文件塊存儲(chǔ)器映像文件在線邏輯分析儀在線邏輯分析儀Chipscope定義和連接文件定義和連接文件實(shí)現(xiàn)約束文件實(shí)現(xiàn)約束文件IP生成向?qū)上驅(qū)Т鎯?chǔ)器文件存儲(chǔ)器文件原理圖文件原理圖文件用戶文檔文件用戶文檔文件Verilog模塊模板文件模塊模板文件Verilog測試平臺(tái)模板文件測試平臺(tái)模板文件VHDL模塊模板文件模塊模板文件VHDL庫模板文件庫模板文件VHDL包模板文件包模板文件VHDL測試平臺(tái)模板文件測試平臺(tái)模板文件片上系統(tǒng)設(shè)計(jì)向?qū)舷到y(tǒng)設(shè)計(jì)向?qū)П本┲薪虄x裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流

6、程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件選擇VHDL Module輸入”top”作為VHDL模塊的名字點(diǎn)擊點(diǎn)擊“Next”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件點(diǎn)擊點(diǎn)擊“Next”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件點(diǎn)擊點(diǎn)擊“Next”按鈕按鈕設(shè)計(jì)總結(jié)設(shè)計(jì)總結(jié)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件生成的生成的top.vhd文件文件

7、添加代碼到添加代碼到top.vhd文件中文件中北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件此處添加兩條庫調(diào)用語句此處添加兩條庫調(diào)用語句北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件此處添加端口聲明語句此處添加端口聲明語句北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-創(chuàng)建一個(gè)新的設(shè)計(jì)文件此處添加一行內(nèi)部信號(hào)量聲明語句3位8進(jìn)制計(jì)數(shù)器模塊添加信號(hào)連接下一步對(duì)該模塊進(jìn)行綜合北京中教儀裝備

8、技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)文件進(jìn)行綜合 行為級(jí)綜合可以自動(dòng)將系統(tǒng)直接從行為級(jí)描述綜合為寄存器傳輸級(jí)描述。 行為級(jí)綜合的輸入為系統(tǒng)的行為級(jí)描述，輸出為寄存器傳輸級(jí)描述的數(shù)據(jù)通路。 行為級(jí)綜合工具可以讓設(shè)計(jì)者從更加接近系統(tǒng)概念模型的角度來設(shè)計(jì)系統(tǒng)。同時(shí)，行為級(jí)綜合工具能讓設(shè)計(jì)者對(duì)于最終設(shè)計(jì)電路的面積、性能、功耗以及可測性進(jìn)行很方便地優(yōu)化。 行為級(jí)綜合所需要完成的任務(wù)從廣義上來說可以分為分配、調(diào)度以及綁定。北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)文件進(jìn)行綜合

9、 在ISE的主界面的處理子窗口的synthesis的工具可以完成下面的任務(wù)： 查看查看RTL原理圖（原理圖（View RTL schematic） 查看技術(shù)原理圖（查看技術(shù)原理圖（View Technology Schematic） 檢查語法（檢查語法（Check Syntax） 產(chǎn)生綜合后仿真模型（產(chǎn)生綜合后仿真模型（Generate Post-Synthesis Simulation Model）。選中該選項(xiàng)并將其展開選中該選項(xiàng)并將其展開北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)文件進(jìn)行綜合選中top.vhd文件鼠標(biāo)雙擊

10、該項(xiàng)控制臺(tái)界面中給出綜合過程的信息北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)文件進(jìn)行綜合 綜合工具在對(duì)設(shè)計(jì)的綜合過程中，主要執(zhí)行以下三個(gè)步驟：語法檢查過程，檢查設(shè)計(jì)文件語法是否有錯(cuò)誤；編譯過程，翻譯和優(yōu)化HDL代碼，將其轉(zhuǎn)換為綜合工具可以識(shí)別的元件序列；映射過程，將這些可識(shí)別的元件序列轉(zhuǎn)換為可識(shí)別的目標(biāo)技術(shù)的基本元件；北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-查看綜合后的結(jié)果 通過查看綜合后的結(jié)通過查看綜合后的結(jié)果果 ，你就會(huì)清楚地理解到底，你就會(huì)清楚地理解到底什

11、么是綜合？綜合的本質(zhì)特什么是綜合？綜合的本質(zhì)特征。征。選中top.vhd文件選中選中View Technology Schematic選項(xiàng)，并雙擊該選項(xiàng)選項(xiàng)，并雙擊該選項(xiàng)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-查看綜合后的結(jié)果打開頂層模塊的原理圖點(diǎn)擊點(diǎn)擊“OK”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-查看綜合后的結(jié)果頂層模塊圖，端口頂層模塊圖，端口鼠標(biāo)雙擊該區(qū)域，打開底層設(shè)計(jì)。北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的IS

12、E設(shè)計(jì)流程設(shè)計(jì)流程-查看綜合后的結(jié)果LUT查找表查找表D觸發(fā)器觸發(fā)器輸入緩沖區(qū)輸出緩沖區(qū)時(shí)鐘緩沖區(qū)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-揭開LUT的秘密 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1雙擊打開LUT2雙擊打開LUT3終于明白了FPGA的LUT是怎么實(shí)現(xiàn)邏輯功能的北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真選中Simulation選項(xiàng)選中top.vhd，點(diǎn)擊鼠標(biāo)右鍵選中New Source

13、北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真選擇VHDL Module輸入”test”作為VHDL測試模塊的名字點(diǎn)擊點(diǎn)擊“Next”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真點(diǎn)擊點(diǎn)擊“Next”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真點(diǎn)擊點(diǎn)擊“Finish”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言

14、的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真剛才的設(shè)計(jì)文件生成的測試平臺(tái)test.vhd模板文件北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真刪除此段代碼刪除此段代碼北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真添加此段代碼添加此段代碼用于生成用于生成rst測測試信號(hào)試信號(hào)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真添加此段代碼添加此段代碼用于生成用于生

15、成clk測測試信號(hào)試信號(hào)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真展開ISim Simulator雙擊Simulate Behavioral Model北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真點(diǎn)擊“按鈕”，直到出現(xiàn)窗口波形仿真波形窗口北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)進(jìn)行行為仿真可以在控制臺(tái)窗口，輸入命令控制仿真的運(yùn)行輸入run 1ms, 控制仿真運(yùn)行時(shí)

16、間到1ms 關(guān)閉整個(gè)仿真窗口,繼續(xù)下面的設(shè)計(jì), 為了將來在硬件上看到燈的變化所反映的計(jì)數(shù)器的工作狀態(tài),需要在top.vhd設(shè)計(jì)文件,添加分頻時(shí)鐘部分代碼,北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)繼續(xù)添加代碼選中Implementation選中top.vhd, 并點(diǎn)擊打開該文件,準(zhǔn)備添加代碼北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)繼續(xù)添加代碼添加內(nèi)部信號(hào)量聲明部分添加分頻計(jì)數(shù)器代碼部分添加分頻時(shí)鐘映射部分北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公

17、司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-對(duì)該設(shè)計(jì)繼續(xù)添加代碼將原來的clk改成 div_clk北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-添加實(shí)現(xiàn)約束文件選中Implementation選項(xiàng)選中top.vhd，點(diǎn)擊鼠標(biāo)右鍵選中New Source北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-添加實(shí)現(xiàn)約束文件選擇實(shí)現(xiàn)約束文件輸入”top”作為實(shí)現(xiàn)約束文件的名字點(diǎn)擊點(diǎn)擊“Next”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的

18、ISE設(shè)計(jì)流程設(shè)計(jì)流程-添加實(shí)現(xiàn)約束文件點(diǎn)擊點(diǎn)擊“Finish”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-添加實(shí)現(xiàn)約束文件實(shí)現(xiàn)約束文件top.ucf已經(jīng)添加到設(shè)計(jì)中選擇top.vhd選擇User Constraints,并展開該選項(xiàng)雙擊I/O Pin Planing(PlanAhead)-Post-Synthesis北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-添加實(shí)現(xiàn)約束文件點(diǎn)擊點(diǎn)擊“Close”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于V

19、HDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-添加實(shí)現(xiàn)約束文件北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-添加實(shí)現(xiàn)約束文件輸入對(duì)應(yīng)的FPGA的引腳選擇對(duì)應(yīng)引腳的電平LVCMOS33保存引腳約束,并退出該界面北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-實(shí)現(xiàn)設(shè)計(jì)選擇top.vhd選擇Implement Design, 并用鼠標(biāo)雙擊該選項(xiàng)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-實(shí)現(xiàn)設(shè)計(jì)選擇Implement Design,

20、 并展開第一步: 轉(zhuǎn)換“Translate”翻譯的主要作用是將綜合輸出的邏翻譯的主要作用是將綜合輸出的邏輯網(wǎng)表翻譯為輯網(wǎng)表翻譯為XilinxXilinx特定器件的底特定器件的底層結(jié)構(gòu)和硬件原語。層結(jié)構(gòu)和硬件原語。第二步: 映射“Map”映射的主要作用是將設(shè)計(jì)映射到具體型號(hào)的器件上。第三步: 布局和布線”Place & Route”布局布線的主要作用是調(diào)用Xilinx布局布線器，根據(jù)用戶約束和物理約束，對(duì)設(shè)計(jì)模塊進(jìn)行實(shí)際的布局，并根據(jù)設(shè)計(jì)連接，對(duì)布局后的模塊進(jìn)行布線，產(chǎn)生PLD配置文件。 選擇top.vhd北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的I

21、SE設(shè)計(jì)流程設(shè)計(jì)流程-查看布局布線后結(jié)果選擇Place & Route, 并展開選擇View/Edit Routed Design(FPGAEditor)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-查看布局布線后結(jié)果FPGA硅片布局硅片布局選擇放大按鈕,查看硅片細(xì)節(jié)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-查看布局布線后結(jié)果CLBSlice連線雙擊,展開Slice北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-

22、查看布局布線后結(jié)果關(guān)閉關(guān)閉FPGA Editor界面界面北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-下載設(shè)計(jì)到FPGA芯片準(zhǔn)備工作準(zhǔn)備工作: :將將HEPHEP的的USB-JTAGUSB-JTAG電纜分別和計(jì)算機(jī)電纜分別和計(jì)算機(jī)USBUSB接口及接口及EXCD-1EXCD-1目標(biāo)目標(biāo)板上的板上的JTAG7JTAG7針插口連接針插口連接; ;計(jì)算機(jī)自動(dòng)安裝計(jì)算機(jī)自動(dòng)安裝JTAGJTAG驅(qū)動(dòng)程序驅(qū)動(dòng)程序; ;給給EXCD-1EXCD-1目標(biāo)板上電目標(biāo)板上電; ;北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言

23、的ISE設(shè)計(jì)流程設(shè)計(jì)流程-下載設(shè)計(jì)到FPGA芯片選擇top.vhd選擇Configure Target Device,并展開選擇Manage Configuration Project(iMPACT),并雙擊.北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-下載設(shè)計(jì)到FPGA芯片選擇Boundary Scan,(邊界掃描)鼠標(biāo)右擊該區(qū)域,出現(xiàn)選擇Initialize Chain(初始化鏈)北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-下載設(shè)計(jì)到FPGA芯片Xcf04s-Xilinx

24、的串行Flash芯片xc3s500e-Xilinx的FPGA芯片兩個(gè)芯片連接在JTAG鏈路上點(diǎn)擊點(diǎn)擊“Yes”按鈕按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-下載設(shè)計(jì)到FPGA芯片先不燒寫設(shè)計(jì)到PROM芯片中,所以選擇”Cancel”按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-下載設(shè)計(jì)到FPGA芯片找到設(shè)計(jì)工程所在的目錄找到要下載的比特流文件top.bit點(diǎn)擊打開按鈕點(diǎn)擊打開按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)

25、流程設(shè)計(jì)流程-下載設(shè)計(jì)到FPGA芯片Spartan-3E支持商用的并行Flash, 此處不需要使用它,所以選擇“No”按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-下載設(shè)計(jì)到FPGA芯片下載屬性設(shè)置下載屬性設(shè)置,此處選擇默認(rèn)設(shè)置此處選擇默認(rèn)設(shè)置,然后點(diǎn)擊然后點(diǎn)擊“OK”按紐按紐北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-下載設(shè)計(jì)到FPGA芯片xc3s500e,已經(jīng)分配了下載文件top.bit鼠標(biāo)右健點(diǎn)擊芯片圖標(biāo),出現(xiàn)下面的菜單點(diǎn)擊“Program”選項(xiàng)，開始對(duì)FPGA進(jìn)行編

26、程北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-下載設(shè)計(jì)到FPGA芯片點(diǎn)擊“OK”按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-下載設(shè)計(jì)到FPGA芯片出現(xiàn)編程進(jìn)度條編程完成后，出現(xiàn)下面界面北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-生成PROM文件并下載到PROM點(diǎn)擊Create PROM File北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-生成PROM文件

27、并下載到PROM選擇Xilinx Flash/PROM選項(xiàng)點(diǎn)擊該按鈕，進(jìn)入下一步北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-生成PROM文件并下載到PROM下拉框中選擇xcf04s北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-生成PROM文件并下載到PROM選擇Add Storage DeviceXCF04S被添加點(diǎn)擊該按鈕，進(jìn)入下一步北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-生成PROM文件并下載到PROM點(diǎn)擊點(diǎn)擊“瀏覽瀏覽”按鈕，按鈕，定位要轉(zhuǎn)換的比特流定位要轉(zhuǎn)換的比特流北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-生成PROM文件并下載到PROM定位到設(shè)計(jì)工程所在的目錄定位到設(shè)計(jì)工程所在的目錄輸入名字“counter_burn”點(diǎn)擊“OK”按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-生成PROM文件并下載到PROM點(diǎn)擊“OK”按鈕北京中教儀裝備技術(shù)有限公司北京中教儀裝備技術(shù)有限公司基于基于VHDL語言的語言的ISE設(shè)計(jì)流程設(shè)計(jì)流程-生成PROM文件并下載到PRO