數(shù)字電路課程設(shè)計(jì)2015

1、貴州大學(xué)大數(shù)據(jù)與信息工程學(xué)院學(xué)院貴州大學(xué)大數(shù)據(jù)與信息工程學(xué)院學(xué)院電子科學(xué)系電子科學(xué)系馬光喜馬光喜在學(xué)完數(shù)字電路課程后，為了鞏固同學(xué)們所學(xué)的基礎(chǔ)知識(shí)和基礎(chǔ)知識(shí)的應(yīng)用，提高獨(dú)立思考問題；分析問題和解決今后工作中的實(shí)際問題的能力，為了把同學(xué)們培養(yǎng)成為既有理論知識(shí)又有實(shí)際動(dòng)手能力的良好素質(zhì)人才，特針對(duì)數(shù)字電路課程，開設(shè)數(shù)字電路設(shè)計(jì)的實(shí)訓(xùn)課，其目的是通過設(shè)計(jì)、制作、幫助同學(xué)們掌握簡(jiǎn)單數(shù)字系統(tǒng)的設(shè)計(jì)和制作方法，讓同學(xué)們學(xué)會(huì)查閱有關(guān)資料，使他們將學(xué)過的知識(shí)融會(huì)貫通。教學(xué)目標(biāo)（一）課程性質(zhì)課程設(shè)計(jì)。（二）課程目的數(shù)字電路課程設(shè)計(jì)是數(shù)字電子技術(shù)課程的實(shí)踐性教學(xué)環(huán)節(jié)，是對(duì)學(xué)生學(xué)習(xí)數(shù)字電子技術(shù)的綜合性訓(xùn)練，這種訓(xùn)練

2、是通過學(xué)生獨(dú)立進(jìn)行某一課題的設(shè)計(jì)、安裝和調(diào)試來完成的，訓(xùn)練學(xué)生綜合運(yùn)用學(xué)過的數(shù)字電路的基本知識(shí)，獨(dú)立設(shè)計(jì)比較復(fù)雜的數(shù)字電路的能力。 通過數(shù)字電路課程設(shè)計(jì)要求學(xué)生：1、綜合運(yùn)用電子技術(shù)課程中所學(xué)到的理論知識(shí)，獨(dú)立完成一個(gè)設(shè)計(jì)課題。2、通過查閱手冊(cè)和文獻(xiàn)資料，培養(yǎng)學(xué)生獨(dú)立分析和解決實(shí)際問題的能力。3、了解常用電子器件的類型和特性，并掌握合理選用的原則。4、學(xué)會(huì)電子電路的安裝與調(diào)試技能，掌握電子電路的測(cè)試方法。5、掌握常用電子儀器的使用方法。6、學(xué)會(huì)撰寫課程設(shè)計(jì)總結(jié)報(bào)告。7、培養(yǎng)學(xué)生嚴(yán)肅認(rèn)真的工作作風(fēng)和嚴(yán)謹(jǐn)?shù)目茖W(xué)態(tài)度。二、教學(xué)內(nèi)容基本要求及學(xué)時(shí)分配1、課程設(shè)計(jì)題目算術(shù)運(yùn)算單元ALU的設(shè)計(jì)，軟件仿真一

3、人一組，硬件搭建二人一組。2、設(shè)計(jì)內(nèi)容 拿到題目后首先進(jìn)行電路分析設(shè)計(jì)，在滿足設(shè)計(jì)要求后，再進(jìn)行硬件電路搭建（在面包板上實(shí)現(xiàn)），實(shí)驗(yàn)結(jié)果不滿足要求，則修改設(shè)計(jì)，直到滿足要求為止。3、設(shè)計(jì)要求 (1)按題目要求的邏輯功能進(jìn)行設(shè)計(jì)，電路各個(gè)組成部分須有設(shè)計(jì)說明； (2) 使用Multisim來做出仿真電路； (3) 經(jīng)過老師檢查后，領(lǐng)器件在面包板上搭建出硬件電路，調(diào)處正確的結(jié)果； (4) 寫設(shè)計(jì)報(bào)告書，總結(jié)這次課程設(shè)計(jì)的體會(huì)。 三、主要教學(xué)環(huán)節(jié) （一）設(shè)計(jì)安排 1. 課程設(shè)計(jì)時(shí)間為二周共32學(xué)時(shí)，2學(xué)分； 2、教學(xué)安排 講授設(shè)計(jì)需要的硬件、設(shè)計(jì)的要求、布置設(shè)計(jì)題目；學(xué)生進(jìn)行設(shè)計(jì)； 學(xué)生搭建硬件電路

4、、調(diào)試 教師檢查學(xué)生設(shè)計(jì)和搭建調(diào)試后硬件，合格后學(xué)生寫課程設(shè)計(jì)報(bào)告。（二）指導(dǎo)與答疑 每天都有教師現(xiàn)場(chǎng)答疑，學(xué)生有疑難問題可找教師答疑。學(xué)時(shí)應(yīng)充分發(fā)揮主觀能動(dòng)性，不應(yīng)過分依賴教師。 （三）設(shè)計(jì)的考評(píng) 設(shè)計(jì)全部完成后，須經(jīng)教師驗(yàn)收。驗(yàn)收時(shí)學(xué)生要講述自己設(shè)計(jì)電路的原理、演示軟、硬件實(shí)驗(yàn)結(jié)果。 教師根據(jù)學(xué)生設(shè)計(jì)的軟硬件全過程的表現(xiàn)和驗(yàn)收情況給出成績(jī)。 四、課程設(shè)計(jì)報(bào)告的內(nèi)容和要求 （一）課程設(shè)計(jì)報(bào)告的內(nèi)容 按附錄中給出 的報(bào)告模板進(jìn)行編寫，用A4紙打印，左側(cè)裝訂。 （二）課程設(shè)計(jì)報(bào)告編寫的基本要求 （1）按設(shè)計(jì)指導(dǎo)書中要求的格式書寫，所有的內(nèi)容一律打??； （2）報(bào)告內(nèi)容包括設(shè)計(jì)過程、分析、硬件設(shè)計(jì)結(jié)

5、果及分析；（設(shè)計(jì)結(jié)果及分析和感受要求手寫） （3）要有整體電路原理圖、各模塊原理圖； 五、考核內(nèi)容與成績(jī)?cè)u(píng)定五、考核內(nèi)容與成績(jī)?cè)u(píng)定 1考核內(nèi)容： 設(shè)計(jì)能力 實(shí)驗(yàn)結(jié)果 安裝調(diào)試情況 總結(jié)報(bào)告情況 出勤和設(shè)計(jì)及調(diào)試過程的學(xué)習(xí)態(tài)度，工作作風(fēng)和科學(xué)態(tài)度 2成績(jī)?cè)u(píng)定： （1）設(shè)計(jì)的正確性和合理性 20分 （2）硬件搭建 20分 （3）實(shí)際操作，調(diào)試、效果 40分 （4）總結(jié)報(bào)告 20分六、算術(shù)運(yùn)算單元ALU的設(shè)計(jì)課程設(shè)計(jì)的步驟：一、確立制作思路二、查閱有關(guān)資料繪制設(shè)計(jì)初稿三、根據(jù)初稿再查閱有關(guān)資料，反復(fù)修改設(shè)計(jì)稿以取得正確的理論知識(shí)的支撐，并繪出各部分的電路圖 四、按所設(shè)計(jì)的電路去選擇、測(cè)試好元器件、并

6、裝配電路（面包板） 。 五、調(diào)試。六 、若組裝時(shí)出現(xiàn)的故障，需要依據(jù)所學(xué)知識(shí)獨(dú)立思考、找出問題的根源，并排除產(chǎn)品的故障七、準(zhǔn)備設(shè)計(jì)報(bào)告七、設(shè)計(jì)要求1、設(shè)計(jì)4位ALU，可實(shí)現(xiàn)8種算邏運(yùn)算。要求：（1）進(jìn)行兩個(gè)四位二進(jìn)制數(shù)的運(yùn)算。（2）算術(shù)運(yùn)算：A+B,A-B,A+1,A-1（3）邏輯運(yùn)算：A and B,A or B,A not, A xor B2、采用總線方式（4位），實(shí)現(xiàn)輸入A3A0、B3-B0，采用4只開關(guān)分2次輸入A和B數(shù)據(jù)。3、 8種算邏運(yùn)算通過3位功能選擇開關(guān)選擇某一種功能。（例如：000-加，001減，.) 4、要求輸入A和B后，各設(shè)置一個(gè)數(shù)碼管顯示鎖存后的A數(shù)和B數(shù)（搭硬件時(shí)不用

7、） 5、要求輸入A和B后，各設(shè)置四只發(fā)光管顯示鎖存后的A數(shù)和B數(shù)（搭硬件時(shí)要用，例如：輸入9-顯示:亮滅滅亮） 6、運(yùn)算結(jié)果用一個(gè)數(shù)碼管顯示（顯示0F)和四只發(fā)光管顯示（軟硬件都必須有） 7、用2只發(fā)光管顯示進(jìn)借位和顯示溢出。 例如：0101（5）+0100（4），顯示1001（9），進(jìn)借位發(fā)光管滅，溢出發(fā)光管亮 9、ALU工作按節(jié)拍步驟進(jìn)行。 例如：第一拍-輸入A3A0(打開A鎖存) 第二拍-輸入 B3B0 (打開B鎖存) 第三拍-運(yùn)算并輸出顯示(打開A、B三態(tài)門，鎖存器輸出A、B送ALU) 第四拍-復(fù)位(關(guān)閉A、B鎖存器輸出) 要求設(shè)計(jì)一個(gè)節(jié)拍發(fā)生器，用一個(gè)按鈕開關(guān)，每按一次發(fā)出一個(gè)節(jié)拍。

8、八、原理框圖顯示模塊ALUA輸入鎖存功能選擇B輸入鎖存D3D0節(jié)拍發(fā)生器+5VA緩沖三態(tài)門緩沖三態(tài)門B緩沖三態(tài)門緩沖三態(tài)門4開關(guān)開關(guān)輸入輸入A、B數(shù)數(shù)3開關(guān)設(shè)置開關(guān)設(shè)置8功能功能九、繪制總體電路圖根據(jù)4位ALU要求設(shè)計(jì)或選定各單元電路按原理的順序組合起來，組成總電路圖，在繪制電路時(shí)應(yīng)注意以下幾點(diǎn)：（1）各單元電路的電源、公共地線連接在一起，各電路的電源電壓值應(yīng)按要求接入相應(yīng)的接線端。（2）各單元的輸入，輸出信號(hào)應(yīng)按要求首尾相接，且應(yīng)符合匹配關(guān)系。（3）需要控制的信號(hào)端，應(yīng)對(duì)應(yīng)開頭元件（含開關(guān)電路）（4）集成電路或其他元件多余的功能端不用時(shí)，可不畫出來以保持電路總圖的簡(jiǎn)捷和清晰。（5）不得采用大

9、規(guī)模集成電路，電路要求選用單元電路芯片（5）裝配完后，按電路原理測(cè)試各點(diǎn)的工作電壓，以判斷其工作是否正常。十、電路的裝配及調(diào)試（1）同學(xué)們需按電路的原理圖，繪制出接線圖。（2）清總元器件個(gè)數(shù)。（3）用“萬用表”測(cè)試元器件質(zhì)量的好壞。（4）把元器件按接線圖搭建在面包電路板上十一十一 簡(jiǎn)單的輸入簡(jiǎn)單的輸入/輸出接口芯片輸出接口芯片在外設(shè)接口電路中，對(duì)傳輸過程中的信息進(jìn)行放大、在外設(shè)接口電路中，對(duì)傳輸過程中的信息進(jìn)行放大、隔離以及鎖存的就是緩沖器、數(shù)據(jù)收發(fā)器和鎖存器。隔離以及鎖存的就是緩沖器、數(shù)據(jù)收發(fā)器和鎖存器。1、僅含三態(tài)緩沖器的并行接口電路：由單向或雙向三、僅含三態(tài)緩沖器的并行接口電路：由單向或

10、雙向三態(tài)門組成，可用做總線緩沖器態(tài)門組成，可用做總線緩沖器/驅(qū)動(dòng)器。主要有：驅(qū)動(dòng)器。主要有：intel8216/8226（4位）、位）、SN74/54系列系列 240/241/244/245.2、僅含數(shù)據(jù)鎖存器的并行接口電路：由觸發(fā)器組成的、僅含數(shù)據(jù)鎖存器的并行接口電路：由觸發(fā)器組成的數(shù)據(jù)鎖存器。主要有數(shù)據(jù)鎖存器。主要有SN74/54系列系列377/378/379/273/176/276等。等。3、兼?zhèn)鋽?shù)據(jù)鎖存器和三態(tài)緩沖器的并行接口電路：常、兼?zhèn)鋽?shù)據(jù)鎖存器和三態(tài)緩沖器的并行接口電路：常見的有：見的有：intel8212、 SN74/54系列系列 240/241/244/245/3734、74

11、系列器件系列器件74 ；標(biāo)準(zhǔn)型；標(biāo)準(zhǔn)型TTL74L ；低功耗型；低功耗型TTL74S ；肖特基型；肖特基型TTL74LS ；低功耗肖特基型；低功耗肖特基型TTL74ALS ；高性能型；高性能型TTL74F ；高速型；高速型TTL5、鎖存器、鎖存器74LS373： 是是8D鎖存器，具有三態(tài)驅(qū)動(dòng)輸出，由鎖存器，具有三態(tài)驅(qū)動(dòng)輸出，由8個(gè)個(gè)D門組成，門組成，8個(gè)輸入端個(gè)輸入端1D8D、8個(gè)輸出端個(gè)輸出端1Q8Q，2個(gè)控制端個(gè)控制端 G和和OE。74LS373的鎖存的鎖存器功能見下表。器功能見下表。OE74LS373鎖存器邏輯電路和引腳圖表 74LS373的真值表H為高電平，為高電平，L為低電平，為低電

12、平，Q0為原狀態(tài)，為原狀態(tài)，Z為高阻抗，為高阻抗，為任為任意值。意值。74LS373鎖存器主要用于鎖存地址信息、數(shù)據(jù)信息以及鎖存器主要用于鎖存地址信息、數(shù)據(jù)信息以及DMA頁(yè)面地址信息等。頁(yè)面地址信息等。常用的鎖存器還有常用的鎖存器還有74LS273，573，Intel 8282和和8283等等使能G輸出允許OE輸入輸出QHLLLHLHHLLQ0HZ9、緩沖器74LS244三態(tài)輸出的八緩沖器和線驅(qū)動(dòng)器；8個(gè)輸入端，分為二路1A11A4，2A12A4；8個(gè)輸出端，分為二路1Y11Y4，2Y12Y4；分別由2個(gè)門控信號(hào) 和 控制； 和 為低，芯片工作，Y = A；74LS244緩沖后，輸入信號(hào)被驅(qū)動(dòng)

13、，輸出信號(hào)的驅(qū)動(dòng)能力加大了；常用的緩沖器還有74LS240和74LS241等。G1G2G1G274LS244緩沖器邏輯電路和引腳圖緩沖器邏輯電路和引腳圖10、數(shù)據(jù)收發(fā)器、數(shù)據(jù)收發(fā)器74LS245三態(tài)輸出的三態(tài)輸出的8總線收發(fā)器；總線收發(fā)器；16個(gè)雙向傳送的數(shù)據(jù)端，個(gè)雙向傳送的數(shù)據(jù)端，A1A8，B1B8；兩個(gè)控制端兩個(gè)控制端使能端使能端 和方向控制端和方向控制端DIR；芯片的功能見表。芯片的功能見表。表表 74LS245的真值表的真值表通常用于數(shù)據(jù)的雙向傳送、緩沖和驅(qū)動(dòng)。通常用于數(shù)據(jù)的雙向傳送、緩沖和驅(qū)動(dòng)。常用的數(shù)據(jù)收發(fā)器還有常用的數(shù)據(jù)收發(fā)器還有74LS243、Intel 8286、Intel

14、8287等等使能方向控制DIR傳送方向LLBALHABH隔開GGG74LS245八總線收發(fā)器邏輯電路和引腳圖 74181 算術(shù)邏輯單元/函數(shù)發(fā)生器 74283 4位二進(jìn)制全加器 74151 8選1數(shù)據(jù)選擇器 74136 四異或門每一條金屬片插入一個(gè)塑料槽，每一條金屬片插入一個(gè)塑料槽，在同一個(gè)槽的插孔相通，不同槽在同一個(gè)槽的插孔相通，不同槽的插孔不通。的插孔不通。插槽和插孔每一條金屬片插入一個(gè)塑料槽，每一條金屬片插入一個(gè)塑料槽，在同一個(gè)槽的插孔相通，不同在同一個(gè)槽的插孔相通，不同槽的插孔不通。槽的插孔不通。三組五孔相通一組五孔相通不同槽的插孔相通不通五孔一組銅片十五孔一組銅片集成塊插法導(dǎo)線剝頭的

15、長(zhǎng)度比面包板厚度略短，轉(zhuǎn)彎處留1mm絕緣層，絕緣層太長(zhǎng)會(huì)因?yàn)榻^緣層插入導(dǎo)電孔而不導(dǎo)通。銅線太短也會(huì)因接觸不良而不導(dǎo)通。銅線太長(zhǎng)容易引起短路銅線必須插入金屬孔中，特別在金屬孔位置靠邊時(shí)，容易插到邊上空白處，引起接觸不良，用萬用表也難以測(cè)量。由于集成塊引腳間與距離與插孔位置有偏差，必須預(yù)先調(diào)由于集成塊引腳間與距離與插孔位置有偏差，必須預(yù)先調(diào)整好位置，小心插入金屬孔中，不然會(huì)引起接觸不良，而整好位置，小心插入金屬孔中，不然會(huì)引起接觸不良，而且會(huì)使銅片位置偏移，插導(dǎo)線時(shí)容易插偏。且會(huì)使銅片位置偏移，插導(dǎo)線時(shí)容易插偏。此原因引起的此原因引起的故障占總故障的故障占總故障的60%以上。以上。兩個(gè)三組五孔和中

16、間四組五孔相通接通，整行連通。常用來接電源和接地左邊整列連通，右邊整列接通。常用來外接電源和地導(dǎo)線量好長(zhǎng)度后，剝好線頭、根據(jù)走線位置折好后插入面包板。走線方向?yàn)椤皺M平、豎直”整塊板上的元器件的布局要合理，使走線距離短、接線方便、整潔美觀。一根導(dǎo)線可以直通的地方盡量只用一根線，用多根導(dǎo)線轉(zhuǎn)接費(fèi)事又容易出錯(cuò)。多個(gè)孔接同一個(gè)地方時(shí)，可以串接，以減少走線距離。在接線以前要把導(dǎo)線拉直，不然會(huì)板面不整潔。整根導(dǎo)線在圓角硬物上摩擦?xí)薄?在數(shù)字系統(tǒng)中，減法、乘法和除法的核心都是加法，因此加法器是計(jì)算機(jī)的基本運(yùn)算單元，在邏輯電路中經(jīng)常使用。 半加器和全加器是算術(shù)運(yùn)算電路中的基本單元，它們是完成1位二進(jìn)制數(shù)相

17、加的一種組合邏輯電路。十四、常用的組合邏輯電路設(shè)計(jì)十四、常用的組合邏輯電路設(shè)計(jì) 不考慮低位進(jìn)位的加法器稱半加器。 設(shè)A為被加數(shù)，B為加數(shù)。本位和為S，本位進(jìn)位為C，根據(jù)半加器的概念得出半加器的真值表如表所示。 由真值表可得出本位和S，本位進(jìn)位C的表達(dá)式：表表半加器真值表半加器真值表ABSC0011010101100001 如圖（a）所示，（b）圖為半加器的符號(hào)。 圖圖 半加器半加器 半加器只是解決了兩個(gè)一位二進(jìn)制數(shù)相加，沒有考慮來自低位的進(jìn)位。如果要多位二進(jìn)制數(shù)相加，必須同時(shí)考慮來自低位的進(jìn)位，這種加法器稱全加器。 全加器真值表如表所示，表中Ai為被加數(shù)；Bi為加數(shù)；本位和Si；進(jìn)位Ci，低位

18、進(jìn)位Ci-1。 根據(jù)全加器的概念得出全加器真值表如下頁(yè)表所示。 1iCiAiBiSiC0 01 10 01 10 01 10 01 10 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 11 10 01 10 00 01 10 00 00 01 10 01 11 11 1Ci-1AiBiSiCi 根據(jù)表達(dá)式畫出全加器邏輯圖如圖（a）所示，圖（b）是全加器的符號(hào)。(a)邏輯圖邏輯圖 (b)符號(hào)符號(hào)圖圖 全加器電路全加器電路 用全加器可以實(shí)現(xiàn)多位二進(jìn)制加法運(yùn)算，實(shí)現(xiàn)四位二進(jìn)制加法運(yùn)算的邏輯圖如圖所示。圖中低位進(jìn)位輸出作為高位進(jìn)位輸入，進(jìn)位信號(hào)是

19、后級(jí)向前級(jí)一級(jí)一級(jí)傳輸?shù)摹?圖圖 四位二進(jìn)加法器邏輯圖四位二進(jìn)加法器邏輯圖 集成四位二進(jìn)制加法器74283采用了超前進(jìn)位方式。74283邏輯符號(hào)及引腳圖如圖所示。圖圖 4位二進(jìn)制加法器位二進(jìn)制加法器 74283的邏輯符號(hào)、引腳圖的邏輯符號(hào)、引腳圖 (1)七段發(fā)光二極管(LED)數(shù)碼管 LED數(shù)碼管是目前最常用的數(shù)字顯示器，圖(a)、(b)為共陰管和共陽(yáng)管的電路，(c)為兩種不同出線形式的引出腳功能圖。 一個(gè)LED數(shù)碼管可用來顯示一位09十進(jìn)制數(shù)和一個(gè)小數(shù)點(diǎn)。小型數(shù)碼管（0.5寸和0.36寸）每段發(fā)光二極管的正向壓降，隨顯示光（通常為紅、綠、黃、橙色）的顏色不同略有差別，通常約為22.5V，每個(gè)

20、發(fā)光二極管的點(diǎn)亮電流在510mA。 (a) 共陰連接（“1”電平驅(qū)動(dòng)）(b) 共陽(yáng)連接（共陽(yáng)連接（“0”電平驅(qū)動(dòng)電平驅(qū)動(dòng)） 圖 LED數(shù)碼管 此類譯碼器型號(hào)有74LS47（共陽(yáng)），74LS48（共陰），CC4511（共陰）等。以CC4511 BCD為例，圖為CC4511引腳排列圖。圖圖 CC4511引腳排列引腳排列 其中： A、B、C、D 8421 BCD碼輸入端。 a、b、c、d、e、f、g 譯碼輸出端，輸出“1”有效，用來驅(qū)動(dòng)共陰極LED數(shù)碼管。 LT 測(cè)試輸入端，“0”時(shí)，譯碼輸出全為“1”。BI 消隱輸入端，“0”時(shí)，譯碼輸出全為“0”。 LE 鎖定端，LE“1”時(shí)譯碼器處于鎖定（保持

21、）狀態(tài)，譯碼輸出保持在LE0時(shí)的數(shù)值，LE0為正常譯碼。 表為CC4511功能表。CC4511內(nèi)接有上拉電阻，故只需在輸出端與數(shù)碼管各段之間串入限流電阻即可工作。譯碼器還有拒偽碼功能，當(dāng)輸入碼超過1001時(shí)，輸出全為“0”，數(shù)碼管熄滅。 在實(shí)際應(yīng)用中，將十進(jìn)制數(shù)的BCD碼接至譯碼器的相應(yīng)輸入端A、B、C、D即可顯示09的數(shù)字。四位數(shù)碼管可接受四組BCD碼輸入。CC4511與LED數(shù)碼管的連接如圖所示。圖圖 CC4511驅(qū)動(dòng)一位驅(qū)動(dòng)一位LED數(shù)碼管數(shù)碼管 (三三)補(bǔ)碼加、減運(yùn)算規(guī)則補(bǔ)碼加、減運(yùn)算規(guī)則在計(jì)算機(jī)中可進(jìn)行兩種運(yùn)算：算術(shù)運(yùn)算和邏輯運(yùn)算。算術(shù)運(yùn)算時(shí)，參與運(yùn)算的二進(jìn)制數(shù)碼表示的是數(shù)值大小。常

22、見的算術(shù)運(yùn)算有加、減、乘、除、乘方、開方等。一般計(jì)算機(jī)中都提供了加、減、乘、除指令，其他更復(fù)雜的算術(shù)運(yùn)算要利用算術(shù)變換成基本的四則運(yùn)算來實(shí)現(xiàn)。從硬件實(shí)現(xiàn)的角度看，各種算術(shù)運(yùn)算的基礎(chǔ)是加、減運(yùn)算。對(duì)于補(bǔ)碼機(jī)，加法運(yùn)算又是基礎(chǔ)的基礎(chǔ)。補(bǔ)碼的加減法運(yùn)算規(guī)則：XY補(bǔ)= X補(bǔ)+Y補(bǔ)其中，X、Y為正、負(fù)數(shù)均可。該式說明，無論加法還是減法運(yùn)算，都可由補(bǔ)碼的加運(yùn)算實(shí)現(xiàn)，運(yùn)算結(jié)果（和或差）也以補(bǔ)碼表示。若運(yùn)算結(jié)果不產(chǎn)生溢出，且最高位（符號(hào)位）為0，則表示結(jié)果為正數(shù)，最高位為1，則結(jié)果為負(fù)數(shù)。 根據(jù)上節(jié)所述，對(duì)于減法運(yùn)算,因?yàn)閄-Y補(bǔ)=X+（-Y）補(bǔ)=X補(bǔ)+-Y補(bǔ)，所以計(jì)算時(shí)，可以先求出-Y的補(bǔ)碼，然后再進(jìn)行加法運(yùn)算，這樣在用邏輯電路實(shí)現(xiàn)減法運(yùn)算時(shí)，可以只考慮用加法電路，而不必設(shè)置減法電路。實(shí)現(xiàn)補(bǔ)碼加減運(yùn)算電路如圖所示。在圖中，被加數(shù)（或被減數(shù)）X和加數(shù)（或減數(shù)）Y分別存放在A寄存器和B寄存器中。當(dāng)執(zhí)行加法運(yùn)算時(shí)，執(zhí)行X補(bǔ)+Y補(bǔ)，將X補(bǔ)和Y補(bǔ)從A寄存器和B寄存器送到加法器的兩個(gè)輸入端。當(dāng)執(zhí)行減法運(yùn)算時(shí)，執(zhí)行Y補(bǔ)的各位取反（即01,10）,然后在最低位加1，即可得-Y補(bǔ)。假設(shè)Y=0011，則-Y的真值應(yīng)等于-0011。根據(jù)上述方法，先取Y數(shù)中的各位的反值，得1100，然后在最低位加1，即1100+0001=1101。該值正好是-Y的補(bǔ)碼。 在邏輯電路中。ALU由多