單元2 集成邏輯門電路PPT課件

1、單元 2 集成邏輯門電路內(nèi)容內(nèi)容：1. .邏輯門電路基本知識邏輯門電路基本知識 2. .集成門電路功能測試集成門電路功能測試 3. .集成邏輯門電路的實踐應(yīng)用集成邏輯門電路的實踐應(yīng)用重點：重點：邏輯門電路的邏輯功能和外特性邏輯門電路的邏輯功能和外特性 集成路的功能測試與應(yīng)用集成路的功能測試與應(yīng)用難點：難點：集成邏輯門電路的應(yīng)用集成邏輯門電路的應(yīng)用單元單元2 集成邏輯門電路集成邏輯門電路單元 2 集成邏輯門電路 集成電路是將若干個晶體管、二極管和電阻集集成電路是將若干個晶體管、二極管和電阻集成并封裝在一起的器件。與分立電路相比，集成電成并封裝在一起的器件。與分立電路相比，集成電路使數(shù)字電路的體積

2、大大縮小，功耗降低，工作速路使數(shù)字電路的體積大大縮小，功耗降低，工作速度和可靠性得到提高。度和可靠性得到提高。2.1 常用集成邏輯門電路的功能測試常用集成邏輯門電路的功能測試2.1.1 數(shù)字集成電路的封裝及引腳數(shù)字集成電路的封裝及引腳單元 2 集成邏輯門電路單元 2 集成邏輯門電路 DIP封裝的集成電路引腳編號方法：芯片的一端封裝的集成電路引腳編號方法：芯片的一端有半月形缺口有半月形缺口( (有些是一個小圓點，凹口或一個斜切有些是一個小圓點，凹口或一個斜切角角) )用來指示引腳編號的起始位置；起始標志朝左，用來指示引腳編號的起始位置；起始標志朝左，緊鄰這個起始引腳標志的左下方引腳為第緊鄰這個起

3、始引腳標志的左下方引腳為第1 1腳，其它腳，其它引 腳 按 逆 時 針 方 式 順 序 排 列 。引 腳 按 逆 時 針 方 式 順 序 排 列 。單元 2 集成邏輯門電路2.1.2 數(shù)字集成電路的連線及邏輯圖數(shù)字集成電路的連線及邏輯圖單元 2 集成邏輯門電路在連線時應(yīng)注意以下幾點在連線時應(yīng)注意以下幾點：1. .要使集成電路正常工作，必須要給集成電路提供合適要使集成電路正常工作，必須要給集成電路提供合適的電源。對于的電源。對于74LS系列的集成電路，要在電源端系列的集成電路，要在電源端( (Vcc) )和地和地( (GND) )之間加之間加5V直流電源；而直流電源；而CMOS器件在器件在VDD

4、端與端與V VSSSS端之間加端之間加315V直流電源。直流電源。2. .集成電路插入集成電路插入IC插座后，插座后，輸入端接邏輯電平開關(guān)，輸入端接邏輯電平開關(guān)，輸出端接邏輯電平顯示，若輸出端接邏輯電平顯示，若IC中有多個相同門時，先中有多個相同門時，先測試其中任意一個門電路的邏輯關(guān)系，接線方法如圖測試其中任意一個門電路的邏輯關(guān)系，接線方法如圖2.4所示。由于所示。由于CMOS門電路的內(nèi)部結(jié)構(gòu)不同，門電路的內(nèi)部結(jié)構(gòu)不同，單元 2 集成邏輯門電路2.1.3 常用門電路的邏輯功能及測試常用門電路的邏輯功能及測試一、與門電路一、與門電路 74LS08為四為四2輸入與門電路，圖輸入與門電路，圖( (a

5、) )表示了四個與門的輸入、輸出對應(yīng)關(guān)系。表示了四個與門的輸入、輸出對應(yīng)關(guān)系。其中其中14腳接腳接+5V電源，電源，7腳腳接地接地。測試其邏。測試其邏輯功能的接線方法如圖所示。將測試結(jié)果輯功能的接線方法如圖所示。將測試結(jié)果記錄在表中，判斷是否滿足記錄在表中，判斷是否滿足Y = AB的邏輯的邏輯功能。功能。真值表真值表單元 2 集成邏輯門電路單元 2 集成邏輯門電路二、或門電路二、或門電路單元 2 集成邏輯門電路74LS32是四是四2輸入或門電輸入或門電路，圖路，圖(a)為其引腳排列圖。測為其引腳排列圖。測試其邏輯功能的接線方法如圖試其邏輯功能的接線方法如圖(b)所示。所示。將測試結(jié)果記錄在表將

6、測試結(jié)果記錄在表中，判斷是否滿足中，判斷是否滿足Y=A+B的邏的邏輯功能。輯功能。真值表真值表單元 2 集成邏輯門電路三、非門電路三、非門電路單元 2 集成邏輯門電路74LS04是六反相器，引腳排是六反相器，引腳排列如圖列如圖(a)所示，測試其邏輯功能的所示，測試其邏輯功能的接線方法如圖接線方法如圖(b)所示。所示。將測試結(jié)果將測試結(jié)果記錄在表中，判斷是否滿足的其邏記錄在表中，判斷是否滿足的其邏輯功能輯功能。真值表真值表單元 2 集成邏輯門電路四、與非門電路四、與非門電路單元 2 集成邏輯門電路 74LS00是四是四2輸入與非門電輸入與非門電路，如圖路，如圖(a)所示為其引腳排列所示為其引腳排

7、列圖，測試其邏輯功能的接線方圖，測試其邏輯功能的接線方法如圖法如圖(b)所示。所示。將測試結(jié)果記將測試結(jié)果記錄在表中，判斷是否滿足的其錄在表中，判斷是否滿足的其邏輯功能。邏輯功能。真值表真值表單元 2 集成邏輯門電路 74LS20是雙是雙4輸入與非門電輸入與非門電路，引腳排列如圖路，引腳排列如圖(a)所示，測所示，測試其邏輯功能的接線方法如圖試其邏輯功能的接線方法如圖(b)所示。將測試結(jié)果記錄在表中，所示。將測試結(jié)果記錄在表中，判斷是否滿足其邏輯功能。判斷是否滿足其邏輯功能。單元 2 集成邏輯門電路單元 2 集成邏輯門電路單元 2 集成邏輯門電路五、或非門電路五、或非門電路單元 2 集成邏輯門

8、電路 74LS02是四是四2輸入或非輸入或非門電路，其引腳排列如圖門電路，其引腳排列如圖(a)，測試其邏輯功能的接，測試其邏輯功能的接線方法如圖線方法如圖(b)所示。所示。將測將測試結(jié)果記錄在表中，判斷是試結(jié)果記錄在表中，判斷是否滿足其邏輯功能。否滿足其邏輯功能。真值表真值表單元 2 集成邏輯門電路六、異或門電路六、異或門電路單元 2 集成邏輯門電路 74LS86是四是四2輸入異或門輸入異或門電路，引腳排列如圖電路，引腳排列如圖(a)所示，所示，測試其邏輯功能的接線方法如測試其邏輯功能的接線方法如圖圖(b)所示。所示。將測試結(jié)果記錄在將測試結(jié)果記錄在表中，判斷是否滿足的其邏輯表中，判斷是否滿足

9、的其邏輯功能。功能。真值表真值表單元 2 集成邏輯門電路七七、與或非門電路、與或非門電路單元 2 集成邏輯門電路 74LS51是雙是雙2路路2-2輸入輸入與或非門電路，引腳排列如與或非門電路，引腳排列如圖圖(a)所示，測試其邏輯功能所示，測試其邏輯功能的接線方法如圖的接線方法如圖(b)所示。將所示。將測試結(jié)果記錄在表中，判斷測試結(jié)果記錄在表中，判斷是否滿足其邏輯功能。是否滿足其邏輯功能。單元 2 集成邏輯門電路 CMOS與非門與與非門與TTL與與非門雖然內(nèi)部結(jié)構(gòu)不同，但非門雖然內(nèi)部結(jié)構(gòu)不同，但其邏輯功能完全一致。圖其邏輯功能完全一致。圖(a)給出了給出了CD4011引腳排列圖。引腳排列圖。請按

10、照圖請按照圖(b)接線，測試其邏接線，測試其邏輯功能，并填入表中。輯功能，并填入表中。真值表真值表九、九、CMOSCMOS與非門與非門單元 2 集成邏輯門電路單元 2 集成邏輯門電路1. .歸納歸納異或門、與或非門分別在什么輸入情況下輸出異或門、與或非門分別在什么輸入情況下輸出低電平？什么情況下輸出高電平？低電平？什么情況下輸出高電平？2. .如果如果要用要用74LS51實現(xiàn)與非、或非邏輯功能，應(yīng)如何實現(xiàn)與非、或非邏輯功能，應(yīng)如何搭接電路？畫出原理圖。搭接電路？畫出原理圖。3. .多多輸入門電路的一個輸入端接連續(xù)脈沖時：輸入門電路的一個輸入端接連續(xù)脈沖時：其余的輸入端是什么邏輯狀態(tài)時，允許脈沖

11、通過？其余的輸入端是什么邏輯狀態(tài)時，允許脈沖通過？脈沖通過時，輸入和輸出波形有何脈沖通過時，輸入和輸出波形有何差別？差別？如果僅僅想用一個控制端控制輸入信號的通斷，其如果僅僅想用一個控制端控制輸入信號的通斷，其余端口如何處理？余端口如何處理？十、問題與討論十、問題與討論單元 2 集成邏輯門電路1.1.集電極集電極開路與非門開路與非門(OC門門) )和和CMOS漏極開路與非漏極開路與非門門(OD門門) TTL集電極開路與非門也集電極開路與非門也叫叫OC門。圖為其邏輯符號。門。圖為其邏輯符號。OC門工作時需要輸出端門工作時需要輸出端Z Z和電和電源源VCC之間外接一個上拉負載之間外接一個上拉負載電

12、阻電阻R。其邏輯表達式為其邏輯表達式為：ABCZ 十一、其它功能的十一、其它功能的 邏輯門電路簡介邏輯門電路簡介單元 2 集成邏輯門電路 OC門的應(yīng)用：門的應(yīng)用：實現(xiàn)線與實現(xiàn)線與。線與就是將幾個門的。線與就是將幾個門的輸出端直接相連，實現(xiàn)與的功能。所以，集電極開輸出端直接相連，實現(xiàn)與的功能。所以，集電極開路與非門很容易實現(xiàn)線與，因而擴展了路與非門很容易實現(xiàn)線與，因而擴展了TTL與非門與非門的功能。兩個的功能。兩個OC與非門輸出端相連后經(jīng)電阻與非門輸出端相連后經(jīng)電阻R接電接電源源VCC的電路。兩個的電路。兩個OC門線與時其邏輯功能為門線與時其邏輯功能為：CDABCDABZ可見，當(dāng)兩個可見，當(dāng)兩個

13、OCOC門輸出都為高電門輸出都為高電平平1 1時，輸出時，輸出Z Z才才為高電平為高電平1 1，否，否則輸出則輸出Z Z為低電為低電平平0 0。單元 2 集成邏輯門電路 用作驅(qū)動電路用作驅(qū)動電路。直接驅(qū)動。直接驅(qū)動LED、繼電器、脈沖變、繼電器、脈沖變壓器等。壓器等。在輸入都為高電平在輸入都為高電平時，輸出才為低電時，輸出才為低電平，平，LED亮；亮；OC門輸出高電平時，門輸出高電平時，LED暗。暗。說明說明：CMOS集成門電路也有類似集成門電路也有類似TTL的的OC門門(稱為稱為OD門，漏極開路門，漏極開路)門，其作用與門，其作用與TTL的的OC門、三態(tài)門、三態(tài)門相同。門相同。單元 2 集成

14、邏輯門電路2. .三態(tài)三態(tài)輸出門輸出門( (TSL門門) )所謂三態(tài)門，就是具有高電平、所謂三態(tài)門，就是具有高電平、低電平和高阻抗三種輸出狀態(tài)的門電路。低電平和高阻抗三種輸出狀態(tài)的門電路。 當(dāng)當(dāng)EN=1時，使與非門能正常工作，即輸出，故時，使與非門能正常工作，即輸出，故EN端又稱使能端；當(dāng)端又稱使能端；當(dāng)EN=0時，輸出端呈現(xiàn)高阻抗，時，輸出端呈現(xiàn)高阻抗，這時稱這時稱EN高電平有效高電平有效三三態(tài)門的主要用途是實現(xiàn)用同態(tài)門的主要用途是實現(xiàn)用同一根導(dǎo)線輪流傳送一根導(dǎo)線輪流傳送n個不同的數(shù)據(jù)或控制信號，如圖個不同的數(shù)據(jù)或控制信號，如圖所示。所示。 同樣，用三態(tài)輸出門可構(gòu)成雙向總線，它可同樣，用三態(tài)

15、輸出門可構(gòu)成雙向總線，它可通過通過EN的不同取值控制數(shù)據(jù)的雙向傳輸。的不同取值控制數(shù)據(jù)的雙向傳輸。 單元 2 集成邏輯門電路單元 2 集成邏輯門電路3. .CMOS傳輸門傳輸門 圖所示是圖所示是CMOS傳輸門的邏輯符號。其中傳輸門的邏輯符號。其中C和和C為互補控制端，其低電平為為互補控制端，其低電平為0V，高電平為，高電平為VDD，輸入電壓輸入電壓ui在在0VDD范圍內(nèi)變化。范圍內(nèi)變化。由于由于MOSMOS管的結(jié)構(gòu)是對稱的，因此傳輸門具有雙向管的結(jié)構(gòu)是對稱的，因此傳輸門具有雙向性，也稱雙向開關(guān)，即性，也稱雙向開關(guān)，即CMOSCMOS傳輸門的輸出端和輸入傳輸門的輸出端和輸入端也可互換使用端也可互

16、換使用。 單元 2 集成邏輯門電路例例2.1： 正確連接正確連接4011CMOS集成芯片的外部線路，實現(xiàn)集成芯片的外部線路，實現(xiàn)圖圖(a)所示電路。所示電路。 實現(xiàn)電路如圖實現(xiàn)電路如圖(b)所示。所示。2.1.4 集成門電路的應(yīng)用集成門電路的應(yīng)用一、集成門電路的應(yīng)用一、集成門電路的應(yīng)用單元 2 集成邏輯門電路單元 2 集成邏輯門電路例例2.2 利用一個利用一個TTL集成電路集成電路74LS00( (4輸入與非門輸入與非門) )來來構(gòu)造含有與非門、與門和反相器的電路，如圖構(gòu)造含有與非門、與門和反相器的電路，如圖(a)所所示。并寫出邏輯表達式。示。并寫出邏輯表達式。 使用集成芯片使用集成芯片74L

17、S00實現(xiàn)。邏輯電路連接實現(xiàn)。邏輯電路連接74LS00的的IC外部引腳，如圖外部引腳，如圖(b)所示。所示。單元 2 集成邏輯門電路BCAF 單元 2 集成邏輯門電路1. .二進制運算二進制運算 (1)加法加法：兩個一位二進制數(shù)相加，可能的兩個一位二進制數(shù)相加，可能的4種組種組合如下：合如下：二、算術(shù)運算與電路二、算術(shù)運算與電路其中本位和數(shù)用其中本位和數(shù)用Si表示，向高位的表示，向高位的進位用進位用Ci表示。表示。單元 2 集成邏輯門電路例例2.3 完成下列十進制加法。將十進制數(shù)轉(zhuǎn)換成二進完成下列十進制加法。將十進制數(shù)轉(zhuǎn)換成二進制數(shù)并進行加法運算。對比兩組運算制數(shù)并進行加法運算。對比兩組運算結(jié)

18、果：結(jié)果： (a)4+3；(b)147+75 十進制十進制二進制二進制解：解：單元 2 集成邏輯門電路 (2)減法減法：兩個一位二進制數(shù)減法，可能的兩個一位二進制數(shù)減法，可能的4種組種組合如下所示：合如下所示： 其中本位差數(shù)用其中本位差數(shù)用Ri表示，向高位的借位用表示，向高位的借位用Di表示。表示。例如：從例如：從A1借位借位1單元 2 集成邏輯門電路例例2.4 完成下列十進制減法，并將十進制數(shù)轉(zhuǎn)換為二完成下列十進制減法，并將十進制數(shù)轉(zhuǎn)換為二進制數(shù)再進行減法運算。比較運算結(jié)果：進制數(shù)再進行減法運算。比較運算結(jié)果： (a)27-10；(b)192-3。解：解：單元 2 集成邏輯門電路 例例2.5

19、 完成下完成下列十進制乘法，列十進制乘法，并將并將十十進制數(shù)進制數(shù)轉(zhuǎn)換為轉(zhuǎn)換為二二進制進制數(shù)再進行乘法數(shù)再進行乘法運算。比較答運算。比較答案：案：(a)53;(b) 239(3)乘法乘法：在二進制乘法運算中，除了乘數(shù)僅為在二進制乘法運算中，除了乘數(shù)僅為“1”和和“0”外，二進制乘法與十進制乘法運算規(guī)則相似。外，二進制乘法與十進制乘法運算規(guī)則相似。解：解：單元 2 集成邏輯門電路 (4)除法除法: :二進制除二進制除法與十進制除法的過法與十進制除法的過程一樣。程一樣。例例2.6 完成下列十進制完成下列十進制除法，將十進制數(shù)轉(zhuǎn)除法，將十進制數(shù)轉(zhuǎn)換為二進制數(shù)再進行換為二進制數(shù)再進行除法運算。并比較結(jié)

20、除法運算。并比較結(jié)果：果：(a)93;(b)13515解：解：單元 2 集成邏輯門電路 2. .算術(shù)運算電路算術(shù)運算電路加法器加法器：能實現(xiàn)二進制加法運算的邏輯電路稱為加法器。：能實現(xiàn)二進制加法運算的邏輯電路稱為加法器。(1)半加器半加器: :能對兩個能對兩個1位二進制數(shù)相加而求得和及進位的位二進制數(shù)相加而求得和及進位的邏輯電路稱為半加器。設(shè)兩個加數(shù)分別用邏輯電路稱為半加器。設(shè)兩個加數(shù)分別用Ai、Bi表示，本表示，本位和數(shù)用位和數(shù)用Si表示，向高位的進位用表示，向高位的進位用Ci表示。表示。半加器的邏輯半加器的邏輯表達式為：表達式為：iiiiiiiiiiSABA BABCAB 半加器的真值表半

21、加器的真值表單元 2 集成邏輯門電路半加器的邏輯圖及接線圖半加器的邏輯圖及接線圖：單元 2 集成邏輯門電路(2)全加器全加器 能對兩個能對兩個1位二進制位二進制數(shù)相加并考慮數(shù)相加并考慮低位來的進位低位來的進位，即，即相當(dāng)于相當(dāng)于3個個1位二進制數(shù)相加，求位二進制數(shù)相加，求得得和和及及進位進位的邏輯電路稱為全加的邏輯電路稱為全加器。器。 設(shè)兩個加數(shù)分別用設(shè)兩個加數(shù)分別用Ai、Bi表表 示，低位來的進位用示，低位來的進位用Ci-1表示，表示，本位和數(shù)用本位和數(shù)用Si表示，向高位的進表示，向高位的進位用位用Ci表示，全加器的真值表，表示，全加器的真值表，如如表所表所示。示。全加器的真值表全加器的真值

22、表單元 2 集成邏輯門電路 實現(xiàn)全加器的邏輯圖方法一實現(xiàn)全加器的邏輯圖方法一邏輯表達式為：邏輯表達式為：1111111111iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiSA BCA B CA B CA BCABCCA BCA BCA B CA BC( AB )CA B 單元 2 集成邏輯門電路單元 2 集成邏輯門電路 實現(xiàn)全加器的邏輯圖方法二實現(xiàn)全加器的邏輯圖方法二邏輯表達式為邏輯表達式為111111iiiiiiiiiiiiiiiiiiiiSA B CA BCA BCA B CCA BA CB C 單元 2 集成邏輯門電路 TTL與非門輸出電壓與非門輸出電壓uO與輸入電

23、壓與輸入電壓ui的關(guān)系稱為的關(guān)系稱為電壓傳輸特性。如圖所示為電壓傳輸特性。如圖所示為74LS系列與非門的電壓系列與非門的電壓傳輸特性曲線。分為三個區(qū)域：截止區(qū)、轉(zhuǎn)折區(qū)和飽傳輸特性曲線。分為三個區(qū)域：截止區(qū)、轉(zhuǎn)折區(qū)和飽和區(qū)。和區(qū)。2.1.5 集成邏輯門電路集成邏輯門電路一、電壓傳輸特性一、電壓傳輸特性單元 2 集成邏輯門電路單元 2 集成邏輯門電路1. .電壓傳輸特性參數(shù)測試電壓傳輸特性參數(shù)測試 測量電路如圖所示。將測量數(shù)據(jù)填入自己建立的表測量電路如圖所示。將測量數(shù)據(jù)填入自己建立的表格中，并畫出曲線。格中，并畫出曲線。單元 2 集成邏輯門電路2. .輸入關(guān)門電平輸入關(guān)門電平UOFF及輸出高電平及

24、輸出高電平UOH測量測量 當(dāng)輸出電壓為額定輸出高電平當(dāng)輸出電壓為額定輸出高電平UOH的的90%時，相時，相應(yīng)的輸入電平，稱為輸入關(guān)門電平應(yīng)的輸入電平，稱為輸入關(guān)門電平UOFF。當(dāng)輸入端之。當(dāng)輸入端之中任何一個接低電平時的輸出電平，為輸出高電平中任何一個接低電平時的輸出電平，為輸出高電平UOH。 單元 2 集成邏輯門電路3. .輸入開門電壓輸入開門電壓UON及輸出低電平及輸出低電平UOL 使與非門處于導(dǎo)通狀態(tài)的最低輸入高電平稱為開門使與非門處于導(dǎo)通狀態(tài)的最低輸入高電平稱為開門電平電平UON。當(dāng)輸入端全部為高電平時的輸出端電平，稱。當(dāng)輸入端全部為高電平時的輸出端電平，稱為輸出低電平為輸出低電平UO

25、L。 單元 2 集成邏輯門電路 輸入電壓輸入電壓ui隨輸入端對地外接電阻隨輸入端對地外接電阻Ri變化的曲線，變化的曲線，稱為稱為輸入負載特性輸入負載特性。二、輸入負載特性二、輸入負載特性單元 2 集成邏輯門電路 TTL與非門輸出端外接的負載通常為同類門電路。與非門輸出端外接的負載通常為同類門電路。這類負載主要有兩種形式：一類是灌電流負載，這時，這類負載主要有兩種形式：一類是灌電流負載，這時，外接負載的電流從輸出端流入與非門；另一類是拉電外接負載的電流從輸出端流入與非門；另一類是拉電流負載，這時，負載電流從與非門的輸出端流向外接流負載，這時，負載電流從與非門的輸出端流向外接負載。下面分兩種情況討

26、論。負載。下面分兩種情況討論。三、輸出負載特性三、輸出負載特性單元 2 集成邏輯門電路1. .帶灌電流負載特性帶灌電流負載特性 與非門輸出與非門輸出uO為低電平為低電平UOL時，帶灌電流負載。時，帶灌電流負載。 當(dāng)輸入都為高電平時，與非門的輸出當(dāng)輸入都為高電平時，與非門的輸出uO為低電平為低電平UOL，這時，各個外接負載門的輸入低電平電流，這時，各個外接負載門的輸入低電平電流IiL，由由VCC經(jīng)負載灌入輸出端，形成了輸出低電平電流經(jīng)負載灌入輸出端，形成了輸出低電平電流IOL。當(dāng)外接負載門的個數(shù)增加時，流入輸出端的電流隨之當(dāng)外接負載門的個數(shù)增加時，流入輸出端的電流隨之增大，輸出低電平增大，輸出低

27、電平UOL稍有上升，只要不超過輸出低稍有上升，只要不超過輸出低電平允許的上限值電平允許的上限值UOLmax，與非門的正常邏輯功能就，與非門的正常邏輯功能就不會被破壞。不會被破壞。74LS系列門電路灌電流負載輸出特性如系列門電路灌電流負載輸出特性如圖所示。設(shè)與非門輸出低電平時，允許最大灌電流為圖所示。設(shè)與非門輸出低電平時，允許最大灌電流為IOLmax，每個負載門輸入低電平電流為，每個負載門輸入低電平電流為IiL時，則輸出時，則輸出 單元 2 集成邏輯門電路OLmaxOLiLINI 端外接灌電流負載門的個數(shù)端外接灌電流負載門的個數(shù)NOL為為：單元 2 集成邏輯門電路2. 帶拉電流負載特性帶拉電流負

28、載特性 與非門輸出與非門輸出uO為高電平為高電平UOH時，帶拉電流負載。時，帶拉電流負載。 當(dāng)輸入有低電平時，輸出當(dāng)輸入有低電平時，輸出uO為高電平為高電平UOH。這。這時，與非門輸出高電平電流時，與非門輸出高電平電流IOH 從輸出端流向各個外從輸出端流向各個外接負載門。當(dāng)外接負載門的個數(shù)增多時，被拉出的接負載門。當(dāng)外接負載門的個數(shù)增多時，被拉出的電流增大，與非門的高電平隨之下降，只要不超出電流增大，與非門的高電平隨之下降，只要不超出允許的高電平下限值允許的高電平下限值 UOHmin，與非門的正常邏輯功，與非門的正常邏輯功能就不會被破壞。能就不會被破壞。74LS74LS系列門電路拉電流負載輸出

29、系列門電路拉電流負載輸出特性如圖特性如圖2.22(b)所示。設(shè)與非門輸出高電平允許的所示。設(shè)與非門輸出高電平允許的最大電流為最大電流為IOHmax，每個負載門輸入高電平電流為，每個負載門輸入高電平電流為IiH， 單元 2 集成邏輯門電路OHmaxOHiHINI 則輸出端外接拉電流負載門的個數(shù)則輸出端外接拉電流負載門的個數(shù)NOH為為: :單元 2 集成邏輯門電路3. 扇出系數(shù)扇出系數(shù)N的測試的測試扇出系數(shù)扇出系數(shù)N：當(dāng)電路所接負載為同型號的組件時當(dāng)電路所接負載為同型號的組件時所能帶動的最多個數(shù)。測量電路見圖。逐漸調(diào)節(jié)所能帶動的最多個數(shù)。測量電路見圖。逐漸調(diào)節(jié)RW，使使IL增大至增大至UOL=0.

30、3V時，讀出時，讀出IL值，值，N = IL/IIS = = 。單元 2 集成邏輯門電路 在在TTL與非門中，由于與非門的開關(guān)時間及電路與非門中，由于與非門的開關(guān)時間及電路分布電容的存在，使與非門在信號傳輸過程中總有一分布電容的存在，使與非門在信號傳輸過程中總有一定的延遲時間，如圖所示。定的延遲時間，如圖所示。四、傳輸延遲時間四、傳輸延遲時間 單元 2 集成邏輯門電路 輸出電壓輸出電壓uO的波形滯后于輸入電壓的波形滯后于輸入電壓ui波形的時間波形的時間稱作傳輸延遲時間。從輸入電壓稱作傳輸延遲時間。從輸入電壓ui波形上升沿波形上升沿0.5Uim到到輸出電壓輸出電壓uO下降沿下降沿0.5UOm之間

31、的時間，稱作導(dǎo)通延遲之間的時間，稱作導(dǎo)通延遲時間，用時間，用tpHL表示。從輸入電壓表示。從輸入電壓u ui下降沿下降沿0.5Uim處到輸處到輸出電壓出電壓uO上升沿上升沿0.5UOm之間的時間，稱作截止延遲時之間的時間，稱作截止延遲時間，用間，用tpLH表示。平均延遲時間表示。平均延遲時間tpd為為tpHL和和tpLH的平均的平均值。值。2PLHPHLPdttt 典型典型TTL與非門的與非門的tpd10ns，產(chǎn)品規(guī)定，產(chǎn)品規(guī)定tpd50ns。單元 2 集成邏輯門電路 CD4001平均傳輸時間平均傳輸時間t tpdpd的測量的測量：單元 2 集成邏輯門電路 按圖所示電路接線。圖中按圖所示電路接

32、線。圖中VDD= +5V，CP接連續(xù)接連續(xù)脈沖。用雙蹤示波器觀察并記錄脈沖。用雙蹤示波器觀察并記錄UO-Ui波形，測出波形，測出CD4001芯片的芯片的tpd值。值。 若將圖的若將圖的CD4001芯片改為芯片改為CD4011芯片，測出芯片，測出CD4011芯片的芯片的tpd。并和。并和TTL門電路的門電路的tpd比較，從中比較，從中你得到什么結(jié)論？你得到什么結(jié)論？單元 2 集成邏輯門電路 數(shù)字電路的另外一項需要考慮的工作特性是功率數(shù)字電路的另外一項需要考慮的工作特性是功率損耗。損耗。IC的功率損耗等于芯片電源端的功率損耗等于芯片電源端( (Vcc到地到地) )提供提供的總功率。電源的總功率。電

33、源Vcc端輸入的電流稱為供電電流端輸入的電流稱為供電電流Icc。供電電流給定的兩個值為：供電電流給定的兩個值為：ICCH和和ICCL，用于表示輸，用于表示輸出高電平和低電平時的供電電流，由于輸出總在高電出高電平和低電平時的供電電流，由于輸出總在高電平和低電平之間切換，假設(shè)占空比為平和低電平之間切換，假設(shè)占空比為50%( (高電平和高電平和低電平各占一半低電平各占一半) )，可以使用，可以使用Icc的平均值來確定功率的平均值來確定功率損耗：損耗：PD = = VccIcc( (平均值平均值) )。74LS系列的典型值系列的典型值2mW。五、功率損耗五、功率損耗單元 2 集成邏輯門電路 三態(tài)輸出緩

34、沖器三態(tài)輸出緩沖器74LS126的邏輯符號圖的邏輯符號圖，功能測功能測試及接線圖。試及接線圖。六、六、TTLTTL、TSLTSL門的功能測試門的功能測試單元 2 集成邏輯門電路單元 2 集成邏輯門電路 圖中圖中C端為緩沖器的控制端。端為緩沖器的控制端。 令令C=1，A分別取分別取0V，3.6V，用直流電壓表測出，用直流電壓表測出相應(yīng)的相應(yīng)的F值。值。 再令再令C=0，A分別取分別取0V，3.6V，測出，測出F端相應(yīng)的端相應(yīng)的值。將測試的結(jié)果填入表中。值。將測試的結(jié)果填入表中。 表表2.7 74LS126功能測試功能測試單元 2 集成邏輯門電路 為了提高電路工作的可靠性，除了要求電路本身為了提高

35、電路工作的可靠性，除了要求電路本身具有一定的噪聲容限外，還要采取必要的抑制干擾的具有一定的噪聲容限外，還要采取必要的抑制干擾的措施。如電源要加濾波電路，退耦電路；布線合理，措施。如電源要加濾波電路，退耦電路；布線合理，注意設(shè)備具有良好的地線；防止傳輸線的串?dāng)_，注意注意設(shè)備具有良好的地線；防止傳輸線的串?dāng)_，注意傳輸線的阻抗匹配，傳輸線加屏蔽等。通常在印刷電傳輸線的阻抗匹配，傳輸線加屏蔽等。通常在印刷電路板的電源輸入端接入路板的電源輸入端接入10100F的電容進行濾波，的電容進行濾波，在印刷電路板上，每隔在印刷電路板上，每隔68個門加接一個個門加接一個0.01- 0.1F的電容對高頻進行濾波。的電

36、容對高頻進行濾波。2.2 數(shù)字集成電路使用注意事項數(shù)字集成電路使用注意事項一、電源電壓及電源抗干擾一、電源電壓及電源抗干擾單元 2 集成邏輯門電路 具有推拉輸出結(jié)構(gòu)的具有推拉輸出結(jié)構(gòu)的TTL門電路的輸出端不允許門電路的輸出端不允許直接并聯(lián)使用。輸出端不允許直接接電源直接并聯(lián)使用。輸出端不允許直接接電源VCC或直接或直接接地。使用時，輸出電流應(yīng)小于產(chǎn)品手冊上規(guī)定的最接地。使用時，輸出電流應(yīng)小于產(chǎn)品手冊上規(guī)定的最大值。三態(tài)輸出門的輸出端可并聯(lián)使用，但在同一時大值。三態(tài)輸出門的輸出端可并聯(lián)使用，但在同一時刻只能有一個門工作，其它門輸出處于高阻狀態(tài)。集刻只能有一個門工作，其它門輸出處于高阻狀態(tài)。集電極

37、開路門輸出端可并聯(lián)使用，但公共輸出端和電極開路門輸出端可并聯(lián)使用，但公共輸出端和VCC之間應(yīng)接負載電阻之間應(yīng)接負載電阻RL。輸出端所接負載，不能超過規(guī)。輸出端所接負載，不能超過規(guī)定的扇出系數(shù)。定的扇出系數(shù)。 CMOS電路輸出端不允許直接與電電路輸出端不允許直接與電源源VDD或與地或與地(VSS)相連。相連。二、輸出端的連接二、輸出端的連接單元 2 集成邏輯門電路 TTL集成門電路使用時，對于閑置輸入端集成門電路使用時，對于閑置輸入端( (不不用用的輸入端的輸入端) )一般不得懸空，主要是防止干擾信號從懸一般不得懸空，主要是防止干擾信號從懸空輸入端引入電路，使電路工作不可靠。對于閑置輸空輸入端引

38、入電路，使電路工作不可靠。對于閑置輸入端的處理以不改變電路邏輯狀態(tài)及工作穩(wěn)定為入端的處理以不改變電路邏輯狀態(tài)及工作穩(wěn)定為原則。原則。 三、閑置輸入端的處理三、閑置輸入端的處理 單元 2 集成邏輯門電路并聯(lián)使用并聯(lián)使用剪斷或懸空剪斷或懸空直接接地直接接地注注： CMOS電路的閑置輸入端絕對不允許懸空電路的閑置輸入端絕對不允許懸空單元 2 集成邏輯門電路(1)連接要盡量短，最好用絞股線。連接要盡量短，最好用絞股線。(2)整體接地要好，地線要粗、短。整體接地要好，地線要粗、短。(3)焊接前要先將各管腳引線合理成形，焊接時電路焊接前要先將各管腳引線合理成形，焊接時電路的各管腳引線要對準印制電路板上相應(yīng)

39、的位置。焊接的各管腳引線要對準印制電路板上相應(yīng)的位置。焊接以使用以使用25W以下的電烙鐵為宜，焊接時間不可過長，以下的電烙鐵為宜，焊接時間不可過長，不得使用酸性助焊劑。不得使用酸性助焊劑。四、電路安裝接線和焊四、電路安裝接線和焊 接應(yīng)注意的問題接應(yīng)注意的問題 單元 2 集成邏輯門電路 對對74系列的系列的TTL電路，輸入的高電平不小于電路，輸入的高電平不小于2.4V，低電平不大于低電平不大于0.8V。當(dāng)輸出高電平時，輸出端不能碰。當(dāng)輸出高電平時，輸出端不能碰地，否則會因電流過大而燒壞；輸出低電平時，輸出地，否則會因電流過大而燒壞；輸出低電平時，輸出端不能碰電源端不能碰電源VCC，否則，同樣也會

40、將，否則，同樣也會將TTL門電路燒門電路燒壞。壞。 不同系列集成門電路在同一系列中使用時，由于不同系列集成門電路在同一系列中使用時，由于它們使用的電源電壓、輸入它們使用的電源電壓、輸入/ /輸出電平的高低不同，輸出電平的高低不同，因此需加電平轉(zhuǎn)換電路。因此需加電平轉(zhuǎn)換電路。五、調(diào)試中應(yīng)注意的問題五、調(diào)試中應(yīng)注意的問題 單元 2 集成邏輯門電路1. .若它們的電源電壓相同若它們的電源電壓相同(VDD=VCC=5V)，則電源可，則電源可直接連接，但由于直接連接，但由于TTLTTL電路輸出高電平為電路輸出高電平為3.4V，而，而CMOS電路要求輸入高電平為電路要求輸入高電平為3.5V，因此可在，因此可在TTL電電2.3 集成門電路的實踐應(yīng)用集成門電路的實踐應(yīng)用2.3.1 接口電路接口電路一、當(dāng)一、當(dāng)TTLTTL門電路的輸出端與門電路的輸出端與CMOSCMOS門電路的輸入端連接時門電路的輸入端連接時 單元 2 集成邏輯門電路路的輸出端與電源之間接一個電阻路的輸出端與電源之間接一個電阻RL以提高以提高TTL電路電路的輸出電平，如圖的輸出電平，如圖(a)所示。所示。單元 2 集成邏輯門電路2.2.若若CMOS電路的電源電路