基本組成電路 ppt課件

1、1微型計算機原理及運用22 2存儲器存儲器 觸發(fā)器觸發(fā)器存放器存放器算術(shù)邏輯單元算術(shù)邏輯單元1 14 47 73 3三態(tài)輸出電路三態(tài)輸出電路5 56 6譯碼器譯碼器 存儲器存儲器 總線構(gòu)造總線構(gòu)造 3算術(shù)邏輯單元算術(shù)邏輯單元ALUALU既能進(jìn)展二進(jìn)制數(shù)的四那么運算，既能進(jìn)展二進(jìn)制數(shù)的四那么運算，也能進(jìn)展布爾代數(shù)的邏輯運算。也能進(jìn)展布爾代數(shù)的邏輯運算。 ALU ALU的符號如以的符號如以下圖所示。下圖所示。A A和和B B為兩個二進(jìn)制數(shù)，為兩個二進(jìn)制數(shù)，S S為其運算結(jié)果，為其運算結(jié)果，controlcontrol為控制信號。為控制信號。為了不使初學(xué)者墮入為了不使初學(xué)者墮入復(fù)雜的電路分析之中，復(fù)

2、雜的電路分析之中，我們不計劃在邏輯運我們不計劃在邏輯運算問題上開展討論。算問題上開展討論。僅討論一下加減算術(shù)僅討論一下加減算術(shù)運算。運算。4(1)(1)二進(jìn)制數(shù)的相加二進(jìn)制數(shù)的相加例例1 1 兩個二進(jìn)制數(shù)相加的幾個算式：兩個二進(jìn)制數(shù)相加的幾個算式：5左上式中，加數(shù)左上式中，加數(shù)A A和被加數(shù)和被加數(shù)B B都是都是1 1位數(shù)，其和位數(shù)，其和S S變成變成2 2位數(shù)，這位數(shù)，這是由于相加結(jié)果產(chǎn)生進(jìn)位之故。是由于相加結(jié)果產(chǎn)生進(jìn)位之故。右上式中，右上式中，A A和和B B都是都是2 2位數(shù)，相加結(jié)果位數(shù)，相加結(jié)果S S也是也是2 2位數(shù)，由于相加位數(shù)，由于相加結(jié)果不產(chǎn)生進(jìn)位。結(jié)果不產(chǎn)生進(jìn)位。左下式中，

3、左下式中，A A和和B B都是都是2 2位數(shù)，相加結(jié)果位數(shù)，相加結(jié)果S S是是3 3位數(shù)，這也是產(chǎn)生位數(shù)，這也是產(chǎn)生了進(jìn)位之故。了進(jìn)位之故。右下式中，是左下式的另一種寫法，以便看出右下式中，是左下式的另一種寫法，以便看出“進(jìn)位終究是進(jìn)位終究是什么意義。第什么意義。第1 1位位( (或稱或稱0 0權(quán)位權(quán)位) )是不能夠有進(jìn)位的，要求參是不能夠有進(jìn)位的，要求參與運算的就只需兩個數(shù)與運算的就只需兩個數(shù)A0A0和和B0B0，其結(jié)果為，其結(jié)果為S0S0。第。第2 2位位( (或稱或稱1 1權(quán)位權(quán)位) )就是就是3 3個數(shù)個數(shù)A1A1，B1B1及及C1C1參與運算了。其中參與運算了。其中C1C1是由于是由

4、于第第1 1位相加的結(jié)果產(chǎn)生的進(jìn)位。此位相加的結(jié)果產(chǎn)生的進(jìn)位。此3 3個數(shù)相加的結(jié)果其總和個數(shù)相加的結(jié)果其總和為為S1=1S1=1，同時又產(chǎn)生進(jìn)位，同時又產(chǎn)生進(jìn)位C2C2，送入下一位，送入下一位( (第第3 3位位) )。第。第3 3位位( (或稱或稱2 2權(quán)位權(quán)位) )也是也是3 3個數(shù)個數(shù)A2A2，B2B2及及C2C2參與運算。由于參與運算。由于A2A2及及B2B2都是都是0 0，所以，所以C2C2即等于第即等于第3 3位的相加結(jié)果位的相加結(jié)果S2S2。6從以上幾算式的分析可得出以下結(jié)論：從以上幾算式的分析可得出以下結(jié)論：兩個二進(jìn)制數(shù)兩個二進(jìn)制數(shù)A=A3A2A1A0A=A3A2A1A0，B

5、=B3B2B1B0B=B3B2B1B0相加時，可以逐位相加。相加時，可以逐位相加。那么從最右邊第那么從最右邊第1 1位位( (即即0 0權(quán)位權(quán)位) )開場，逐位相加，其結(jié)果可以開場，逐位相加，其結(jié)果可以寫成：寫成：S=S3S2S1S0S=S3S2S1S0其中各位是分別求出的：其中各位是分別求出的：A0+B0C1S0,A1+B1+C1C2S1,A2+B2+C2C3S2,A3+B3+C3C4S3A0+B0C1S0,A1+B1+C1C2S1,A2+B2+C2C3S2,A3+B3+C3C4S3最后所得的和是：最后所得的和是：C4S3S2S1S0C4S3S2S1S0右邊第右邊第1 1位相加的電路要求：位

6、相加的電路要求：輸入量為兩個，即輸入量為兩個，即A0A0及及B0B0；輸出量為兩個，即；輸出量為兩個，即S0S0及及C1C1。這樣的一個二進(jìn)制位相加的電路稱為半加器這樣的一個二進(jìn)制位相加的電路稱為半加器(half adder)(half adder)。從右邊第從右邊第2 2位開場，各位可以對應(yīng)相加。各位對應(yīng)相加時的電位開場，各位可以對應(yīng)相加。各位對應(yīng)相加時的電路要求：輸入量為路要求：輸入量為3 3個，即個，即Ai,Bi,CiAi,Bi,Ci；輸出量為兩個，即；輸出量為兩個，即Si,Ci+1Si,Ci+1。這樣的一個二進(jìn)制位相加的電路稱為全加器這樣的一個二進(jìn)制位相加的電路稱為全加器(full a

7、dder)(full adder)。72 2半加器半加器僅思索加數(shù)和被加數(shù)而不思索低位進(jìn)位的加法運算即為半加。能僅思索加數(shù)和被加數(shù)而不思索低位進(jìn)位的加法運算即為半加。能實現(xiàn)半加邏輯功能的電路即為半加器。實現(xiàn)半加邏輯功能的電路即為半加器。假設(shè)假設(shè)AiAi、BiBi是兩個相加的是兩個相加的1 1位二進(jìn)制數(shù)，位二進(jìn)制數(shù)，SiSi是半加和，是半加和，CiCi是半加是半加進(jìn)位，那么根據(jù)半加器的功能可列出如下表所示的真值表。進(jìn)位，那么根據(jù)半加器的功能可列出如下表所示的真值表。由真值表可直接寫出邏輯表達(dá)式為由真值表可直接寫出邏輯表達(dá)式為由此畫出半加器的電路如右圖所示。由此畫出半加器的電路如右圖所示。iiii

8、iiiBABABASiiiBAC 83 3全加器全加器不僅思索加數(shù)和被加數(shù)，而且思索低位進(jìn)位的加法運算即為全加。不僅思索加數(shù)和被加數(shù)，而且思索低位進(jìn)位的加法運算即為全加。能實現(xiàn)全加邏輯功能的電路即為全加器。加數(shù)、被加數(shù)和來能實現(xiàn)全加邏輯功能的電路即為全加器。加數(shù)、被加數(shù)和來自低位的進(jìn)位三者中，假設(shè)自低位的進(jìn)位三者中，假設(shè)1 1的個數(shù)為奇數(shù)那么其和為的個數(shù)為奇數(shù)那么其和為1 1；假；假設(shè)設(shè)1 1的個數(shù)多于的個數(shù)多于1 1個，那么要向其高位的進(jìn)位為個，那么要向其高位的進(jìn)位為1 1。所以可以直。所以可以直接寫出邏輯表達(dá)式。接寫出邏輯表達(dá)式。假設(shè)用假設(shè)用AiAi、BiBi表示表示A A、B B兩個數(shù)中

9、的第兩個數(shù)中的第i i位，用位，用CiCi表示來自低位表示來自低位第第i-1i-1位的進(jìn)位，用位的進(jìn)位，用SiSi表示全加和，用表示全加和，用Ci+1Ci+1表示送給高位表示送給高位第第i+1i+1位的進(jìn)位，那么全加器的邏輯表達(dá)式為位的進(jìn)位，那么全加器的邏輯表達(dá)式為由此畫出全加器的電路如右圖所示。由此畫出全加器的電路如右圖所示。94 4半加器及全加器的邏輯符號半加器及全加器的邏輯符號半加器及全加器的邏輯符號如以下圖所示。半加器及全加器的邏輯符號如以下圖所示。105 5二進(jìn)制數(shù)的加法電路二進(jìn)制數(shù)的加法電路設(shè)設(shè)A=1010B=10,B=1011B=11A=1010B=10,B=1011B=11那么

10、可安排如以下圖所示的加法電路。那么可安排如以下圖所示的加法電路。A A與與B B相加，寫成豎式算法如右下：相加，寫成豎式算法如右下：即其相加結(jié)果為即其相加結(jié)果為S=10101S=10101。從加法電路，可看到同樣的結(jié)果：從加法電路，可看到同樣的結(jié)果：S=C4S3S2S1S0=10101BS=C4S3S2S1S0=10101B11(6)(6)二進(jìn)制數(shù)的減法運算二進(jìn)制數(shù)的減法運算在微型計算機中，沒有公用的減法器，而是將減法運算改動在微型計算機中，沒有公用的減法器，而是將減法運算改動為加法運算。其原理是：將減號及減數(shù)為加法運算。其原理是：將減號及減數(shù)B B視為負(fù)數(shù)，再與視為負(fù)數(shù)，再與被減數(shù)被減數(shù)A

11、A相加，即相加，即A-B=A+(-B)A-B=A+(-B)，其和，其和( (如有進(jìn)位的話，那么如有進(jìn)位的話，那么舍去進(jìn)位舍去進(jìn)位) )就是兩數(shù)之差。當(dāng)符號數(shù)采用補碼表示時，就就是兩數(shù)之差。當(dāng)符號數(shù)采用補碼表示時，就可以將減法運算轉(zhuǎn)換為加法運算?？梢詫p法運算轉(zhuǎn)換為加法運算。12例例2 2 求求8-48-4解：由于解：由于 8=1000B 8=1000B 4=0100B 4=0100B -4=1100B -4=1100B于是于是 8-4 8-4 =1000B+1100B =1000B+1100B =1 0100 =1 0100 =0100B =0100B =4 =413例例3 3 求求0FH-0

12、AH 0FH-0AH 即求即求1515減減1010之差之差解：由于解：由于 0FH=0000 1111B 0FH=0000 1111B 0AH=0000 1010B 0AH=0000 1010B -0AH=1111 0110B -0AH=1111 0110B所以所以 0FH-0AH 0FH-0AH =00001111B+11110110B =00001111B+11110110B =1 0000 0101B =1 0000 0101B =0000 0101B =0000 0101B =5 =514例例4 4 求求64-1064-10解：由于解：由于 64-10=64+(-10) 64-10=6

13、4+(-10)64=40H=0100 0000B64=40H=0100 0000B10=0AH=0000 1010B10=0AH=0000 1010B-10=1111 0110B-10=1111 0110B做減法運算過程如下：做減法運算過程如下： 做加法運算過程如下：做加法運算過程如下：結(jié)果一樣，其真值為：結(jié)果一樣，其真值為：545436H=30H+6=48+636H=30H+6=48+6。15(7)(7)可控反相器及加法減法電路可控反相器及加法減法電路利用補碼可將減法變?yōu)榧臃▉磉\算，因此需求有這么一個電利用補碼可將減法變?yōu)榧臃▉磉\算，因此需求有這么一個電路，它能將能執(zhí)行求反操作并使其最低位加

14、路，它能將能執(zhí)行求反操作并使其最低位加1 1。以下圖所示的可控反相器就是為了對一個二進(jìn)制數(shù)執(zhí)行求反以下圖所示的可控反相器就是為了對一個二進(jìn)制數(shù)執(zhí)行求反操作而設(shè)計的。這實踐上是一個異或門，兩輸入端的異或操作而設(shè)計的。這實踐上是一個異或門，兩輸入端的異或門的特點是：兩者一樣那么輸出為門的特點是：兩者一樣那么輸出為0 0，兩者不同那么輸出，兩者不同那么輸出為為1 1。如將。如將SUBSUB端看作控制端，那么當(dāng)在端看作控制端，那么當(dāng)在SUBSUB端加上低電位端加上低電位時，時，Y Y端的電平就和端的電平就和B0B0端的電平一樣。在端的電平一樣。在SUBSUB端加上高電平，端加上高電平，那么那么Y Y端

15、的電平和端的電平和B0B0端的電平相反。端的電平相反。16利用這個特點，在利用這個特點，在4 4位二進(jìn)制數(shù)加法電路上添加位二進(jìn)制數(shù)加法電路上添加4 4個可控反相個可控反相器并將最低位的半加器也改用全加器，就可以得到如以下器并將最低位的半加器也改用全加器，就可以得到如以下圖所示的圖所示的4 4位二進(jìn)制數(shù)加法器減法器電路了，由于這個位二進(jìn)制數(shù)加法器減法器電路了，由于這個電路既可以作為加法器電路電路既可以作為加法器電路( (當(dāng)當(dāng)SUB=0)SUB=0)，又可以作為減法，又可以作為減法器電路器電路( (當(dāng)當(dāng)SUB=1)SUB=1)。17假設(shè)有下面兩個二進(jìn)制數(shù)：假設(shè)有下面兩個二進(jìn)制數(shù)：A=A3A2A1A

16、0A=A3A2A1A0B=B3B2B1B0B=B3B2B1B0那么可將這兩個數(shù)的各位分別送入該電路的對應(yīng)端，于是：那么可將這兩個數(shù)的各位分別送入該電路的對應(yīng)端，于是：當(dāng)當(dāng)SUB=0SUB=0時，電路作加法運算：時，電路作加法運算：A+BA+B。當(dāng)當(dāng)SUB=1SUB=1時，電路作減法運算：時，電路作減法運算：A-BA-B。當(dāng)當(dāng)SUB=0SUB=0時，各位的可控反相器的輸出與時，各位的可控反相器的輸出與B B的各位同相，所以的各位同相，所以其和為：其和為：C4S=C4S3S2S1S0C4S=C4S3S2S1S0。當(dāng)當(dāng)SUB=1SUB=1時，各位的反相器的輸出與時，各位的反相器的輸出與B B的各位反

17、相。留意，最的各位反相。留意，最右邊第一位右邊第一位( (即即S0S0位位) )也是用全加器，其進(jìn)位輸入端與也是用全加器，其進(jìn)位輸入端與SUBSUB端相連，因此其端相連，因此其C0=SUB=1C0=SUB=1。所以此位相加即為：。所以此位相加即為：其他各位為：其他各位為：因此其總和輸出因此其總和輸出S=S3S2S1S0S=S3S2S1S0即：即：當(dāng)然，此時當(dāng)然，此時C4C4如不等于如不等于0 0，那么要被舍去。，那么要被舍去。182.1 RS2.1 RS觸發(fā)器觸發(fā)器RSRS觸發(fā)器是組成其它觸發(fā)器的根底，可以用與邏輯組成，也可以觸發(fā)器是組成其它觸發(fā)器的根底，可以用與邏輯組成，也可以用或邏輯組成。

18、用或邏輯組成。用與邏輯組成的用與邏輯組成的RSRS觸發(fā)器及邏輯符號如以下圖所示，觸發(fā)器及邏輯符號如以下圖所示，RSRS觸發(fā)器有觸發(fā)器有兩個信號輸入端兩個信號輸入端 端和端和 端，端， 稱為置稱為置0 0端，端， 稱為置稱為置1 1端。端。R R和和S S上面的非號和邏輯符號中的小圓圈表示置上面的非號和邏輯符號中的小圓圈表示置1 1和置和置0 0信號都是低電平信號都是低電平起作用即低電平有效，它表示只需輸入到該端的信號為低電平常起作用即低電平有效，它表示只需輸入到該端的信號為低電平常才有信號，否那么無信號。才有信號，否那么無信號。 2 2 觸發(fā)器觸發(fā)器192 觸發(fā)器2.2 D觸發(fā)器D觸發(fā)器和帶預(yù)

19、置、復(fù)位輸入的D觸發(fā)的邏輯符號如以下圖所示。 D觸發(fā)器有2個互補輸出端Q和 。時鐘輸入端有小圓圈表示下降沿觸發(fā)，假設(shè)無小圓圈表示上升沿觸發(fā)。 CP的有效沿時辰的鼓勵信號D被Q端鎖存。置位端和復(fù)位端是異步輸入端，異步輸入端的小圓圈表示低電平有效，假設(shè)無小圓圈那么表示高電平有效。 202 觸發(fā)器2.3 JK觸發(fā)器JK觸發(fā)器的邏輯符號如以下圖所示。 JK觸發(fā)器同D觸發(fā)器一樣有2個互補輸出端，不同的是JK觸發(fā)器3個輸入信號，一個輸入信號是時鐘信號CP，另二個是鼓勵信號J和K。213 存放器 存放器(register)是由觸發(fā)器組成的。一個觸發(fā)器就是一個一位存放器。由多個觸發(fā)器可以組成一個多位存放器。存

20、放器由于其在計算機中的作用之不同而具有不同的功能，從而被命名為不同的稱號。常見的存放器有：緩沖存放器用以暫存數(shù)據(jù)；移位存放器可以將其所存的數(shù)據(jù)一位一位地向左或向右移；計數(shù)器一個計數(shù)脈沖到達(dá)時，會按二進(jìn)制數(shù)的規(guī)律累計脈沖數(shù)；累加器用以暫存每次在ALU中計算的中間結(jié)果。223.1 緩沖存放器緩沖存放器用于暫存某個數(shù)據(jù)，以便在適當(dāng)?shù)臅r間節(jié)拍和給定的計算步驟將數(shù)據(jù)輸入或輸出到其他記憶元件中去。4位緩沖存放器電路如以下圖所示。3 存放器23 其根本任務(wù)原理為：設(shè)有一個二進(jìn)制數(shù)，共有4位數(shù)： X=X3X2X1X0 要存到這個緩沖存放器(buffer)中，此存放器是由4個D觸發(fā)器組成的。將X0，X1，X2，

21、X3分別送到各個觸發(fā)器的D0，D1，D2，D3端去，只需CLK的上升沿還未到來，那么Q0，Q1，Q2，Q3就不受X0，X1，X2，X3的影響而堅持其原有的數(shù)據(jù)。只需當(dāng)CLK的上升沿來到時，Q0，Q1，Q2，Q3才接受D0，D1，D2，D3的影響，而變成： Q0=X0 Q1=X1 Q2=X2 Q3=X3 結(jié)果就是：Q=Q3Q2Q1Q0=X3X2X1X0=X。 這就叫做將數(shù)據(jù)X裝到存放器中去了。如要將此數(shù)據(jù)送至其他記憶元件去，那么可由Y0，Y1，Y2，Y3各條引線引出去。3 存放器24 緩沖存放器的數(shù)據(jù)X輸入到Q只是受CLK的節(jié)拍管理，即只需一將X各位加到存放器各位的D輸入端，時標(biāo)節(jié)拍一到，就會立

22、刻送到Q去。這有時是不利而有害的，由于也許我們還想讓早已存在其中的數(shù)據(jù)多留一些時間，但由于不可控之故，在CLK正前沿一到就會立刻被來到門口的數(shù)據(jù)X替代掉。 為此，我們必需為這個存放器增設(shè)一個可控的“門。這個“門的根本原理如以下圖所示，它是由兩個與門一個或門以及一個非門所組成的。3 存放器25 在X0端送入數(shù)據(jù)(0或1)后，如LOAD端(以下簡稱為L端)為低電位，那么右邊的與門被阻塞，X0過不去，而原來已存在此位中的數(shù)據(jù)由Q0送至左邊的與門。此與門的另一端輸入從非門引來的與L端反相的電平，即高電位。所以Q0的數(shù)據(jù)可以經(jīng)過左邊的與門，再經(jīng)或門而送達(dá)D0端。這就構(gòu)成自鎖，即既存的數(shù)據(jù)可以可靠地存在其

23、中而不會喪失。如L端為高電位，那么左邊與門被阻塞而右邊與門可讓X0經(jīng)過，這樣Q0的既存數(shù)據(jù)不再遭到自鎖，而X0可以到達(dá)D0端。只需CLK的上升沿一到達(dá)，X0即被送到Q0去，這時就叫做裝入(LOAD)。一旦裝入之后，L端又降至低電平，那么利用左邊的與門，X0就能自鎖而穩(wěn)定地存在Q0中。我們稱這個“門為“L門 ；要記住“L門的電路構(gòu)造及其作用：高電平常使數(shù)據(jù)裝入，低電平常，數(shù)據(jù)自鎖在其中。 3 存放器26 對于多位的存放器，每位各自有一套“L門電路。不過只用一個非門，并且只需一個LOAD輸入端，該電路就是可控緩沖存放器。可控緩沖存放器的電路和邏輯符號如以下圖所示，LOAD為其控制門，而CLR為高電

24、平常那么可用以去除，使其中各位變?yōu)?。3 存放器27 3.2 移位存放器(shifting register) 移位存放器能將其所存儲的數(shù)據(jù)逐位向左或向右挪動，以到達(dá)計算機在運轉(zhuǎn)過程中所需的功能，例如用來判別最左邊的位是0或1等。電路原理圖如以下圖所示。以左移存放器(上圖)為例闡明移位存放器的任務(wù)原理。 當(dāng)Din=1而送至最右邊的第1位時，D0即為1，當(dāng)CLK的上升沿到達(dá)時，Q0即等于1。同時第2位的D1也等于1。當(dāng)CLK第2個上升沿到達(dá)時，Q1也等于1。結(jié)果可得以下的左移過程：3 存放器28CLK上升沿未到Q=Q3Q2Q1Q0=0000第1上升沿來到Q=0001第2上升沿來到Q=0011第3

25、上升沿來到Q=0111第4上升沿來到Q=1111第5上升沿來到，如此時Din仍為1，那么Q不變，仍為1111。當(dāng)Q=1111之后，使Din=0，那么結(jié)果將是把0逐位左移。第1上升沿來到Q=1110第2上升沿來到Q=1100第3上升沿來到Q=1000第4上升沿來到Q=0000由此可見，在左移存放器中，每個時鐘脈沖都要把所儲存的各位向左挪動一個數(shù)位。3 存放器29可控移位存放器和緩沖存放器一樣，在整機運轉(zhuǎn)中，移位存放器也需求另有控制電路，以保證其在適當(dāng)時機才參與協(xié)調(diào)任務(wù)。和可控緩沖存放器一樣，只需在每一位的電路上添加一個LOAD門(L門)即可以到達(dá)控制的目的?？煽匾莆淮娣牌鞯姆柸缫韵聢D所示，其中

26、新出現(xiàn)的符號的意義是：SHL左移(shift to the left)SHR右移(shift to the right) 3 存放器30 3.3 計數(shù)器(counter) 計數(shù)器也是由假設(shè)干個觸發(fā)器組成的存放器，它的特點是可以把存儲在其中的數(shù)字加1。 計數(shù)器的種類很多，有行波計數(shù)器、同步計數(shù)器、環(huán)形計數(shù)器和程序計數(shù)器等。 1.行波計數(shù)器(travelling wave counter) 行波計數(shù)器的特點是：第1個時鐘脈沖促使其最低有效位(least significant bit,LSB)加1，由0變1。第2個時鐘脈沖促使最低有效位由1變0，同時推進(jìn)第2位，使其由0變1。同理，第2位由1變0時

27、又去推進(jìn)第3位，使其由0變1，這樣有如水波前進(jìn)一樣逐位進(jìn)位下去。以下圖就是由JK觸發(fā)器組成的行波計數(shù)器的任務(wù)原理圖。3 存放器31 圖中的各位的J，K輸入端都是懸浮的，這相當(dāng)于J，K端都是置1的形狀，亦即是各位都是翻轉(zhuǎn)觸發(fā)器。該電路是異步時序電路，且各位觸發(fā)器只需其時鐘脈沖的下降沿一到就會翻轉(zhuǎn)，即其Q由0轉(zhuǎn)為1或由1轉(zhuǎn)為0。因此，可得計數(shù)步驟如下：3 存放器32 開場時CLR由高電位變至低電位，計數(shù)器全部去除，所以： Q=Q3Q2Q1Q0=0000 第1個時鐘的下降沿致使Q=0001 第2個時鐘的下降沿到Q=0010 第3個時鐘的下降沿到Q=0011 第4個時鐘的下降沿到Q=0100 第5個時

28、鐘的下降沿到Q=0101 第15個時鐘的下降沿到Q=1111 第16個時鐘的下降沿到Q=0000 因此這個計數(shù)器可以計由0至15的16個數(shù)。假設(shè)要計的數(shù)更多，就需求更多的位，即更多的JK觸發(fā)器來組成計數(shù)器。如8位JK觸發(fā)器可計由0至255的256個數(shù)，16位JK觸發(fā)器那么可計由0至65 535的65536個數(shù)。 3 存放器33 行波計數(shù)器的J，K輸入端是懸浮的，所以每次時鐘脈沖到時，它都要翻轉(zhuǎn)一次。以下圖中的各個J，K輸入端連在一同引出來，由計數(shù)控制端COUNT的電位信號來控制。當(dāng)COUNT為高電位時，JK觸發(fā)器才有翻轉(zhuǎn)的能夠。當(dāng)COUNT為低電位時就不能夠翻轉(zhuǎn)。該電路就是可控計數(shù)器，如以下圖

29、所示。3 存放器可控計數(shù)器的符號如右圖所示。34 2.同步計數(shù)器(synchronous counter) 行波計數(shù)器的任務(wù)原理是在時鐘邊緣到來時開場計數(shù)，由右邊第一位(LSB)開場，如有進(jìn)位的話那么要一位一位的推進(jìn)。而每一位觸發(fā)器都需求建立時間tp(tp約為10納秒)。假設(shè)是16位的計數(shù)器，那么最大能夠的計一個數(shù)的時間為160納秒，這就顯得太慢了。 同步計數(shù)器是將時鐘脈沖同時加到各位的觸發(fā)器的時鐘輸入端，而將前一位的輸出端(Q)接到下一位的JK端去。這樣可以使計數(shù)器計數(shù)時間只相當(dāng)于一個觸發(fā)器的建立時間tp，所以同步計數(shù)器在很多微型機中常被運用。 3 存放器35 3. 環(huán)形計數(shù)器(ring c

30、ounter) 環(huán)形計數(shù)器也是由假設(shè)干個觸發(fā)器組成的。不過，環(huán)形計數(shù)器僅有獨一的一位為1，其他各位為0。以下圖是由D觸發(fā)器組成環(huán)形計數(shù)器的電路。 當(dāng)CLR端有高電位輸入時，Q=0001。因此，D1也等于1，而D0=D2=D3=0。在時鐘脈沖的上升沿來到時，那么Q=0010；第2個時鐘脈沖的上升沿來到時，Q=0100。這樣，隨著時鐘脈沖而各位輪番置1，并且是在Q=1000之后；又回到Q=0001。這就構(gòu)成環(huán)形置位，所以稱為環(huán)形計數(shù)器。 環(huán)形計數(shù)器不是用來計數(shù)用，而是用來發(fā)出順序控制信號的，這在計算機的控制器中是一個很重要的部件。3 存放器36 4.程序計數(shù)器(program counter) 程

31、序計數(shù)器也是一個行波計數(shù)器(也可用同步計數(shù)器)。不過它不但可以從0開場計數(shù)，也可以將外來的數(shù)裝入其中，這就需求一個COUNT輸入端，也要有一個“L門，程序計數(shù)器的符號如以下圖所示。3 存放器373 存放器3.4 累加器累加器也是一個由多個觸發(fā)器組成的多位存放器，累加器的英文為accumulator，譯作累加器，似乎容易產(chǎn)生誤解，以為是在其中進(jìn)展算術(shù)加法運算。其實它不進(jìn)展加法運算，而是作為ALU運算過程的代數(shù)和的暫時存儲處。這種特殊的存放器在微型計算機的數(shù)據(jù)處置中擔(dān)負(fù)著重要的義務(wù)。累加器除了能裝入及輸出數(shù)據(jù)外，還能使存儲其中的數(shù)據(jù)左移或右移，所以它又是一種移位存放器。累加器的符號如以下圖所示。3

32、84 三態(tài)輸出電路由于記憶元件是由觸發(fā)器組成的，而觸發(fā)器只需兩個形狀：0和1，所以每條信號傳輸線只能傳送一個觸發(fā)器的信息(0或1)。假設(shè)一條信號傳輸線既能與一個觸發(fā)器接通，也可以與其斷開而與另外一個觸發(fā)器接通，那么一條信息傳輸線就可以傳輸隨意多個觸發(fā)器的信息了。三態(tài)輸出電路(或稱三態(tài)門)就是為了到達(dá)這個目的而設(shè)計的。三態(tài)輸出電路可以由兩個或非門和兩個NMOS晶體管(T1，T2)及一個非門組成，如以下圖所示。394 三態(tài)輸出電路中選通端 (E端)為高電位時，經(jīng)過非門而加至兩個或非門的將為低電位，那么兩個或非門的輸出形狀將決議于A端的電位。當(dāng)A為高電位，G2就是低電位，而G1為高電位，因此T1導(dǎo)通

33、而T2截止，所以B端也呈現(xiàn)高電位(VBVDD)；當(dāng)A為低電位，G2將呈現(xiàn)高電位而G1為低電位，因此T1截止而T2導(dǎo)通，所以B也呈現(xiàn)低電位(VB0)。這就是說，在E端為高電位時A的兩種能夠電平(0和1)都可以順利地通到B輸出去，即E=1時，B=A。當(dāng)E端為低電位時，經(jīng)過非門加至兩個或非門的將為高電位。此時，無論A為高或低電位，兩個或非門的輸出都是低電位，即G1與G2都是低電位。所以T1和T2同時都是截止形狀。這就是說，在E端為低電位時，A端和B端是不相通的，即它們之間存在著高阻形狀。404 三態(tài)輸出電路上圖所示電路稱為單向三態(tài)輸出電路。有時需求雙向輸出時，普通可以用兩個單向三態(tài)輸出電路來組成，如

34、以下圖所示。A為某個電路安裝的輸出端，C為其輸入端。當(dāng)EOUT=1時，B=A，即信息由左向右傳輸；EIN=1時，C=B，即信息由右向左傳輸。三態(tài)門(E門)和裝入門(L門)一樣，都可加到任何存放器(包括計數(shù)器和累加器)電路上去。這樣的存放器就稱為三態(tài)緩沖存放器。L門專管對存放器的裝入數(shù)據(jù)的控制，而E門專管由存放器輸出數(shù)據(jù)的控制。有了L門和E門就可以利用總線構(gòu)造，使計算機的信息傳送的線路簡單化，控制器的設(shè)計也更為合理而易于了解了。415 總線構(gòu)造總線構(gòu)造的原理圖如以下圖所示。425 總線構(gòu)造設(shè)A、B、C和D 4個4位三態(tài)緩沖存放器都帶有L門和E門。假設(shè)將各個存放器的L門和E門按次序排成一列，那么可

35、稱其為控制字CON?？刂谱种心男┪粸楦唠娖?，哪些位為低電平，將由控制器經(jīng)過控制總線發(fā)出并送到各個存放器上去。為了防止數(shù)據(jù)在數(shù)據(jù)總線中亂竄，必需規(guī)定在某一時鐘節(jié)拍，只需一個存放器的L門和另一存放器的E門為高電位；其他的門那么必需為低電位。這樣，E門為高電位的存放器的數(shù)據(jù)就可以流入到L門為高電位的存放器中去。例如：CON=10010000數(shù)據(jù)由BACON=01100000數(shù)據(jù)由ABCON=01001000數(shù)據(jù)由ACCON=01000010數(shù)據(jù)由ADCON=00100001數(shù)據(jù)由DBCON=10000100數(shù)據(jù)由CA CON=LAEALBEBLCECLDED 436 譯碼器 在計算機中經(jīng)常需求將一種

36、代碼翻譯成控制信號，或在一組信息中取出所需求的一部分信息，能完成這種功能的邏輯部件稱為譯碼器。-譯碼器如以下圖所示。當(dāng)=0時，輸出均為，即譯碼器沒有任務(wù)。 當(dāng)E=1時，譯碼器進(jìn)展譯碼輸出： A1A0=00，那么只需 =0 A1A0=01時，只需 =0 A1A0=10時，只需 =0 A1A0=11時，只需 =0。 可見，輸入的代碼不同，譯碼器的輸出 形狀也就不同，從而完成了把輸入代碼 翻譯成對應(yīng)輸出線上的控制信號。446 譯碼器集成譯碼器74LS是3-8譯碼器，它有3個輸入端、3個控制端及8個輸出端，的功能如下表所示。只需當(dāng)控制端為100時，才會在輸出的某一端(由輸入端C、B、A的形狀決議)輸出

37、低電平信號，其他的輸出端仍為高電平。457 存儲器7.1 存儲器概述存儲器(memory)是計算機的主要組成部分。它既可用來存儲數(shù)據(jù)，也可用以存放計算機的運算程序。存儲器由存放器組成，可以看做一個存放器堆，每個存儲單元實踐上相當(dāng)于一個緩沖存放器。每個存儲單元所存儲的內(nèi)容稱為一個字(word)。一個字由假設(shè)干位(bit)組成。比如8個記憶元件的存儲單元就是一個8位的記憶字稱為一個字節(jié)(byte)，由16個記憶單元組成的存儲單元就是一個16位的記憶字(由兩個字節(jié)組成)。一個存儲器可以包含數(shù)以千計的存儲單元。所以，一個儲存器可以存儲很多數(shù)據(jù)，也可以存放很多計算步驟稱為程序(program)。為了便于

38、存入和取出，每個存儲單元必需有一個固定的地址。因此，存儲器的地址也必定是數(shù)以千計的。為了減少存儲器向外引出的地址線，在存儲器內(nèi)部都自帶有譯碼器。根據(jù)二進(jìn)制編碼譯碼的原理，除地線公用之外，n根導(dǎo)線可以譯成2n個的地址，見下表。46存儲器(memory)是計算機的主要組成部分。它既可用來存儲數(shù)據(jù)，也可用以存放計算機的運算程序。存儲器由存放器組成，存儲器的每個存儲單元實踐上相當(dāng)于一個緩沖存放器。每個存儲單元所存儲的內(nèi)容稱為字。字由假設(shè)干位(bit)組成。如8個記憶元件的存儲單元就是8位的記憶字，稱為字節(jié)(byte)；由16個記憶單元的存儲單元就是16位的記憶字(由兩個字節(jié)組成)。存儲器可以包含數(shù)以千

39、計的存儲單元。所以，儲存器可以存儲很多數(shù)據(jù)，也可以存放很多計算步驟稱為程序(program)。為了便于存入和取出，每個存儲單元必需有一個固定的地址。為了減少存儲器向外引出的地址線，組成存儲器的存儲器芯片內(nèi)部都自帶有譯碼器。根據(jù)二進(jìn)制編碼譯碼的原理，除地線公用之外，n根地址線可以譯成2n個的地址，見下表。 地址線數(shù) 1 2 3 4 8 9 10 11 12 13 14 15 16 地址數(shù) 2 4 8 16 256 512 1K 2K 4K 8K 16K 32K 64K47存儲器存儲容量是存儲器的主要性能目的，用其存儲的二進(jìn)制位信息量描畫存儲容量，表示為：存儲容量=字?jǐn)?shù)字長。字?jǐn)?shù)即存儲器的地址數(shù)或

40、者存儲單元數(shù)，字長即記憶字的二進(jìn)制位數(shù)。根據(jù)運用不同，存儲器分為兩大類：只讀存儲器(ROM)和隨機存取存儲器(RAM)。1只讀存儲器這是用以存放固定程序的存儲器，一旦程序存放進(jìn)去之后，即不可改動。也就是說，不能再“寫入新的字節(jié)，而只能從中“讀出其所存儲的內(nèi)容，因此稱為只讀存儲器。2隨機存儲器這種存儲器又叫做讀寫存儲器。它和ROM之區(qū)別在于這種存儲器不但能讀取已存放在其各個存儲單元中的數(shù)據(jù)，而且還可以隨時寫進(jìn)新的數(shù)據(jù)，或者改寫原來的數(shù)據(jù)。因此，RAM的每一個存儲單元相當(dāng)于一個可控緩沖存放器。487.2 常用的存儲器芯片1.EPROM 常用EPROM以1片2716(2K8)為最根本容量.如：273

41、24K8，27648K8，2712816K8，2725632K8右圖為右圖為27162716等只讀存儲等只讀存儲器芯片的引器芯片的引線陳列：線陳列： 492. EEPROM 常用芯片有常用芯片有2816(2K8)、2817(2K8)和和2864(8K8).2816和和2864的引線陳列與同容量的的引線陳列與同容量的6116和和6264兼容，兼容，2817和和2864A的引線陳列如下圖：的引線陳列如下圖： 50uCECE芯片允許信號芯片允許信號u WE WE寫允許信號寫允許信號u OE OE輸出允許信號輸出允許信號u RDY/BUSY RDY/BUSY擦寫形狀信號線擦寫形狀信號線. . 擦除和寫

42、入時，擦除和寫入時，置為高電平；寫入完成，置為低電平置為高電平；寫入完成，置為低電平u28162816、28172817和和28642864的主要性能目的：讀取時間的主要性能目的：讀取時間250ns250ns、寫入時間、寫入時間10ns(281610ns(2816為為15ns)15ns)、字節(jié)擦除、字節(jié)擦除時間時間10ns10ns28162816為為15ns15ns、讀操作電壓、讀操作電壓5V5V、擦寫、擦寫操作電壓操作電壓5V5V、操作電流、操作電流110mA 110mA 5128172817和和2864A2864A的引線陳列如下圖：的引線陳列如下圖： 523.3.閃速存儲器閃速存儲器 閃速

43、存儲器與普通閃速存儲器與普通EEPROMEEPROM不同之處在于，閃速存儲不同之處在于，閃速存儲器芯片為整體電擦除并需求為其提供器芯片為整體電擦除并需求為其提供12V12V編程電壓編程電壓. .但它的擦除和編程速度高、集成度高、可靠性高、但它的擦除和編程速度高、集成度高、可靠性高、功耗低、價錢低，其整體性能優(yōu)于普通功耗低、價錢低，其整體性能優(yōu)于普通EEPROM EEPROM 537.3 7.3 隨機存儲器隨機存儲器RAMRAM雙極型雙極型RAMRAM主要用在高速微機中主要用在高速微機中. . 靜態(tài)靜態(tài)RAMRAM不需刷新不需刷新; ;功耗大功耗大; ;適宜于適宜于MOSMOS型型RAM RAM

44、 存儲容量較小的系統(tǒng)中運用存儲容量較小的系統(tǒng)中運用 動態(tài)動態(tài)RAMRAM需刷新需刷新; ;集成度高集成度高; ;功耗低功耗低; ; 適于構(gòu)成大容量的存儲器系統(tǒng)適于構(gòu)成大容量的存儲器系統(tǒng)1. 1. 靜態(tài)靜態(tài)RAM RAM 常用的靜態(tài)常用的靜態(tài)RAMRAMSRAMSRAM芯片有：芯片有： 6116 6116、62646264、6212862128、622566225654如：如：61166116芯片存儲容量芯片存儲容量2KB2KB的引線和功能如下的引線和功能如下u 2K 2K8=20488=20488=163848=16384個存儲元件，用個存儲元件，用1111根地址線對根地址線對其進(jìn)展地址譯碼，

45、以便對其進(jìn)展地址譯碼，以便對2K2K個單元進(jìn)展選擇，選中的個單元進(jìn)展選擇，選中的8 8個存儲元件的二進(jìn)制信息同時輸入個存儲元件的二進(jìn)制信息同時輸入/ /輸出，數(shù)據(jù)的方輸出，數(shù)據(jù)的方向由向由CECE，WEWE，OEOE一同控制一同控制55如：如：62646264芯片的引線和功能如下芯片的引線和功能如下A12A12A0 A0 地址輸入地址輸入D7D7D0 D0 數(shù)據(jù)輸入輸出數(shù)據(jù)輸入輸出 CE1 CE1 片選片選1 1 CE2 CE2 片選片選2 2 WE WE 寫允許寫允許 OE OE 輸出允許輸出允許 562. 2. 動態(tài)動態(tài)RAMRAM和內(nèi)存條和內(nèi)存條動態(tài)動態(tài)RAMRAM常用芯片有常用芯片有6

46、4K64K1 1、64K64K4 4、1M1M1 1、1M1M4 4等。等。 2164A2164A芯片的引線和功能如以下圖所示。芯片的引線和功能如以下圖所示。4 4個個128128128128的存儲矩陣、的存儲矩陣、128128選選1 1行譯碼器、行譯碼器、128128選選1 1列譯碼器、行地址鎖存器、列地址鎖存器、列譯碼器、行地址鎖存器、列地址鎖存器、“4“4選選1 1I/OI/O控制門和多路開關(guān)控制門和多路開關(guān) 57內(nèi)存條內(nèi)存條 內(nèi)存條是一塊焊接了多片存儲器并帶接口引內(nèi)存條是一塊焊接了多片存儲器并帶接口引腳的小型印刷電路板，將其插入主板上的存腳的小型印刷電路板，將其插入主板上的存儲器插槽中

47、即可。儲器插槽中即可。 SIMM(single in-line memory modules) 8位數(shù)據(jù)位數(shù)據(jù)寬，帶寬，帶32條單邊引線或條單邊引線或32位數(shù)據(jù)寬度帶位數(shù)據(jù)寬度帶72條條引線的內(nèi)存條引線的內(nèi)存條 。 DIMM(dual in-line memory modules) 64位數(shù)據(jù)位數(shù)據(jù)寬度帶寬度帶168條引線的內(nèi)存條，條引線的內(nèi)存條，Pentium系列微系列微機主板上只需插上一條即可任務(wù)。機主板上只需插上一條即可任務(wù)。DIMM內(nèi)內(nèi)存條由存條由8片片8位數(shù)據(jù)寬度的同型號位數(shù)據(jù)寬度的同型號IC芯片組成，芯片組成，有的那么由有的那么由9片組成，添加的片組成，添加的1片作校驗位用。片作校

48、驗位用。有的有的DIMM內(nèi)存條的邊角上還附有一塊小芯內(nèi)存條的邊角上還附有一塊小芯片，這是一片串行接口的片，這是一片串行接口的EEPROM，稱為串，稱為串行在片檢測行在片檢測(serial presence detect)。 58非易失性隨機存儲器非易失性隨機存儲器 NVRAM(non volatile RAM) 斷電后信息不喪失的斷電后信息不喪失的RAM。目前。目前NVRAM主要有主要有兩種方式：電池式兩種方式：電池式NVRAM和形影式和形影式NVRAM。 電池式電池式NVRAM由靜態(tài)隨機存儲器由靜態(tài)隨機存儲器SRAM、備用、備用電池和切換電路組成。備用電池在外接電源斷電池和切換電路組成。備用

49、電池在外接電源斷開或下降至開或下降至3V時自動接入電路繼續(xù)供電，以時自動接入電路繼續(xù)供電，以免信息喪失。電池式免信息喪失。電池式NVRAM芯片的引線陳列芯片的引線陳列與與SRAM芯片兼容。芯片兼容。 形影式形影式NVRAM由由SRAM和和EEPROM組成。組成。SRAM和和EEPROM的存儲容量一樣，且逐位一一對應(yīng)。的存儲容量一樣，且逐位一一對應(yīng)。EEPROM中的信息必需調(diào)出后存放到中的信息必需調(diào)出后存放到SRAM中中有些芯片上電后自動電池才干與有些芯片上電后自動電池才干與CPU交換交換信息。在正常運轉(zhuǎn)時對形影式信息。在正常運轉(zhuǎn)時對形影式NVRAM的讀或的讀或?qū)懖僮髦慌c寫操作只與SRAM交換信

50、息。交換信息。SRAM中的信息也中的信息也可以存入可以存入EEPROM中，但在外接電源斷開或發(fā)中，但在外接電源斷開或發(fā)生缺點時，它可以立刻把生缺點時，它可以立刻把SRAM中的信息保管中的信息保管到到EEPROM中，使信息得到自動維護。中，使信息得到自動維護。597.4 7.4 存儲器與存儲器與CPUCPU的接口的接口在在CPUCPU對存儲器進(jìn)展讀對存儲器進(jìn)展讀/ /寫操作時，首先要由地址總線給出寫操作時，首先要由地址總線給出地址，然后要發(fā)出相應(yīng)的讀地址，然后要發(fā)出相應(yīng)的讀/ /寫控制信號，最后才干在數(shù)寫控制信號，最后才干在數(shù)據(jù)總線上進(jìn)展信息交換據(jù)總線上進(jìn)展信息交換. .所以，存儲器和所以，存儲

51、器和CPUCPU的銜接，有三個部分：的銜接，有三個部分：1 1地址線的銜接；地址線的銜接；2 2數(shù)據(jù)線的銜接；數(shù)據(jù)線的銜接；3 3控制線的銜接?？刂凭€的銜接。601. 1. 地址線的銜接地址線的銜接計算機運用系統(tǒng)的存儲器通常由多片存儲器芯片組成計算機運用系統(tǒng)的存儲器通常由多片存儲器芯片組成. .芯片內(nèi)部芯片內(nèi)部的存儲單元由片內(nèi)的譯碼電路對芯片的地址線輸入的地址進(jìn)展譯的存儲單元由片內(nèi)的譯碼電路對芯片的地址線輸入的地址進(jìn)展譯碼來選擇，稱之為字選碼來選擇，稱之為字選. .字選只需從地址總線的最低位字選只需從地址總線的最低位A0A0開場，開場，把它們與存儲器芯片的地址線依次相連即可完成把它們與存儲器芯

52、片的地址線依次相連即可完成. .而存儲器芯片而存儲器芯片那么由地址總線中剩余的高位線來選擇，這就是片選。那么由地址總線中剩余的高位線來選擇，這就是片選。存儲器芯片的地址線與地址總線的銜接存儲器芯片的地址線與地址總線的銜接 原那么是，從地址總線的最低位原那么是，從地址總線的最低位A0A0開場，把它們與存儲器芯片的開場，把它們與存儲器芯片的地址線依次相連。地址線依次相連。存儲器芯片的片選線與地址總線的銜接存儲器芯片的片選線與地址總線的銜接 線選法線選法直接以系統(tǒng)的高位地址作為存儲器芯片的片選信號，直接以系統(tǒng)的高位地址作為存儲器芯片的片選信號，將用到的高位地址線接往存儲器芯片的片選端。當(dāng)該地址線為將

53、用到的高位地址線接往存儲器芯片的片選端。當(dāng)該地址線為0 0或或1 1時，就選中該芯片，即用一根地址線選通一塊芯片。時，就選中該芯片，即用一根地址線選通一塊芯片。譯碼法譯碼法運用譯碼器對系統(tǒng)總線中字選余下的高位地址線進(jìn)展運用譯碼器對系統(tǒng)總線中字選余下的高位地址線進(jìn)展譯碼，以其譯碼輸出作為存儲器芯片的片選信號。譯碼，以其譯碼輸出作為存儲器芯片的片選信號。 61例例1 1 用譯碼法銜接容量為用譯碼法銜接容量為64K64K8 8的存儲器，假設(shè)用的存儲器，假設(shè)用8K8K8 8的存儲器的存儲器芯片，共需多少片？共需多少根地址線？其中幾根作字選線？幾芯片，共需多少片？共需多少根地址線？其中幾根作字選線？幾根

54、作片選線？試用根作片選線？試用74LS74LS畫出譯碼電路，并標(biāo)出其輸出線的選址范畫出譯碼電路，并標(biāo)出其輸出線的選址范圍。假設(shè)改用線選法可以組成多大容量的存儲器？試寫出各線選圍。假設(shè)改用線選法可以組成多大容量的存儲器？試寫出各線選線的選址范圍。線的選址范圍。64K64K8/8K8/8K8=8, 8=8, 即共需求即共需求8 8片存儲器芯片片存儲器芯片64K=65536=21664K=65536=216，故組成，故組成64K64K的存儲器共需的存儲器共需1616根地址線根地址線8K=8192=2138K=8192=213， 即即1313根作字選線，選擇片內(nèi)單元根作字選線，選擇片內(nèi)單元16-13=316-13=3， 即即3 3根作片選線根作片選線芯片的芯片的1313根地址線為根地址線為A12A12A0A0，所以譯碼電路對所以譯碼電路對A15A15A13A13進(jìn)展進(jìn)展譯碼，譯碼電路及譯碼