單片機原理及應用課件第8章

1、Powerpoint 制作：制作：五邑大學信息工程學院五邑大學信息工程學院王洪濤王洪濤TEL： 內(nèi)容提要內(nèi)容提要MCS-51系列單片機三總線系列單片機三總線 總線擴展電路常用器件簡介總線擴展電路常用器件簡介 27系列系列EPROM型存儲器總線擴展方法型存儲器總線擴展方法 MCS-51外部數(shù)據(jù)存儲器總線擴展系統(tǒng)外部數(shù)據(jù)存儲器總線擴展系統(tǒng) 外部非易失性數(shù)據(jù)存儲器及總線擴展方法外部非易失性數(shù)據(jù)存儲器及總線擴展方法 MCS-51總線系統(tǒng)的地址譯碼技術(shù)總線系統(tǒng)的地址譯碼技術(shù) 8.1 MCS-51系列單片機的控制信號及三總線系列單片機的控制信號及三總線8.1.1 單片機的最小應用系統(tǒng)及擴展系統(tǒng)單片機的最小

2、應用系統(tǒng)及擴展系統(tǒng)1.最小應用系統(tǒng)最小應用系統(tǒng)由單片機自身資源（存儲器、定時計數(shù)器、中斷控由單片機自身資源（存儲器、定時計數(shù)器、中斷控制器、串行通信控制器、制器、串行通信控制器、I/O接口等）構(gòu)成的系統(tǒng)。接口等）構(gòu)成的系統(tǒng)。向資源豐富的片上系統(tǒng)發(fā)展是當代單片機產(chǎn)品發(fā)展向資源豐富的片上系統(tǒng)發(fā)展是當代單片機產(chǎn)品發(fā)展的主流。的主流。能否采用最小應用系統(tǒng)方案，取決于系統(tǒng)的規(guī)模和能否采用最小應用系統(tǒng)方案，取決于系統(tǒng)的規(guī)模和機內(nèi)資源水平及設(shè)計者的設(shè)計思想。機內(nèi)資源水平及設(shè)計者的設(shè)計思想。51系列中，系列中，8051、8751或或89C51等單片機有條件構(gòu)等單片機有條件構(gòu)成最小應用系統(tǒng)。成最小應用系統(tǒng)。片內(nèi)

3、無程序存儲器的芯片片內(nèi)無程序存儲器的芯片8031是一個特例，一定要是一個特例，一定要用外接程序存儲器才可以工作。只擴展外部程序存儲器的用外接程序存儲器才可以工作。只擴展外部程序存儲器的8031系統(tǒng)，也屬于最小應用系統(tǒng)。但系統(tǒng)，也屬于最小應用系統(tǒng)。但8031 不是片上系統(tǒng)不是片上系統(tǒng)芯片。芯片。8051、8751的最小應用系統(tǒng)，其特點如下：的最小應用系統(tǒng)，其特點如下：（1）I/O量大量大: P0 P3都可作為都可作為I/O口使用?？谑褂?。 （2）存儲器的容量有限：）存儲器的容量有限：128 BRAM和和4 KB的的ROM。（3）無數(shù)據(jù)、地址、控制總線。）無數(shù)據(jù)、地址、控制總線。只要為單片機供電，

4、并將單片機接上時鐘電路和復只要為單片機供電，并將單片機接上時鐘電路和復位電路，同時位電路，同時接高電平，系統(tǒng)就可以工作了。接高電平，系統(tǒng)就可以工作了。ALE、信號線懸空即可。信號線懸空即可。PSENEA8.1.2 構(gòu)建總線系統(tǒng)的條件與總線分類構(gòu)建總線系統(tǒng)的條件與總線分類1構(gòu)建總線系統(tǒng)的條件構(gòu)建總線系統(tǒng)的條件單片機有外部總線是構(gòu)建總線系統(tǒng)的必要條件。單片機有外部總線是構(gòu)建總線系統(tǒng)的必要條件。2單片機的單片機的I/O工作方式與總線工作方式工作方式與總線工作方式I/O方式：方式：I/O是單片機與外部聯(lián)系唯一渠道，對外是單片機與外部聯(lián)系唯一渠道，對外部對象的控制或數(shù)據(jù)交換，都是通過對部對象的控制或數(shù)據(jù)

5、交換，都是通過對I/O操作完成的。操作完成的?？偩€方式：通過總線與外部器件構(gòu)成應用系統(tǒng)，系總線方式：通過總線與外部器件構(gòu)成應用系統(tǒng)，系統(tǒng)在總線控制下協(xié)調(diào)工作。統(tǒng)在總線控制下協(xié)調(diào)工作。 剩余的剩余的I/O操作方式不變。操作方式不變。51系列是有外部總線的單片機，可以工作于系列是有外部總線的單片機，可以工作于I/O方式，方式，也可以工作于總線方式。也可以工作于總線方式。3并行總線與串行總線并行總線與串行總線單片機總線系統(tǒng)，分并行和串行總線兩種。它們具單片機總線系統(tǒng)，分并行和串行總線兩種。它們具有不同的特點。單片機系統(tǒng)擴展是以并行方式為主的，所有不同的特點。單片機系統(tǒng)擴展是以并行方式為主的，所以習慣

6、術(shù)語中的總線，默認為并行總線，以區(qū)別串行總線以習慣術(shù)語中的總線，默認為并行總線，以區(qū)別串行總線系統(tǒng)。系統(tǒng)。 8.1.2 MCS-51系列單片機并行總線擴展方法系列單片機并行總線擴展方法1并行總線基本成員及其作用并行總線基本成員及其作用并行總線（簡稱總線，下同）由數(shù)據(jù)總線、地址總并行總線（簡稱總線，下同）由數(shù)據(jù)總線、地址總線和控制總線構(gòu)成。線和控制總線構(gòu)成?？偩€是開放的，一切符合總線標準的器件都可以掛總線是開放的，一切符合總線標準的器件都可以掛在總線上。數(shù)據(jù)在總線傳輸形成數(shù)據(jù)流，單片機是總線系在總線上。數(shù)據(jù)在總線傳輸形成數(shù)據(jù)流，單片機是總線系統(tǒng)的調(diào)度，協(xié)調(diào)整個總線系統(tǒng)的有序運行。統(tǒng)的調(diào)度，協(xié)調(diào)整

7、個總線系統(tǒng)的有序運行?？偩€工作的原則是：任意時刻，數(shù)據(jù)總線只能被一總線工作的原則是：任意時刻，數(shù)據(jù)總線只能被一個器件所占有。否則會造成數(shù)據(jù)個器件所占有。否則會造成數(shù)據(jù)“撞車撞車”，程序，程序“跑飛跑飛”，系，系統(tǒng)癱瘓的結(jié)果。統(tǒng)癱瘓的結(jié)果。當單片機對總線上器件操作時，地址總線為其提供當單片機對總線上器件操作時，地址總線為其提供地址信號。地址信號。單片機是并行總線的主控制器，而總線上的其它器單片機是并行總線的主控制器，而總線上的其它器件均由單片機管理，實現(xiàn)對它們的控制。件均由單片機管理，實現(xiàn)對它們的控制。另一方面，總線上的器件應具有數(shù)據(jù)、地址和受控另一方面，總線上的器件應具有數(shù)據(jù)、地址和受控接口才

8、能接受單片機的控制，所以將符合這個條件的器件接口才能接受單片機的控制，所以將符合這個條件的器件統(tǒng)稱為接口器件。統(tǒng)稱為接口器件。 2.MCS-51并行總線的基本構(gòu)架并行總線的基本構(gòu)架51機的機的I/O口除口除P1口外，都具有復用功能。在最小口外，都具有復用功能。在最小模式下，模式下，51機的并行口作為通用機的并行口作為通用I/O口使用。在總線擴展口使用。在總線擴展方式下，方式下，51機的并行總線（機的并行總線（inter）是這樣構(gòu)成的：）是這樣構(gòu)成的：數(shù)據(jù)總線：數(shù)據(jù)總線：P0兼作數(shù)據(jù)和地址總線的低兼作數(shù)據(jù)和地址總線的低8位位A0A7。地址總線：地址總線：P0口兼作地址總線的低口兼作地址總線的低8

9、位位A0A7，P2口為地址總線的高口為地址總線的高8位位A8A15?？刂瓶偩€：控制總線：外部程序存儲器讀選通信號輸出外部程序存儲器讀選通信號輸出端；端；ALE地址鎖存信號輸出端。地址鎖存信號輸出端。 （P3.7）為外部）為外部RAM讀選通輸出端；讀選通輸出端； （P3.6）為）為外部數(shù)據(jù)存儲器寫選通輸出端。外部數(shù)據(jù)存儲器寫選通輸出端。51機并行總線擴展方法是非常規(guī)范的，設(shè)計技巧是機并行總線擴展方法是非常規(guī)范的，設(shè)計技巧是以單片機的三總線為核心，接口芯片與三總線對接。以單片機的三總線為核心，接口芯片與三總線對接。 圖圖8-2為為51機的三總線的基本構(gòu)架。機的三總線的基本構(gòu)架。PSENRDWR3M

10、CS-51并行總線系統(tǒng)設(shè)計思路并行總線系統(tǒng)設(shè)計思路總線系統(tǒng)設(shè)計應以總線系統(tǒng)設(shè)計應以51機三總線為核心，接口器件與機三總線為核心，接口器件與總線并聯(lián)對接的方式進行。電路設(shè)計時又有先易后難的原總線并聯(lián)對接的方式進行。電路設(shè)計時又有先易后難的原則：即先將接口芯片的數(shù)據(jù)和地址線接入總線，最后處理則：即先將接口芯片的數(shù)據(jù)和地址線接入總線，最后處理具有特殊性（差別很小）的控制線部分。此時，要特別注具有特殊性（差別很?。┑目刂凭€部分。此時，要特別注意接口芯片的受控線（讀意接口芯片的受控線（讀/寫、片選、輸出允許信號等）。寫、片選、輸出允許信號等）。圖圖8-3是是51機總線擴展系統(tǒng)的一個典型電路圖。機總線擴展

11、系統(tǒng)的一個典型電路圖。 4總線工作原理總線工作原理（1）MCS-51采用地址采用地址/數(shù)據(jù)分時復用技術(shù)，低數(shù)據(jù)分時復用技術(shù)，低8位位地址地址A7A0與數(shù)據(jù)總線與數(shù)據(jù)總線D7D0分時使用分時使用P0口引腳，因此口引腳，因此需要在需要在P0口上接一個地址鎖存器芯片，見圖口上接一個地址鎖存器芯片，見圖8-3。（2）總線的工作時序信號由）總線的工作時序信號由51機產(chǎn)生，無需人的干機產(chǎn)生，無需人的干預。預。（3）總線工作的次序遵守先地址，后數(shù)據(jù)的原則，）總線工作的次序遵守先地址，后數(shù)據(jù)的原則，見圖見圖8-4。5總線設(shè)計時需考慮的幾個問題總線設(shè)計時需考慮的幾個問題（1）總線的負載能力。）總線的負載能力。5

12、1機的數(shù)據(jù)總線和控制總線，機的數(shù)據(jù)總線和控制總線，可直接驅(qū)動可直接驅(qū)動8個個LS TTL門電路；而地址總線可直接驅(qū)動門電路；而地址總線可直接驅(qū)動4個個LS TTL門電路。目前，接口芯片多采用門電路。目前，接口芯片多采用MOS工藝，直工藝，直流阻抗大。但流阻抗大。但MOS負載的輸入電容較大，因此，負載問負載的輸入電容較大，因此，負載問題應重點考慮交流負載能力。題應重點考慮交流負載能力。（2）總線讀）總線讀/寫時序與接口芯片的存取速度的匹配寫時序與接口芯片的存取速度的匹配問題。接口器件的讀問題。接口器件的讀/寫速度應與總線相同或更快。寫速度應與總線相同或更快。 8.2總線擴展常用器件簡介總線擴展常

13、用器件簡介51機的并行總線架構(gòu)需要一些特定功能的芯片才能機的并行總線架構(gòu)需要一些特定功能的芯片才能實現(xiàn)。常見的芯片有：實現(xiàn)。常見的芯片有：1.地址鎖存器地址鎖存器51機的地址鎖存器常用機的地址鎖存器常用8D鎖存器鎖存器74LS373、74HC573等芯片。他們是帶輸出三態(tài)門的等芯片。他們是帶輸出三態(tài)門的8D鎖存器，其鎖存器，其外部引腳示意如圖外部引腳示意如圖11-4所示。其中：所示。其中：1D8D為為8個輸入端；個輸入端； 1Q8Q為為8個輸出端；個輸出端；G為數(shù)據(jù)鎖存端：當為數(shù)據(jù)鎖存端：當G為為“1”時，鎖存器輸出狀態(tài)時，鎖存器輸出狀態(tài)（1Q8Q）同輸入狀態(tài)（）同輸入狀態(tài)（1D8D）；當）；

14、當G由由“1”變變“0”時，時， 數(shù)據(jù)打入鎖存器中。并且在數(shù)據(jù)打入鎖存器中。并且在G保持保持“0”時輸出保持不變，時輸出保持不變，輸入為高阻。正好與輸入為高阻。正好與51機的機的ALE信號功能吻合。信號功能吻合。3.譯碼器譯碼器總線設(shè)計一個重要點就是地址譯碼。地址譯碼就是總線設(shè)計一個重要點就是地址譯碼。地址譯碼就是為總線上的芯片分配地址范圍，由于多數(shù)芯片都有多個連為總線上的芯片分配地址范圍，由于多數(shù)芯片都有多個連續(xù)的地址單元，所以每個芯片的地址，是一個連續(xù)的地址續(xù)的地址單元，所以每個芯片的地址，是一個連續(xù)的地址范圍。范圍。此外此外I/O也可以參與譯碼，實現(xiàn)更靈活的譯碼。從本也可以參與譯碼，實現(xiàn)

15、更靈活的譯碼。從本質(zhì)上講譯碼就是當質(zhì)上講譯碼就是當CPU訪問該芯片時，要輸出一個選片信訪問該芯片時，要輸出一個選片信號至預訪問的芯片的選片輸入端。號至預訪問的芯片的選片輸入端。 譯碼電路的設(shè)計原則是：在任意時刻只有一個芯片譯碼電路的設(shè)計原則是：在任意時刻只有一個芯片的被選中，其他芯片的數(shù)據(jù)口均為高阻狀態(tài)。的被選中，其他芯片的數(shù)據(jù)口均為高阻狀態(tài)。 學習譯碼技術(shù)要達到以下水平：學習譯碼技術(shù)要達到以下水平：（1）電路的設(shè)計者要能指出系統(tǒng)上每個芯片的地址）電路的設(shè)計者要能指出系統(tǒng)上每個芯片的地址范圍。建筑設(shè)計工程師設(shè)計了一幢房子，但他自己不知道范圍。建筑設(shè)計工程師設(shè)計了一幢房子，但他自己不知道門、窗在

16、哪里，這種笑話在單片機的學習中常見。門、窗在哪里，這種笑話在單片機的學習中常見。（2）在參考別人設(shè)計電路時，只要硬件不加密，要）在參考別人設(shè)計電路時，只要硬件不加密，要能從譯碼電路看出系統(tǒng)上每個芯片的地址范圍。能從譯碼電路看出系統(tǒng)上每個芯片的地址范圍?？偩€系統(tǒng)設(shè)計中，常用的具有代表性的譯碼電路由總線系統(tǒng)設(shè)計中，常用的具有代表性的譯碼電路由3-8譯碼器譯碼器74HC138構(gòu)成。它是一種常用的地址譯碼器芯構(gòu)成。它是一種常用的地址譯碼器芯片，其管腳圖如圖片，其管腳圖如圖8-7所示。所示。 表表8-2為為74LS138的真值表。其中的真值表。其中G1、 、 三個控三個控制端，只有當制端，只有當G1為高

17、電平且、均為低電平時，為高電平且、均為低電平時， 譯碼器才譯碼器才能進行譯碼輸出。否則譯碼器的能進行譯碼輸出。否則譯碼器的8個輸出端均為高電平。個輸出端均為高電平。74CH138譯碼輸出時，每次只有一個輸出端有效，譯碼輸出時，每次只有一個輸出端有效，為低電平。所以為低電平。所以138適用于絕大多數(shù)低電平選通的接口芯適用于絕大多數(shù)低電平選通的接口芯片構(gòu)成的系統(tǒng)。片構(gòu)成的系統(tǒng)。2AG2BG8.2 27系列系列EPROM型存儲器型存儲器外部程序存儲器一般使用外部程序存儲器一般使用EPROM、EEPROM、Flash ROM，他們的接口基本相同，以傳統(tǒng)的，他們的接口基本相同，以傳統(tǒng)的27系列芯片系列芯

18、片為例討論。為例討論。27系列為系列為EPROM型存儲器，其上帶有一個石英窗，型存儲器，其上帶有一個石英窗，可透射紫外線擦除內(nèi)部數(shù)據(jù)，反復使用?？赏干渥贤饩€擦除內(nèi)部數(shù)據(jù)，反復使用。直到電可擦除的閃存式存儲器出現(xiàn)后，直到電可擦除的閃存式存儲器出現(xiàn)后，EPROM型型芯片才被取代。芯片才被取代。8.3.1 芯片的容量與地址線數(shù)目芯片的容量與地址線數(shù)目 早期有早期有2716、2732，中期有，中期有2764、27128，后，后期普遍使用期普遍使用27256和和27512。27后的數(shù)字為芯片的后的數(shù)字為芯片的容量，單位為容量，單位為Kbit：如：如2716的容量為的容量為16Kbit，一個，一個字節(jié)為字

19、節(jié)為8bit，所以用標稱容量除以，所以用標稱容量除以8，就是該芯片，就是該芯片的字節(jié)量，的字節(jié)量，2716為為2K字節(jié)。字節(jié)。其封裝形式多樣，這里介紹其封裝形式多樣，這里介紹28腳腳DIP封裝系封裝系列產(chǎn)品。圖列產(chǎn)品。圖8-8為為2716、2764、27256的管腳圖，圖的管腳圖，圖8-9為為27系列芯片的簡化結(jié)構(gòu)圖。系列芯片的簡化結(jié)構(gòu)圖。 27系列芯片的引腳功能：系列芯片的引腳功能：A0A15為地址線，為地址線，O0O7為數(shù)據(jù)線（雙向），正常工為數(shù)據(jù)線（雙向），正常工作時為輸出，只有在編程時才為輸入?？刂凭€只有作時為輸出，只有在編程時才為輸入?？刂凭€只有、兩線，其定義見表兩線，其定義見表8-

20、3。OECE8.3.2 27系列芯片的特性參數(shù)及時序系列芯片的特性參數(shù)及時序結(jié)論結(jié)論1：使器件工作的必要充分條件是，：使器件工作的必要充分條件是， 、 上上的電平均為低。的電平均為低。結(jié)論結(jié)論2：即使片選（或稱選片）端為低電平，只要輸：即使片選（或稱選片）端為低電平，只要輸出允許端為邏輯高電平，數(shù)據(jù)線仍保持高阻狀態(tài)。這一結(jié)出允許端為邏輯高電平，數(shù)據(jù)線仍保持高阻狀態(tài)。這一結(jié)論很重要，值得強調(diào)。論很重要，值得強調(diào)。OECE學習器件的設(shè)計與編程，要從、的操作時序入手。學習器件的設(shè)計與編程，要從、的操作時序入手。圖圖8-10為為27系列芯片的讀時序示意圖。工作過程的解讀要系列芯片的讀時序示意圖。工作過

21、程的解讀要點是：總線給出地址信號（數(shù)據(jù)），點是：總線給出地址信號（數(shù)據(jù)）， 、 依次拉依次拉低，存儲器數(shù)據(jù)送至總線上，被低，存儲器數(shù)據(jù)送至總線上，被CPU讀取。讀取。 OECE【例【例8-1】 設(shè)計一個具有設(shè)計一個具有64K程序存儲器容量的程序存儲器容量的8031系統(tǒng)。系統(tǒng)。解：解：8031構(gòu)成最小應用系統(tǒng)時，構(gòu)成最小應用系統(tǒng)時， 必須在片外擴展程必須在片外擴展程序存儲器，根據(jù)題意選用一片序存儲器，根據(jù)題意選用一片27512即能滿足要求。對一即能滿足要求。對一片程序存儲器系統(tǒng)，可采用常選通方式，故將其選片端接片程序存儲器系統(tǒng)，可采用常選通方式，故將其選片端接地，片外地址譯碼完成。地，片外地址譯

22、碼完成。8031的的3片最小系統(tǒng)，如圖片最小系統(tǒng)，如圖8-11所示。所示。 設(shè)計方法：直接將圖設(shè)計方法：直接將圖8-2、圖、圖8-6、圖、圖8-9組合起來，組合起來，最后將控制線（最后將控制線（ALE 和和）與）與27512的的端對接即端對接即可完成系統(tǒng)設(shè)計?？赏瓿上到y(tǒng)設(shè)計。注意圖中的三個接地處理。為什么？注意圖中的三個接地處理。為什么？ PSENOE【例【例8-2】用多片】用多片2764構(gòu)成構(gòu)成64KB程序存儲器的程序存儲器的8031系統(tǒng)，設(shè)計其接口電路。系統(tǒng)，設(shè)計其接口電路。外擴兩片以上的程序存儲器，接口電路應如何設(shè)計？外擴兩片以上的程序存儲器，接口電路應如何設(shè)計？譯碼、地址分配問題，只有

23、在多芯片系統(tǒng)中才能得到實踐。譯碼、地址分配問題，只有在多芯片系統(tǒng)中才能得到實踐。問題：擴展問題：擴展64KB外部程序存儲器空間，需要多少片外部程序存儲器空間，需要多少片2764芯片？任務：設(shè)計這個芯片？任務：設(shè)計這個8031系統(tǒng)的電路，并為每個系統(tǒng)的電路，并為每個2764芯片分配的地址。芯片分配的地址。 解：解：64KB正好是正好是51機的最大程序存儲器的尋址范圍。機的最大程序存儲器的尋址范圍。因此，本例是完全譯碼的問題：即所有地址線全部用于地因此，本例是完全譯碼的問題：即所有地址線全部用于地址譯碼。這種譯碼方式，分配給每個存儲器單元只有址譯碼。這種譯碼方式，分配給每個存儲器單元只有1個個唯一

24、的地址。唯一的地址。（1）擴展）擴展64K外部程序存儲器正好需要外部程序存儲器正好需要8片片2764。本例采用譯碼器芯片的設(shè)計方法。系統(tǒng)設(shè)計如圖本例采用譯碼器芯片的設(shè)計方法。系統(tǒng)設(shè)計如圖8-12所示。所示。（2）確定每個）確定每個2764芯片的地址范圍芯片的地址范圍片內(nèi)譯碼地址范圍的確定方法：每一地址位可為片內(nèi)譯碼地址范圍的確定方法：每一地址位可為0、1兩種情況，用表示。最低地址為各地址位均為兩種情況，用表示。最低地址為各地址位均為0的編碼，的編碼，最高地址是各地址位全為最高地址是各地址位全為1的編碼，因此每個芯片的片內(nèi)的編碼，因此每個芯片的片內(nèi)地址變化范圍為從最低到最高地址編碼連續(xù)變化；片外

25、譯地址變化范圍為從最低到最高地址編碼連續(xù)變化；片外譯碼由采用的譯碼電路決定，分析入手點是芯片的選片線是碼由采用的譯碼電路決定，分析入手點是芯片的選片線是否有效。否有效。（3）確定各個芯片的地址范圍）確定各個芯片的地址范圍綜合（綜合（1）、（）、（2）。圖）。圖8-12中中8個個2764芯片的地址范芯片的地址范圍如表圍如表8-6所示。所示。【例【例8-3】用】用27128芯片設(shè)計一個芯片設(shè)計一個32K外部程序外部程序存儲器的存儲器的8031系統(tǒng)，并為每個系統(tǒng)，并為每個27128芯片分配地址。芯片分配地址。解：解：32K空間沒有達到空間沒有達到51機的最大程序存儲機的最大程序存儲器的尋址范圍。因此

26、，采用部分譯碼法分配地址。器的尋址范圍。因此，采用部分譯碼法分配地址。即用部分地址線譯碼方法。這種譯碼法為每個存即用部分地址線譯碼方法。這種譯碼法為每個存儲器分配的地址范圍可以不止一個，因此有地址儲器分配的地址范圍可以不止一個，因此有地址范圍重復的情況，究其原因，是因為部分譯碼空范圍重復的情況，究其原因，是因為部分譯碼空出了部分地址線而不用。部分譯碼的方法，只能出了部分地址線而不用。部分譯碼的方法，只能用于小于用于小于64K存儲器空間的系統(tǒng)。存儲器空間的系統(tǒng)。 （1）擴展）擴展32K外部程序存儲器正好需要外部程序存儲器正好需要2片片27128。（2）確定每個）確定每個27128芯片的地址范圍：

27、芯片的地址范圍：本例譯碼方法是線選法，電路采用反相器本例譯碼方法是線選法，電路采用反相器7404設(shè)計，如圖設(shè)計，如圖8-13所示。確定地址范圍如表所示。確定地址范圍如表8-7所示。所示。從表從表8-7看出，芯片的每個存儲單元都有兩個地址。看出，芯片的每個存儲單元都有兩個地址。邏輯上占用了他們?nèi)萘績杀兜牡刂?，但只有邏輯上占用了他們?nèi)萘績杀兜牡刂?，但只?2K的物理空的物理空間，地址范圍不唯一，是部分譯碼的特點。當間，地址范圍不唯一，是部分譯碼的特點。當A15確定后，確定后，兩個芯片的地址還是連續(xù)的。單片機上電復位后，兩個芯片的地址還是連續(xù)的。單片機上電復位后，PC從從0000H開始執(zhí)行程序，開始

28、執(zhí)行程序，A15為為0，系統(tǒng)程序存儲器的地址范，系統(tǒng)程序存儲器的地址范圍為圍為0000H7FFFH。讀取程序存儲器中表格數(shù)據(jù)的方法：讀取程序存儲器中表格數(shù)據(jù)的方法：匯編用指令匯編用指令MOVC A，A+PC 和和指令指令MOVC A，A+DPTR，兩條均為變址尋址。，兩條均為變址尋址。C程序用程序用code 關(guān)鍵詞定義指針變量。如關(guān)鍵詞定義指針變量。如 code *prt外部程序存儲器擴展小結(jié)：外部程序存儲器擴展小結(jié)：（1）實現(xiàn)地址分配的譯碼電路多種多樣，可根據(jù)實）實現(xiàn)地址分配的譯碼電路多種多樣，可根據(jù)實際電路擇優(yōu)選用。際電路擇優(yōu)選用。（2）程序存儲器的地址必須滿足從）程序存儲器的地址必須滿足

29、從0000H開始、連開始、連續(xù)這兩個要求。續(xù)這兩個要求。 （3） 、 與程序存儲器操作無關(guān)。程序存與程序存儲器操作無關(guān)。程序存儲區(qū)的儲區(qū)的64K空間是由控制信號空間是由控制信號 管理的。而數(shù)據(jù)存儲區(qū)管理的。而數(shù)據(jù)存儲區(qū)64K空間是由控制信號空間是由控制信號 、 管理的，與管理的，與無關(guān)。無關(guān)。這就是這就是51機雙機雙64K存儲空間的實現(xiàn)原理。存儲空間的實現(xiàn)原理。PSENRWRDPSENRWRD8.4 外部數(shù)據(jù)存儲器總線擴展外部數(shù)據(jù)存儲器總線擴展數(shù)據(jù)存儲器即隨機存取存儲器，簡稱數(shù)據(jù)存儲器即隨機存取存儲器，簡稱RAM。與。與ROM不同，單片機可對不同，單片機可對RAM可以進行讀、寫兩種操作?？梢赃M

30、行讀、寫兩種操作。RAM為易失性存儲器，斷電后信息消失。為易失性存儲器，斷電后信息消失。8051單片機內(nèi)的單片機內(nèi)的128B的內(nèi)部的內(nèi)部RAM是十分珍貴的資是十分珍貴的資源，應該合理的分配并充分加以利用。然而在實際實用源，應該合理的分配并充分加以利用。然而在實際實用時，僅片內(nèi)的時，僅片內(nèi)的128B的的RAM往往不夠，因此需外擴往往不夠，因此需外擴RAM外部數(shù)據(jù)存儲器與程序存儲器擴展設(shè)計方法基本相外部數(shù)據(jù)存儲器與程序存儲器擴展設(shè)計方法基本相同。只是數(shù)據(jù)存儲器的控制是通過同。只是數(shù)據(jù)存儲器的控制是通過 和和 實現(xiàn)的。實現(xiàn)的。 數(shù)據(jù)存儲器的用途相當于草稿紙，用戶應有讀數(shù)據(jù)存儲器的用途相當于草稿紙，用

31、戶應有讀/寫寫自由空間和時間，不能受單片機內(nèi)在系統(tǒng)的控制，多個自由空間和時間，不能受單片機內(nèi)在系統(tǒng)的控制，多個芯片的地址可以不連續(xù)（但芯片的地址可以不連續(xù)（但?）。數(shù)據(jù)存儲器是單片機系）。數(shù)據(jù)存儲器是單片機系統(tǒng)（指統(tǒng)（指 、 信號）和用戶指令（讀、寫型指令）共信號）和用戶指令（讀、寫型指令）共同控制的，用戶指令代碼為系統(tǒng)時序信號的產(chǎn)生提供依同控制的，用戶指令代碼為系統(tǒng)時序信號的產(chǎn)生提供依據(jù)。據(jù)。 RWRDRWRD8.4.1 常用數(shù)據(jù)存儲器常用數(shù)據(jù)存儲器 1. 62系列靜態(tài)系列靜態(tài)RAM的封裝與管腳排列的封裝與管腳排列 62系列芯片是靜態(tài)數(shù)據(jù)存儲器芯片，在單片機中常系列芯片是靜態(tài)數(shù)據(jù)存儲器芯片，

32、在單片機中常用的有用的有6264（8K8位）和位）和62256（32K8位，容量的算位，容量的算法與法與27系列相同）。其系列相同）。其28 引腳雙列直插式封裝管腳圖如引腳雙列直插式封裝管腳圖如圖圖8-14所示。其中所示。其中I/O0I/O7為三態(tài)雙向數(shù)據(jù)口，控制線為三態(tài)雙向數(shù)據(jù)口，控制線為為 、 、 三根，功能見表三根，功能見表8-8。圖圖8-15為為62系列芯片簡化接口電路圖。系列芯片簡化接口電路圖。OEWECE2外部數(shù)據(jù)存儲器讀外部數(shù)據(jù)存儲器讀/寫操作時序?qū)懖僮鲿r序51機對機對XRAM的讀時序可參閱圖的讀時序可參閱圖8-4。圖。圖8-16是是51機機對對XRAM的寫時序圖，對的寫時序圖，

33、對XRAM讀、寫操作建議只用如讀、寫操作建議只用如下兩條命令，即：下兩條命令，即：MOVX，A DPTR和和MOVX DPTR，A 8.4.2 62系列數(shù)據(jù)存儲器的接口設(shè)計系列數(shù)據(jù)存儲器的接口設(shè)計對內(nèi)部有程序存儲器的對內(nèi)部有程序存儲器的51機芯片來說，在數(shù)據(jù)存儲機芯片來說，在數(shù)據(jù)存儲器需要量大時，可只擴展其外部數(shù)據(jù)存儲器，而不必擴展器需要量大時，可只擴展其外部數(shù)據(jù)存儲器，而不必擴展外部程序存儲器。在這種情況下，單片機對外部數(shù)據(jù)存儲外部程序存儲器。在這種情況下，單片機對外部數(shù)據(jù)存儲器的操作可以是并行總線方式的，也可用器的操作可以是并行總線方式的，也可用I/O方式直接對方式直接對其操作。兩者的電路

34、結(jié)構(gòu)只有微小的差異，但驅(qū)動程序卻其操作。兩者的電路結(jié)構(gòu)只有微小的差異，但驅(qū)動程序卻大相徑庭。大相徑庭?！纠纠?-4】用一片】用一片62256芯片為芯片為80C51外擴外擴32KB數(shù)據(jù)存儲器，數(shù)據(jù)存儲器，設(shè)計電路并寫出對此設(shè)計電路并寫出對此62256中的任一單元進行讀、寫操作的程序段。中的任一單元進行讀、寫操作的程序段。 解：系統(tǒng)電路設(shè)計如圖解：系統(tǒng)電路設(shè)計如圖8-17所示。所示。 ALE控制控制74HC573的鎖存控制端的鎖存控制端G，和分別與和相接。，和分別與和相接。15根根地址線與地址線與62256對接，完成片內(nèi)譯碼；地址線的最高位對接，完成片內(nèi)譯碼；地址線的最高位A15（P2.7）用于

35、選片。當用于選片。當A15為為0時，時，62256被選中：則被選中：則0,為為62256的地址范圍，即的地址范圍，即00007FFFH，共，共32K。 對對62256內(nèi)部內(nèi)部1000H單元進行讀、寫一個字節(jié)單元進行讀、寫一個字節(jié)的程序段分別為：的程序段分別為：MOVDPTR，#1000HMOVXA，DPTR；對；對XRAM的讀操的讀操作作MOVDPTR，#1000HMOVA，#0AAHMOVXDPT R，A；對；對XRAM的寫操的寫操作作 在在CPU執(zhí)行這幾條指令時，自動產(chǎn)生相應的動作，執(zhí)行這幾條指令時，自動產(chǎn)生相應的動作，軟件簡練，指令效率極高。這是并行總線的優(yōu)勢。軟件簡練，指令效率極高。這

36、是并行總線的優(yōu)勢?？偩€方式，在電路設(shè)計滿足總線要求后，對數(shù)據(jù)存總線方式，在電路設(shè)計滿足總線要求后，對數(shù)據(jù)存儲器類的接口器件的操作：地址輸入、芯片選通、操作時儲器類的接口器件的操作：地址輸入、芯片選通、操作時序、操作數(shù)據(jù)讀、寫，全都包含在幾條簡練的指令中。序、操作數(shù)據(jù)讀、寫，全都包含在幾條簡練的指令中?？紤]：考慮：I/O方式電路和讀方式電路和讀/寫程序如何？寫程序如何？對片內(nèi)有程序存儲器的對片內(nèi)有程序存儲器的51機，可只作外部機，可只作外部RAM擴展，擴展，即將圖即將圖8-17與圖與圖8-11所示的兩系統(tǒng)并接在一起。所示的兩系統(tǒng)并接在一起?！纠纠?-5】編寫一個將外部】編寫一個將外部RAM 2

37、000H201FH單元，單元，共共32B傳送到以傳送到以3000H為首址的外部為首址的外部RAM的子程序。的子程序。解：采用循環(huán)結(jié)構(gòu)解：采用循環(huán)結(jié)構(gòu) 。標準標準51只有一個只有一個DPTR，將源頭數(shù)據(jù)直接移動到目的地，將源頭數(shù)據(jù)直接移動到目的地，循環(huán)結(jié)構(gòu)程序難以實現(xiàn)。循環(huán)結(jié)構(gòu)程序難以實現(xiàn)?？紤]數(shù)據(jù)指針（考慮數(shù)據(jù)指針（R0、R1），如果先將外部），如果先將外部RAM中的源中的源數(shù)據(jù)，移到內(nèi)部數(shù)據(jù)，移到內(nèi)部RAM中，再將數(shù)據(jù)移到外部中，再將數(shù)據(jù)移到外部RAM的目標區(qū)域，的目標區(qū)域，循環(huán)程序結(jié)構(gòu)的數(shù)據(jù)指針條件就滿足了。數(shù)據(jù)分布及移動路循環(huán)程序結(jié)構(gòu)的數(shù)據(jù)指針條件就滿足了。數(shù)據(jù)分布及移動路線如圖線如圖8

38、-18所示。所示。程序設(shè)計要考慮片內(nèi)程序設(shè)計要考慮片內(nèi)RAM的容量。對本題來說，拿出的容量。對本題來說，拿出32個字節(jié)空間應不成問題。參考子程序如下：個字節(jié)空間應不成問題。參考子程序如下： MXRAMD： MOV R0， #30H；內(nèi)部；內(nèi)部RAM數(shù)據(jù)區(qū)首址數(shù)據(jù)區(qū)首址MOV R7， #20H；循環(huán)計數(shù)值；循環(huán)計數(shù)值MOV DPTR， #2000H；源數(shù)據(jù)首址；源數(shù)據(jù)首址LOOP1：MOVX A， DPTR ；循環(huán)體頭；循環(huán)體頭MOV R0， A；一次向內(nèi)轉(zhuǎn)移一個數(shù)據(jù)；一次向內(nèi)轉(zhuǎn)移一個數(shù)據(jù)INC DPTR；片外指針加；片外指針加1，指向下一單元，指向下一單元INC R0；片內(nèi)指針加；片內(nèi)指針加1

39、，指向下一單元，指向下一單元DJNZ R7， LOOP1；循環(huán)體尾；循環(huán)體尾；再將暫存于內(nèi)部；再將暫存于內(nèi)部RAM 30H4FH中的數(shù)據(jù)送外部中的數(shù)據(jù)送外部RAM地址中地址中 MOV R0， #30H；源數(shù)據(jù)首址；源數(shù)據(jù)首址MOV R7， #20HMOV DPTR， #3000H ；目的數(shù)據(jù)首址；目的數(shù)據(jù)首址LOOP2：MOV A， R0MOVXDPTR， AINC DPTRINC R0DJNZ R7， LOOP2 RET 【例【例8-6】編寫一個將外部】編寫一個將外部RAM 2000H21FFH單單元，共元，共512B的數(shù)據(jù)，傳送到以的數(shù)據(jù)，傳送到以3000H為首址的外部為首址的外部RAM區(qū)

40、的區(qū)的C程序。程序。解：很多增強型解：很多增強型51單片機，如單片機，如STC系列，有兩個系列，有兩個DPTR指針，外部指針，外部RAM數(shù)據(jù)傳送的匯編程序要比用標準數(shù)據(jù)傳送的匯編程序要比用標準51簡練且運行快很多。有關(guān)雙簡練且運行快很多。有關(guān)雙DPTR的用法，請閱讀參考的用法，請閱讀參考文獻文獻2第第4章相關(guān)內(nèi)容。本例只討論用章相關(guān)內(nèi)容。本例只討論用C語言解決這類問語言解決這類問題的程序設(shè)計方法，題的程序設(shè)計方法，C51參考源文件如下：參考源文件如下： #include REG51series.H/仿真對象為標準仿真對象為標準51#define uchar unsigned char/無符號字

41、符型變量無符號字符型變量#define uint unsigned char/定義無符號整型變量定義無符號整型變量uchar xdata *wg_x,*wg_y;/定義變量位于外部定義變量位于外部RAMvoid gwrite (uint n)/定義函數(shù)名及類型定義函數(shù)名及類型 uint i; for (i= 0;in;i+) *(wg_y+i)=*(wg_x+i); /數(shù)據(jù)移動數(shù)據(jù)移動 void main(void) /主程序如下主程序如下wg_x = 0 x022000; wg_y = 0 x023000;/0 x02是格式是格式gwrite (512);/調(diào)用函數(shù)調(diào)用函數(shù)while(1);

42、/調(diào)試程序用調(diào)試程序用 8.5外部非易失性數(shù)據(jù)存儲器及總線擴展方法外部非易失性數(shù)據(jù)存儲器及總線擴展方法8.5.1 EEPROM型非易失性存儲器概述型非易失性存儲器概述計算機系統(tǒng)中，常常需要一種即可讀寫又有掉電不計算機系統(tǒng)中，常常需要一種即可讀寫又有掉電不丟失的非易失性存儲器，其中一大類稱為丟失的非易失性存儲器，其中一大類稱為EEPROM。這。這種存儲器也分串行和并行接口兩種類型。種存儲器也分串行和并行接口兩種類型。并行接口并行接口EEPROM其代表產(chǎn)品為其代表產(chǎn)品為28系列存儲器芯片。系列存儲器芯片。串行接口串行接口EEPROM是為是為I/O系統(tǒng)設(shè)計的產(chǎn)品，占用系統(tǒng)設(shè)計的產(chǎn)品，占用I/O少，少

43、，適用于單片機最小應用系統(tǒng)中，如智能儀器、儀表系統(tǒng)等。適用于單片機最小應用系統(tǒng)中，如智能儀器、儀表系統(tǒng)等。 8.5.2 28系列并行接口系列并行接口EEPROM的一般特性的一般特性28系列芯片中系列芯片中28C64（8KB）、）、28C256（32KB）最）最具有代表性。在管腳排列與定義上，具有代表性。在管腳排列與定義上，28系列與系列與62系列完全系列完全一樣，操作時序也相同。因此，這兩個系列的芯片可以在一樣，操作時序也相同。因此，這兩個系列的芯片可以在硬件級互換。區(qū)別僅在于硬件級互換。區(qū)別僅在于28系列在寫操作后，需要一個寫系列在寫操作后，需要一個寫周期延時，數(shù)據(jù)才能可靠寫入，時間一般在周

44、期延時，數(shù)據(jù)才能可靠寫入，時間一般在715ms之間。之間。不同型號產(chǎn)品讀取時間一般在不同型號產(chǎn)品讀取時間一般在100250ns之間。之間。51機與機與28系列芯片的接口電路如圖系列芯片的接口電路如圖8-19所示。所示。 型芯片都有全片擦除功能，以節(jié)省擦除時間。型芯片都有全片擦除功能，以節(jié)省擦除時間。為快速寫入，芯片具有頁寫功能，可連續(xù)對芯片內(nèi)為快速寫入，芯片具有頁寫功能，可連續(xù)對芯片內(nèi)若干連續(xù)地址單元進行批量的寫操作。這就要求芯片內(nèi)部若干連續(xù)地址單元進行批量的寫操作。這就要求芯片內(nèi)部要有頁緩沖器支持，其大小也因型號而不同。要有頁緩沖器支持，其大小也因型號而不同。28系列的某些芯片，如系列的某些

45、芯片，如28C64A有數(shù)據(jù)查詢功能。在有數(shù)據(jù)查詢功能。在寫周期中，讀取最后一個寫入單元中的內(nèi)容，其最高位是寫周期中，讀取最后一個寫入單元中的內(nèi)容，其最高位是目標值的反碼，由此可判斷寫周期是否結(jié)束。這種數(shù)據(jù)查目標值的反碼，由此可判斷寫周期是否結(jié)束。這種數(shù)據(jù)查詢方法對頁寫和字節(jié)寫都適用。詢方法對頁寫和字節(jié)寫都適用。 8.5.3 28系列存儲器的數(shù)據(jù)安全措施系列存儲器的數(shù)據(jù)安全措施對儀器、儀表而言，非易失性存儲芯片內(nèi)的數(shù)據(jù)保對儀器、儀表而言，非易失性存儲芯片內(nèi)的數(shù)據(jù)保護問題特別重要。護問題特別重要。由于由于EEPROM可以在系統(tǒng)改寫，惡劣環(huán)境條件的干可以在系統(tǒng)改寫，惡劣環(huán)境條件的干擾，如雷擊等，可能

46、導致數(shù)據(jù)的改寫或丟失，而且?guī)茁史菙_，如雷擊等，可能導致數(shù)據(jù)的改寫或丟失，而且?guī)茁史浅４?，因此，必須采取措施加以防范。常大，因此，必須采取措施加以防范?1EEPROM存儲器硬件寫保護措施存儲器硬件寫保護措施沒有沒有SDP（軟件數(shù)據(jù)保護）功能的（軟件數(shù)據(jù)保護）功能的EEPROM芯片，芯片，可采用硬件寫保護措施。在圖可采用硬件寫保護措施。在圖8-19中，中，51機的寫信號線與機的寫信號線與P1.4，通過二輸入或門后再控制，通過二輸入或門后再控制2864的寫使能端。由于附的寫使能端。由于附加了加了P1.4的保險，數(shù)據(jù)的安全性在一定程序上得到了提高。的保險，數(shù)據(jù)的安全性在一定程序上得到了提高。2EEP

47、ROM存儲器軟件數(shù)據(jù)保護（存儲器軟件數(shù)據(jù)保護（SDP）措施）措施很多數(shù)廠家為很多數(shù)廠家為28系列芯片增加了系列芯片增加了SDP功能。軟件保功能。軟件保護方式，相當于軟件加密，雷電干擾解密的概率很小。具護方式，相當于軟件加密，雷電干擾解密的概率很小。具體內(nèi)容可查閱本書參考書目體內(nèi)容可查閱本書參考書目1、2的相關(guān)內(nèi)容。的相關(guān)內(nèi)容。 3EEPROM應用舉例應用舉例【例【例8-7】 51機與機與28C256的接口電路如圖的接口電路如圖8-19所示，所示，51機的機的fOSC = 11.0592MHz，28C256地址范圍地址范圍00007FFFH，試用，試用C51編寫對編寫對28C256讀、寫操作的測

48、試讀、寫操作的測試程序。程序。解：本程序是針對解：本程序是針對AT28C256編寫的，寫周期延時為編寫的，寫周期延時為7ms。C51參考程序如下：參考程序如下：#include #define uchar unsigned char#define uint unsigned intuchar xdata ttbuf100,*paint,*pt_t1,a,m; void DelayX1ms(uint count)/延時延時1ms子程序標準子程序標準51，11Muint i; uchar j; for(i=0;icount;i+)for(j=0;j112;j+); void main(void)p

49、aint=0 x025a00; /用頁寫方式從用頁寫方式從5A00H開始寫開始寫83個個22H到到28C256中中 a = 0; P1_4 = 0;/硬件允許寫硬件允許寫EEPROMfor (m=0;m83;m+)a+;*paint = 0 x22;/數(shù)據(jù)可在源程序中修改數(shù)據(jù)可在源程序中修改paint+; if (a = 16) /頁寫長度可為頁寫長度可為16、32、64a = 0;DelayX1ms(7); P1_4 = 1;/硬件寫保護硬件寫保護paint=0 x025a00; /從從5A00H開始讀開始讀100個數(shù)據(jù)到個數(shù)據(jù)到ttbuf數(shù)組中數(shù)組中for (m=0;m100;m+)ttb

50、ufm=*paint;paint+; 8.6 MCS-51總線系統(tǒng)的地址譯碼技術(shù)總線系統(tǒng)的地址譯碼技術(shù)問題來源：問題來源：51機外部機外部RAM只有只有64KB空間。在并行空間。在并行總線系統(tǒng)中，各種接口器件要占用總線系統(tǒng)中，各種接口器件要占用RAM空間，因此，空間，因此，RAM空間將被壓縮，接口器件的外擴數(shù)量與空間將被壓縮，接口器件的外擴數(shù)量與RAM空間量空間量之間的矛盾。之間的矛盾。如果要在如果要在51機上擴展端口芯片，可用機上擴展端口芯片，可用RAM空間就將空間就將被壓縮。應用中要綜合考慮擴展端口數(shù)量與可用被壓縮。應用中要綜合考慮擴展端口數(shù)量與可用RAM空空間的平衡關(guān)系。間的平衡關(guān)系。一

51、般來說，接口器件內(nèi)部寄存器單元是很少的，總一般來說，接口器件內(nèi)部寄存器單元是很少的，總?cè)萘客ǔＴ趲讉€至幾十個單元之間。如容量通常在幾個至幾十個單元之間。如SJA1000有有192個；個；DS12887有有128個。如此看來，擴展個。如此看來，擴展10個左右接口器件的個左右接口器件的系統(tǒng)，占用系統(tǒng)，占用RAM的量也遠遠在的量也遠遠在8KB以下，還有以下，還有56KB的的RAM空間，似乎不成問題?？臻g，似乎不成問題。事實上，空間量矛盾的關(guān)鍵，不在于事實上，空間量矛盾的關(guān)鍵，不在于RAM空間的絕空間的絕對量，而在于空閑空間的利用率上。下面通過一個例子來，對量，而在于空閑空間的利用率上。下面通過一個例

52、子來，考慮問題的來源與解決辦法?？紤]問題的來源與解決辦法。 【例【例8-8】 設(shè)計一個設(shè)計一個51機的并行擴展系統(tǒng)。要求程機的并行擴展系統(tǒng)。要求程序存儲器序存儲器64KB、RAM56KB，并預留，并預留8個片選端口，其中個片選端口，其中一個端口占用的地址范圍要達到一個端口占用的地址范圍要達到1KB，其它端口的空間范，其它端口的空間范圍也要在圍也要在32B1KB之間。之間。解：從現(xiàn)有掌握的邏輯芯片譯碼技術(shù)，為達到設(shè)計解：從現(xiàn)有掌握的邏輯芯片譯碼技術(shù)，為達到設(shè)計要求，又節(jié)省器件，最佳的選擇是采用要求，又節(jié)省器件，最佳的選擇是采用74HC138。實現(xiàn)電。實現(xiàn)電路如圖路如圖8-20所示。所示。 為實現(xiàn)

53、為實現(xiàn)56KB和和8KB這兩個數(shù)字組合，圖這兩個數(shù)字組合，圖8-20中，用第中，用第1個個74HC138實現(xiàn)實現(xiàn)64KB數(shù)據(jù)存儲區(qū)空間的分配，它將數(shù)據(jù)存儲區(qū)空間的分配，它將64KB空間分為相空間分為相等的等的8塊，每塊塊，每塊8KB。方法是通過兩個。方法是通過兩個4輸入與門實現(xiàn)對兩片輸入與門實現(xiàn)對兩片62256片外譯碼?，F(xiàn)將前片外譯碼。現(xiàn)將前7塊連續(xù)空間分配給塊連續(xù)空間分配給62256，滿足，滿足56KB題設(shè)要求。題設(shè)要求。從圖中的邏輯關(guān)系可以得到兩片從圖中的邏輯關(guān)系可以得到兩片62256的地址范圍，歸納于表的地址范圍，歸納于表8-9中。中。 此例也表現(xiàn)出了譯碼電路復雜的缺點。而且譯碼死此例也

54、表現(xiàn)出了譯碼電路復雜的缺點。而且譯碼死板，硬件保密性不強等缺點。板，硬件保密性不強等缺點。可編程邏輯器件可編程邏輯器件PLD，具有現(xiàn)場編程、實現(xiàn)各種邏，具有現(xiàn)場編程、實現(xiàn)各種邏輯功能的靈活、易變性。選用它作為譯碼器時，能很好地輯功能的靈活、易變性。選用它作為譯碼器時，能很好地解決所有嵌入式系統(tǒng)的譯碼問題，而且還具有保密性強的解決所有嵌入式系統(tǒng)的譯碼問題，而且還具有保密性強的特點。有關(guān)特點。有關(guān)PLD在單片機中的應用，可參閱本書參考文獻在單片機中的應用，可參閱本書參考文獻1的有關(guān)章節(jié)。的有關(guān)章節(jié)。 8.7異步高速雙端口靜態(tài)異步高速雙端口靜態(tài)RAM 8.7.1 概述概述IDT7132是是IDT公司推出的公司推出的2k8B異步高速雙端口異步高速雙端口靜態(tài)靜態(tài)RAM芯片?？蓪⑵淇闯蓛山M接口、一個存儲器實體芯片?？蓪⑵淇闯蓛山M接口、一個存儲器實體的的62系列系列RAM芯片。它允許兩片微處理器讀或一讀一寫芯片。它允許兩片微處理器讀或一讀一寫其存儲器，這就是雙端控制的含義，但不允許同時寫，即其存儲器，這就是雙端控制的含義，但不允許同時寫，即寫操作是異步的。為實現(xiàn)雙端控制功能，寫操作是異步的。為實現(xiàn)雙端控制功能，IDT7132有兩組有兩組獨立的地址、數(shù)據(jù)和控制信號線，圖獨立的地址、數(shù)據(jù)和控制信號線，圖8-21是是48腳腳DIP封裝封裝的的IDT7132管腳布置圖。管腳布置圖。IDT71