南京工程學院數(shù)電考試題

1、南京工程學院試卷（A）一、填空題（本題10空,每空2分，共20分）1、將8421BCD碼數(shù)（00110011）化成十進制數(shù)、八進制數(shù)、十六進制數(shù)。2、常用的MSI組合邏輯模塊有、及、和等3、某RAM芯片有個10個地址端和4個數(shù)據(jù)端的，具存儲容量為。4、PROM芯片出廠時，存儲單元全存1（或0）,使用時，允許用戶根據(jù)需要把某些單元改寫為0（或1）,允許改寫的次數(shù)為次二、化簡題（每題3分，共9分）1、用公式法將4二囚士）（乂C+"為化簡為最簡與或式。2、用圖形法將47）化簡為最簡與或式。3、用圖形法將陽融，客2（0,2即）+£（11，12岡415）化簡為最簡與或式。三、判斷題（

2、每題2分，共10分）判斷下列各電路是否正確（輸出波形，輸出邏輯關(guān)系,參數(shù)選擇及電路接法），正確的打，錯誤的打X。（圖中門電路為TTL型）&c)Z=AB-CD四、試寫出下列邏輯電路的邏輯函數(shù)表達式。（6分）五、某樓梯上、下各有一個開關(guān)A、B,用來控制樓道燈Z,要求上樓時，可在樓下開燈，上樓后可在樓上順手關(guān)燈。下樓時，可在樓上開燈，下樓后可在樓下順手關(guān)燈。設AB初始狀態(tài)00時，燈BIN/0CTA0A1A2E1e2Ae2E六、分別畫出用下列方法實現(xiàn)邏輯函數(shù)的邏輯圖Y0YIY2一”竺Y5Y&YT不亮，Z=00試跟據(jù)A、B和Z的邏輯關(guān)系列真值表。（4分）（輸入信號可為原變量或反變量）。（

3、8分）T一（1）用最少的與非門實現(xiàn)；C（2）用3線一8線譯碼器（邏輯符號如圖所示）加適當門電路實現(xiàn)七、試列出圖（a）、圖（b）所示電路的Qn+1的表達式，并對應下面所示的輸入信號波形和時鐘波形，畫出Q1、Q2端的波形，設Q1、Q2的初始狀態(tài)為0。（8分）1234561_(八、分析下圖所示電路：（D列出該電路的驅(qū)動方程，狀態(tài)方程和輸出方程；（2）列出電路的狀態(tài)轉(zhuǎn)換表；（3）畫出電路的狀態(tài)圖和時序圖；（4）并回答：該電路是同步還是異步時序電路？（16分）Q2QL1J>C1IK12m45-TULTU-Un-九、某集成十進制計數(shù)器的功能表及邏輯符號如下,試畫出用復位法CPCRCTpCTjZD%D

4、|DRsaQQQafLx"xxxxyLLLLxHHLHXXXX簫止計數(shù)和進位XHLHHxxXx禁止計數(shù)和遴住XHLLHxxxx禁止計數(shù)和進位HkxLdgdi內(nèi)也d口&S&tHHHHKXXX知甘鐘功鑿表CTp%（21ctTCO>CP6CRLD/8口10口將其構(gòu)成31進制計數(shù)器的電路圖。（5triiii十、用PLA實現(xiàn)下列邏輯函數(shù)（共8分）（1）4二肥。+在6+口）（4分）4（43CD）4（Q2,4,6,8,10）%分）十一、集成555定時器的功能表及其所構(gòu)成的電路如下，試分析其構(gòu)成何種應用電路，并畫出uc、uo的波形。分）（6分）RIR2_J1TTJ-tcuDVT

5、HTROUTCOTHTRIOUTDXXLL導通>2Ec/3>Ec/3HL導通<2Eg>Ec/3H不變不變<2Ec/3<Ec/3HH截止-JC2工0.01PFEc555功能表南京工程學院試卷（B）一、填空題（本題10空,每空2分，共20分）1、將8421BCD碼數(shù)（01010111）化成十進制數(shù)、二進制數(shù)、八進制數(shù)和十六進制數(shù)。2、通過使能端的控制可以使TS與非門的輸出實現(xiàn)邏輯功能或狀態(tài)。3、某RAM芯片的存儲容量為2048X4,該芯片有個地址端和個數(shù)據(jù)端。4、EPROM的陣列是可編程的，陣列是固定的。二、化簡題（每題3分，共9分）1、用公式法將工產(chǎn)值+力如+

6、肥）化簡為最簡與或式。2、用圖形法將4=化簡為最簡與或式。3、用圖形法將Z式4時,。）=Z（0,2,6,7）+312闖4,15）化簡為最簡與或式。五、用兩個水泵X、Y給礦井排水。如果礦井水位達到A（最低），開動X就可以；如果水位達到B（中水位），需開動Y;如果水位達到C（最高），則X和Y必須同時開動。試根據(jù)X、Y同A、B、C的邏輯關(guān)系列真值表。（4分）六、分別畫出用下列方法實現(xiàn)邏輯函數(shù)BIN/OCT1A0A】A2E1E2Ae2B¥0YiT2f3Y4T5Y6n2=幺（/?。虧的邏輯圖（輸入信號可為原變量或反變量）。（8分）（1）用最少的與非門實現(xiàn)；（2）用3線一8線譯碼器（邏輯符號如圖

7、所示）加適當門電路實現(xiàn)B七、試列出圖（a）、圖（b）所示電路的Qn+1的表達式，并對應下面所示的輸入信號波形和時鐘波形，畫出Q1、Q2端的波形，設Q1、Q2的初始狀態(tài)為0。（8分）八、分析下圖所示電路:（1）列出該電路的驅(qū)動方程，狀態(tài)方程和輸出方程;CFZ（2）列出電路的狀態(tài)轉(zhuǎn)換表；（3）畫出電路的狀態(tài)圖和時圖；（4）并回答：該電路是同步還是異步時序電路？（16分）九、某集成4位二進制計數(shù)器的功能表及邏輯符號如下,試畫出用復位法將其構(gòu)成47進制計數(shù)器的電路圖。（5分）CTp電包Q。cttco>CPCRLD03。2口山口十、用PLA實現(xiàn)下列邏輯函數(shù)（1）2j=j4+5+Z®C（4

8、分）CPCRCTpCTtIdD0D1n2D3QoQi02QstHXXXxXXXLLLLXLHLHXXXX禁止計數(shù)和進位XLLHHXXXX禁止計數(shù)和進位XLLLHXXXX禁止計數(shù)和進位:LLdodi典dmdqdidjjdgtLHHHXXXX加計數(shù)功能表（共8分）叩2,135y分）一、集成555定時器的功能表及其所構(gòu)成的電路如下，試分析其構(gòu)成何種應用電路，并根據(jù)給定輸入信號Ui的波形畫出uo的波形。（6分）EcTHTRROUTDXXLL導通>2Ec/3Ec/3詈L導通<2Ec/3>Ec/3不變不變<2Ec/3<Ec/3HH截止555功能表2-2PF-L50KvRTHO

9、UTTRD8-I1_C2Jo.01HF2數(shù)字電路基礎(chǔ)1、數(shù)字信號的特點是在用和來表示。上和上都是斷續(xù)變化的，其高電平和低電平常2、分析數(shù)字電路的主要工具是,數(shù)字電路又稱作3、數(shù)字電路中，常用的計數(shù)進制4、常用的BCD碼有、等。5、邏輯代數(shù)中3種基本運算是,。6、邏輯代數(shù)函數(shù)常用的4種表示方法,。邏輯代數(shù)函數(shù)式，真值表，卡諾圖，邏輯圖7、邏輯函數(shù)的化簡有,兩種方法。8、邏輯函數(shù)的最簡與或式的標準是,。9、邏輯代數(shù)的三個重要規(guī)則是、。選擇題：1、一位八進制數(shù)可以用（）位二進制數(shù)來表示。A、2B、3C、4D、162、.一位十六進制數(shù)可以用（）位二進制數(shù)來表示。A、11B、2C、44D、163、十進制

10、數(shù)25用8421BCD碼表示為（）。A、10101B、00100101C、100101D、101014、8421BCD3是（）A、有權(quán)碼B、無權(quán)碼C、以上二者都不是5、余3BC則是（）A、有權(quán)碼B、無權(quán)碼C、以上二者都不是。6、在何種輸入情況下，“與非”運算的結(jié)果是邏輯00（）A、全部輸入是0B、任一輸入是0C、僅一輸入是0D、全部輸入是17、相同為“0”不同為“1”它的邏輯關(guān)系是（）A、或邏輯B、與邏輯C、異或邏輯8、相同為“1”不同為“0”它的邏輯關(guān)系是（A、或邏輯B、與邏輯C、同或邏輯9、下列邏輯代數(shù)運算錯誤的是：（）A、A+A=AB、A,R=1C、A,A=AD、A+R=110、下列函數(shù)

11、中等于A的是：（）A、A+1B、A（A+B）C、A+ZBD、A+711、當邏輯函數(shù)有n個變量時，共有（）個變量取值組合？A、nB、2n、C、n2D、2n12、重疊律的基本公式是（）BA、A+A=2AB、A+A=AC、AA=A13、用卡諾圖化簡邏輯函數(shù)時，4個相鄰最小項合并，可以消去（）個變量。BA、1B、2C、314、用卡諾圖化簡邏輯函數(shù)時，8個相鄰最小項合并，可以消去（）個變量。CA、1B、2C、3判斷：1、邏輯變量的取值，1比0大。（）X2、數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài)，二者無大小之分。（）V3、若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。（）V4、異或函數(shù)與同或函

12、數(shù)在邏輯上互為反函數(shù)。（）V5、三變量邏輯函數(shù)的最小項最多有6個。（）X6、五變量的邏輯函數(shù)有32個最小項7、Y=A3c的反函數(shù)是4+B+C。（）v8、邏輯函數(shù)中的無關(guān)項，可以取0,也可以取1,它的取值對邏輯函數(shù)值沒有影響。（）數(shù)制轉(zhuǎn)化：1、(0.742)10=()22、(45.378)10=()23、(156)10=()2=(4、(374.51)10=(5、(74)10=()2=(6、(256)10=()2=(7、(100001)2=()108、(11001.01)2=()109、(100011.011>=()8=(10、.(11001011.101)2=(11、(10010011=4

13、21BCD=(12、(111000)8421BCD=()13、(6DE.C8)16=(14、(45C)16=()2=(15、(253)8=()2=(邏輯函數(shù)化簡：)8=()16=()8421BCD)8421BCD)8421BCD)16)8=()16)1010)2=()8)8=()10)16用公式法化簡邏輯函數(shù):1、F=A(B+C)+A(S+C)+BCDE+JC(D+E)F2、F=AD+BC+BD+A(B+)+BC+a5dE3、F=A(B+C)+2(5+C)+BCDE+5C(D+E)F4、A5+BD+DCE+RD5、f=U+s瓦+Ncd+aX(N+d)6、f=ACABC+BC+abC7、Y=AB

14、+4CdWBCD+NB用卡諾圖法化簡邏輯函數(shù)：1、y=aCD+bcd+3d+a3+bCd2、Y=AB+BD+BcD+NbCd3、x=ABc+a£+1b。4、F=Em(1,3,8,9,10,11,14,15)5、F=Em(0,1,2,3,4,6,7,8,9,10,11,14)6、F(A,B,C,D)=2m(0,1,4,9,12,13)+2d(2,3,6,7,8,1011>14)3邏輯門電路填空題：1、與非門的邏輯功能為。2、對于與非門閑置輸入端可直接與連接。3、三態(tài)門的“三態(tài)”指,和o4、TTL與非門輸入級由組成。兩個OC門輸出端直接接在一起稱為5、TTL與非門電壓傳輸特性曲線分

15、為區(qū)、區(qū)、區(qū)、區(qū)。6、TTL與非門的ui<Uoff時，與非門,輸出,ui>Uon時，與非門輸出。7、TTL與非的Voff稱為,Von稱為。8、具有推拉輸出結(jié)構(gòu)TTL門電路的輸出端不允許直接。9、在TTL與非門，異或門，集電級開路門，三態(tài)門中，為實現(xiàn)線與邏輯功能應選用,要有推拉式輸出級，又要能驅(qū)動總線應選用門。10、TTL或非門多于輸入端的處理是選擇題:1、在數(shù)字電路中，晶體管的工作狀態(tài)為：（）A、飽和；B、放大；C、飽和或放大；D、飽和或截止2、三極管可靠截止的條件是（）AUBe<0B、UBe>0C、UBe=0>7V3、下列圖中的邏輯關(guān)系正確的是A、Y=A+BB、

16、Y=ABCC、Y=4、下列圖中的邏輯關(guān)系正確的是AA、Y=:B、Y=；C、Y=a-*BV3TEN二L電路處于UA、Y=ABB、Y處于懸浮狀態(tài)C、丫"+36、&B-0YEN=U電路處干EN-CA、Y=您B、Y處于懸浮狀態(tài)C、Y=>!+57、對于TTL與非門閑置輸入端的處理，下列說法錯誤的是A、接電源B、通過電阻3kQ接電源C、接地D、與有用輸入端并聯(lián)8、下面各圖中輸出為高電平的是（）9、在不影響邏輯功能的情況下，TTL與非門的多余端可（）A、接電阻B、懸空C、接低電平10、能夠通過并聯(lián)輸出端實現(xiàn)線與的門電路是（）A普通與非門B、三態(tài)門C、集電極開路門11、對于MOS門電路

17、，多余端不允許（）A、懸空B、與有用端并聯(lián)C、接電源D、接低電平12、通常，具有同樣功能的TTL電路比CMO也路工作速度（）A、高B、低C、差不多判斷：1、與非門的邏輯功能是：有0出1,全1出0。（）2、三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。3、一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。（）4、集電極開路門可實現(xiàn)線與。（）5、CMOS電路的輸入端懸空時相當于接邏輯1畫波形圖：1、已知各邏輯門輸入A、B和輸出F的波形如下圖所示寫出F的邏輯表達式并畫出邏輯電路。d_nrunx-11IhFLTIm,nn_1_lfTLFI戶ULTULCLr（bl2、對應于圖（a）、（b）所示的

18、各種情況，分別畫出輸出Y的波形。/EKb*':呼,，;/J1n1II4組合邏輯電路填空題：1、組合邏輯電路沒有功能。2、數(shù)字電路按照是否有記憶功能通常可分為兩類：、。3、優(yōu)先編碼器的編碼輸出為一碼，如編碼輸出A2AiA0=011,可知對輸入的進行編碼。4、對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應采用電平驅(qū)動的七段顯示譯碼5、競爭冒險的判斷方法,。選擇題：1、在下列邏輯電路中，不是組合邏輯電路的有（）。A、譯碼器B、編碼器C、全加器D、寄存器2、以下各電路中，屬于組合邏輯電路的是：（）A、定時器；B、譯碼器；C、寄存器；D、計數(shù)器3、用n位二進制代碼對2n個信號進行編碼的電路是（）A、二一

19、十進制編碼器B、二進制譯碼器C、二進制編碼器4、若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為（）位A、5、B、6C、10D、505、74LS138#碼器有（）。A、三個輸入端，三個輸出端；B、八個輸入端，八個輸出端；C、三個輸入端，八個輸出端；D、八個輸入端，三個輸出端。6、八路數(shù)據(jù)分配器，其地址輸入端有（）個。A、1B、2C、3D、47、一個8選1多路選擇器，輸入地址有（）。A、2位B、3位C、4位D、8位8、一個16選1多路選擇器輸入地址有（）。A、2位B、3位C、4位D、8位判斷:1、用二進制代碼表示某一信息稱為編碼，反之，把二進制代碼所表示的信息翻譯出來稱為譯碼。（）2、優(yōu)

20、先編碼只對優(yōu)先級別高的信息進行編碼。（）3、優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。4、編碼與譯碼是互逆的過程。（）5、當輸入9個信號時，需要3位的二進制代碼輸出。（）6、數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（）分析電路：1、根據(jù)邏輯圖，寫出邏輯函數(shù)，并畫出Y的波形。2、寫出圖中所示組合電路輸出函數(shù)F的表達式，列出真值表，分析邏輯功能。3、八路數(shù)據(jù)選擇器構(gòu)成的電路如圖所示，A2、A1、A0為數(shù)據(jù)輸入端，根據(jù)圖中對D0D7的設置，寫出該電路所實現(xiàn)函數(shù)Y的表達式。a4、分析右圖8選1數(shù)據(jù)選擇器的構(gòu)成電路，寫出其邏輯表達式F設計電路：1、為提高報警信號的可靠性，在

21、有關(guān)部位安置了3個同類型的危險報警器，只有當3個危險報警器中至少有兩個指示危險時，才實現(xiàn)關(guān)機操作。試畫出具有該功能的邏輯電路。2、設計一個故障顯示電路，要求：（1）兩臺電機同時工作時F1燈亮；（2）兩臺電機都有故障時F2燈亮；（3）其中一臺電機有故障時F3燈亮。3、某車間有A、B、C、D四臺發(fā)電機，今要求（1）A必須開機（2）其他三臺電動機中至少有兩臺開機，如不滿足上述要求，則指示燈熄滅。試用與非門完成此電路。4、2.試用74LS138W適當門電路實現(xiàn)邏輯函數(shù)L（A、B、C）=（0、2、3、4、7）5、用3線-8線譯碼器和門電路設計組合邏輯電路，使Y=BC+AB7、試用眥一數(shù)據(jù)選擇器實現(xiàn)組合邏

22、輯函數(shù)Y(A,B,C,D)=2m(4,5,10,12,13)。5時序邏輯電路填空題:1、組合邏輯電路由各種組成；而時序邏輯電路由和組成，且必不可少，它主要由組成。2、一個觸發(fā)器可以存放位二進制數(shù)。3、觸發(fā)器有兩個互補的輸出端qO,定義觸發(fā)器的1狀態(tài)為,0狀態(tài)為,可見觸發(fā)器的狀態(tài)指的是端的狀態(tài)。4、觸發(fā)器具有功能，常用來保存信息。5、觸發(fā)器的邏輯功能可以用、來描述。6、觸發(fā)器有一個穩(wěn)態(tài)，存儲8位二進制信息要一個觸發(fā)器。7、同步RS觸發(fā)器中R、S為電平有效，基本R、S觸發(fā)器中R、S為電平有效。8、時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為一時序電路和一時序電路。9、計數(shù)器按進制不同分為、。1

23、0、計數(shù)器按增減趨勢分有、和計數(shù)器。11、寄存器按照功能不同可分為兩類：寄存器和寄存器。12、移位寄存器的移位方式有、和。選擇題:1、觸發(fā)器（）A、有兩個穩(wěn)定狀態(tài)B、一個穩(wěn)定狀態(tài)，一個暫穩(wěn)態(tài)C、無穩(wěn)定狀態(tài)2、D觸發(fā)器的邏輯功能有（）A、置0、置1B、置0、置1、保持C、置0、置1、保持、計數(shù)3、對于D觸發(fā)器，欲使Cn+1=d!,應使輸入D=（）A0B、1C、QD、04、為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應使（）AJ=D,K=DB、K=D,J=BC、J=K=DD、J=K=D5、下列邏輯電路中為時序邏輯電路的是（）A、變量譯碼器B、加法器C、數(shù)碼寄存器D、數(shù)據(jù)選擇器6、同步時序邏輯電路中，所有觸發(fā)

24、器的時鐘脈沖是（）A、在同一個時鐘脈沖的控制下B、后一個觸發(fā)器時鐘脈沖是前一個觸發(fā)器輸出提供的。C、時鐘脈沖只加到部分觸發(fā)器上。7、同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是（）A、工作速度高B、觸發(fā)器利用率高C、電路簡單D、不受時鐘CP控制8、N進制計數(shù)器是指該計數(shù)器（）A、有N個有效狀態(tài)B、由N個觸發(fā)器組成C、有N個有效循環(huán)9、有八個觸發(fā)器的二進制計數(shù)器，它們最多有（）種計數(shù)狀態(tài)。A、8;B、16;C、256;D、6410、一位8421BC幽計數(shù)器至少需要（）個觸發(fā)器。A、3B、4C、5D、1011、十二進制加法計數(shù)器需要（）個觸發(fā)器構(gòu)成。A、8;B、16;C、4;D、312、由四

25、個觸發(fā)器構(gòu)成十進制計數(shù)器，其無效狀態(tài)有（）A、四個B、五個C、六個13、N個觸發(fā)器可以構(gòu)成能寄存（）位二進制數(shù)碼的寄存器A、N-1B、NC、N+1D、2N判斷：1、RS觸發(fā)器的輸出狀態(tài)Qn+1與原輸出狀態(tài)Qn無關(guān)。（）2、RS觸發(fā)器的約束條件RS=Gft示不允許出現(xiàn)R=S=1勺輸入。（）3、主從RS觸發(fā)器在CP=1期間，R、S之間存在約束。（）4、JK觸發(fā)器的輸入端J懸空，則相當于J=00（）5、JK觸發(fā)器的輸入端J懸空，相當于J=1。（）6、各種功能觸發(fā)器之間可以相互轉(zhuǎn)換。（）7、D觸發(fā)器的特性方程為d+1=D,與d無關(guān)，所以它沒有記憶功能。（）8、組合邏輯電路的輸出與電路原來的狀態(tài)無關(guān)，而時序邏輯電路的輸出與電路原來的狀態(tài)有關(guān)。（）9、時序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。（）10、時序電路不含有記憶功能的器件。（）11、